CN103490770B - 一种基于c波段连续波应答机的快速锁定装置 - Google Patents

Abstract

本发明公开了一种基于C波段连续波应答机的快速锁定装置。第一滤波器、第一频率合成器与混频器相连，混频器依次经第二滤波器、可变增益放大器、AGC与第三滤波器相连，第三滤波器、多路反相器分别与鉴频鉴相器相连，鉴频鉴相器依次经环路滤波器、VCXO与多路反相器相连，多路反相器输出端与第一频率合成器输入端相连，多路反相器中与VCXO相连输入端对应的输出端、与鉴频鉴相器相连输出端对应的输入端、与第一频率合成器相连输出端对应的输入端之间相互连接。本发明使用带电荷泵的鉴频鉴相器，达到快速锁定的目的；VCXO接多路反相器增加驱动能力，增强输出信号强度；采用四阶无源RC环路滤波器，滤波效果更好，锁定频率更精确。

Description

一种基于C波段连续波应答机的快速锁定装置

技术领域

本发明涉及一种快速锁定装置，尤其涉及一种基于C波段连续波应答机的快速锁定装置。

背景技术

基于C波段连续波应答机的快速锁定技术，主要用于对接收机接收到的信号进行快速锁定，实现信号检测，核心技术为锁相环技术。现有应答机的锁相结构如图1所示，由前端滤波混频放大电路和载波跟踪环路组成，采用了鉴相器和VCO（Voltage-ControlledOscillator，压控振荡器）。

以往的鉴相器通常将输出电压直接加到环路滤波器上，被称为电压鉴相器，采用混频器、XOR门电路或者JK触发器均能实现这种鉴相器功能，但是这种鉴相器的弊端在于，采用无源环路滤波器的情况下，当待锁定频率或相位和VCO的振荡频率或相位相差过大时，锁相环不能锁定在正确的频点或存在一定的相差，即使采用有源环路滤波器增大环路的捕捉带宽，但是同时也引入了噪声，增大了功耗及电路的尺寸。

发明内容

为了解决背景技术中存在的问题，本发明提供了一种基于C波段连续波应答机的快速锁定装置，满足应答机对于锁定时间的要求，通过带有电荷泵的鉴频鉴相器先把相位差转换成相应的电压值，然后再通过电荷泵转换成电流，不论初始振荡频率离待锁定频率有多远，均能进行锁定，而且理论上不会引入固定的相位差，可以达到快速锁定的目的。

本发明的技术方案是：

本发明包括第一滤波器、混频器、第二滤波器、可变增益放大器、AGC、第三滤波器、第一频率合成器以及由鉴频鉴相器、环路滤波器、VCXO和多路反相器构成的载波跟踪环路；第一滤波器的输出端和第一频率合成器的输出端分别与混频器各自的输入端相连，混频器的输出端依次经第二滤波器、可变增益放大器、AGC与第三滤波器的输入端相连，第三滤波器的输出端和多路反相器的输出端分别与鉴频鉴相器各自的输入端相连，鉴频鉴相器的输出端依次经环路滤波器、VCXO与多路反相器的输入端相连，多路反相器的输出端与第一频率合成器的输入端相连，多路反相器中与VCXO相连输入端对应的输出端、与鉴频鉴相器相连输出端对应的输入端、与第一频率合成器相连输出端对应的输入端之间相互连接。

所述环路滤波器为四阶无源RC环路滤波器。

所述的VCXO为压控晶体振荡器，中心频点是4.243MHz，中心电压为1.65V，供电电压3.3V，控制电压范围0～3.3V，增益系数556Hz/V。

所述的第一频率合成器包括ADF4360-2芯片和第一外围滤波电路，第一外围滤波电路包括电容C12、电阻R32、电阻R22、电容C32和电容C22，ADF4360-2芯片的CP脚分别与电容C12的一端、电阻R32的一端、电阻R22的一端连接，电容C12的另一端接地，电阻R32的另一端分别与电容C32、ADF4360-2芯片的Vtune脚连接，电阻R22的另一端经电容C22后接地。

所述的鉴频鉴相器采用ADF4110芯片，第三滤波器的输出端与ADF4110芯片的RFinB脚连接，多路反相器的输出端与ADF4110芯片的REFin脚连接。

所述的第一滤波器采用TA0174A芯片，所述的第二滤波器和所述的第三滤波器均采用TB0218A芯片。

所述的混频器采用MAX2682芯片。

所述的可变增益放大器采用MAX2633芯片。

所述的AGC采用串联的两级AD8367芯片。

所述的多路反相器采用74HC04芯片。

与现有技术相比，本发明的有益效果是：

本发明采用带电荷泵的鉴频鉴相器代替原有的鉴相器，不论初始振荡频率离待锁定频率有多远，均能进行锁定，而且理论上不会引入固定的相位差，使用这种鉴频鉴相器可以达到快速锁定的目的，并且鉴频鉴相器的参考信号输入端与经过多路反相器的VCXO输出端相连，鉴频鉴相器的射频信号输入端直接接混频后的中频信号，这样锁相环路只需锁定VCXO输出的小频率信号即可完成锁定，降低了锁定时间。

采用特制的VCXO晶振代替原有的VCO晶振，特制的VCXO晶振输出为特定的中心频率，且在工作电压下其输出频率的变化范围远小于VCO晶振输出频率的变化范围，在特定的C波段频率工作机制下便于锁定。

采用四阶无源RC环路滤波器代替原有的有源RC环路滤波器及二阶三阶无源RC环路滤波器，降低功耗、电路尺寸的同时滤波效果更好，锁定频率更精确。

采用VCXO晶振后面接多路反相器的方式，增加驱动能力、提高VCXO输出信号的强度，并提供给多通路使用。

附图说明

图1是现有技术的锁相环路结构示意框图。

图2是本发明的快速锁定环路结构示意框图。

图3是环路滤波器的电路框图。

图4是第一频率合成器中外围环路滤波电路的电路图。

图5是本发明快速锁定环路的相位传递关系框图。

图6是本发明中载波跟踪环路的电路连接原理图。

图7是本发明中实施例锁定时间仿真图。

具体实施方式

下列根据附图和实施例对本发明进行说明。

如图2所示，本发明包括第一滤波器、混频器、第二滤波器、可变增益放大器、AGC、第三滤波器、第一频率合成器以及由鉴频鉴相器、环路滤波器、VCXO和多路反相器构成的载波跟踪环路；C波段信号经下混频后输入到第一滤波器中，第一滤波器的输出端和第一频率合成器的输出端分别与混频器各自的输入端相连，混频器的输出端依次经第二滤波器、可变增益放大器、AGC与第三滤波器的输入端相连，第三滤波器的输出端和多路反相器的输出端分别与鉴频鉴相器各自的输入端相连，鉴频鉴相器的输出端依次经环路滤波器、VCXO与多路反相器的输入端相连，多路反相器的输出端与第一频率合成器的输入端相连，多路反相器中与VCXO相连输入端对应的输出端、与鉴频鉴相器相连输出端对应的输入端、与第一频率合成器相连输出端对应的输入端之间相互连接。

本发明的锁相结构是如图2所示的嵌套环结构，采用带电荷泵的鉴频鉴相器代替原有的鉴相器，采用四阶无源RC环路滤波器代替原有的有源RC环路滤波器及二阶三阶无源RC环路滤波器，采用特制的VCXO晶振代替原有的VCO晶振，并且在VCXO晶振的后面接多路反相器，增加驱动能力、提高VCXO输出信号的强度，并提供给多通路使用。

所述环路滤波器为四阶无源RC环路滤波器。

所述的VCXO为压控晶体振荡器，中心频点是4.243MHz，中心电压为1.65V，供电电压3.3V，控制电压范围0～3.3V，增益系数（Kvco）为556Hz/V。

如图4所示，所述的第一频率合成器包括ADF4360-2芯片和第一外围滤波电路，第一外围滤波电路包括电容C12、电阻R32、电阻R22、电容C32和电容C22，ADF4360-2芯片的CP脚分别与电容C12的一端、电阻R32的一端、电阻R22的一端连接，电容C12的另一端接地，电阻R32的另一端分别与电容C32、ADF4360-2芯片的Vtune脚连接，电阻R22的另一端经电容C22后接地。

所述的鉴频鉴相器采用ADF4110芯片，第三滤波器的输出端与ADF4110芯片的RFinB脚连接，多路反相器的输出端与ADF4110芯片的REFin脚连接。环路滤波器如图3所示，鉴频鉴相器的ADF4110芯片的CP脚分别与电容C11的一端、电阻R31的一端、电容C21的一端连接，电容C11的另一端接地，电容C21的另一端经电阻R21连接，电阻R31的另一端分别与电阻R41的一端、电容C31的一端连接，电阻R41的另一端经电容C41后接地，电容C31的另一端接地，电阻R41的另一端与ADF4110芯片的Vtune脚。

所述的第一滤波器采用TA0174A芯片，插入损耗为3.5dB，带宽为60M，负责滤除带外杂散，以保证混频前信号的纯度。所述的第二滤波器和所述的第三滤波器均采用TB0218A芯片，带宽为0.47M，插入损耗为7dB,采用窄带滤波器更能有效滤除带外噪声，保证进入鉴频鉴相器的信号为单一的140MHz中频信号。

所述的混频器采用MAX2682芯片，噪声系数为10.2dB，增益最大为10.4dB。

所述的可变增益放大器采用MAX2633芯片，噪声系数为3.4dB，增益最大为13.4dB，作为AGC前端的预放大，增益倍数可通过下拉电阻调节。

所述的AGC采用串联的两级AD8367芯片，动态范围为60dB，是满足接收机动态范围必不可少的部分。

所述的多路反相器采用74HC04芯片，增加驱动能力、提高VCXO输出信号的强度，并将VCXO输出信号提供给多通路使用。第一频率合成器与鉴频鉴相器使用同一VCXO晶振输出频率作为参考信号以保证信号相干转发的实现。

多路反相器、VCXO、环路滤波器与鉴频鉴相器的具体连接关系见图6。图中连接电阻是为了滤除电压与信号的毛刺，连接电容是为了滤波，隔直，图中的VCC_PLL4为3.3V供电电压，LE、DATA、CLK为ADF4110芯片的信号配置线，用来保证鉴频鉴相器的正常工作。

AGC为AutomaticGainControl，自动增益控制电路。

VCXO为Voltage-ControlledX-talCrystalOscillator，压控晶体振荡器。

顺着传输信号的路径，将整个电路分为外嵌套下混频环路和载波跟踪环路，其中，第一滤波器、混频器、第二滤波器、可变增益放大器、AGC、第三滤波器、第一频率合成器构成外嵌套下混频环路，鉴频鉴相器、环路滤波器、VCXO和多路反相器构成载波跟踪环路。

外嵌套下混频环路的功能是使第一频率合成器产生的稳定信号与接收到的S波段信号混频得到中频信号，将所得的中频信号送给载波跟踪环路进行处理。

图5给出了接收机电路的相位传递关系，根据图5可以列出以下公式组。

$\left\{\begin{array}{c}\mathrm{CL}\_\mathrm{Nested}\left(s\right)\frac{1}{\frac{R_1}{\mathrm{CL}1\left(s\right)}+\frac{\mathrm{CL}2\left(s\right)}{R_2}}\\ \mathrm{CL}1\left(s\right)=\frac{f_{\mathrm{out}}}{f_{\mathrm{IF}}}=\frac{G_1\left(s\right)}{1+G_1\left(s\right)/N_1}\\ \mathrm{CL}2\left(s\right)=\frac{f_{\mathrm{VCO}2}}{f_{\mathrm{out}}}=\frac{G_2\left(s\right)}{1+G_2\left(s\right)/N_2}\\ G_1\left(s\right)=\frac{K{p}_1{Z}_1\left(s\right)K{v}_1}{s}\\ G_2\left(s\right)\frac{K{p}_2{Z}_2\left(s\right)K{v}_2}{s}\\ Z_1\left(s\right)=\frac{1+s\·{\mathrm{\τ}}_1}{s(A_{31}\·s^3+A_{21}\·s^2+A_{11}\·s+A_{01})}\\ Z_2\left(s\right)=\frac{1+s\·{\mathrm{\τ}}_2}{s(A_{22}\·s^2+A_{12}\·s+A_{02})}\end{array}\right.$

以上公式组中，N₁、R₁、Kp₁、Kv₁、Z₁(s)、G₁(s)和CL1(s)分别为载波跟踪环路中VCXO输入端分频比、混频后中频信号输入分频比、鉴频鉴相器增益、VCXO增益、环路滤波器传递函数、开环传递函数和闭环传递函数；R₂、N₂、Kp₂、Kv₂、Z₂(s)、G₂(s)和CL2(s)分别为第一频率合成器的参考信号输入端分频比、内部VCO输入端分频比、鉴相器增益、内部VCO增益、第一外围环路滤波电路的传递函数、开环传递函数、闭环传递函数；f_RF、f_IF和f_out分别为混频前的S波段输入信号频率、载波跟踪环的输入和输出频率，f_vco2为第一频率合成器的输出频率；CL_Nested(s)为图5所示的整个嵌套环路的闭环传递函数。A₃₁、A₂₁A₁₁、A₀₁、τ₁为载波跟踪环路中四阶环路滤波器的滤波系数，A₂₂、A₁₂、A₀₂、τ₂为第一频率合成器外围三阶环路滤波器的滤波系数。

τ₁＝R21×C21；

A₃₁=C11×C21×C31×C41×R21×R31×R41；

A₀₁=C11+C21+C31+C41；

A₂₁=R31×C11×R21×C21×(C31+C41)+C41×R41×(C21×C31×R31+C11×C31×R31+C12×C21×R21)；

A₁₁=R21×C21×(C11+C31+C41)+(C31+C41)×R31×(C21+C11)+C41×R41×(C11+C21+C31)；

其中，C11、C21、C31、C41为图3载波跟踪环路中环路滤波器的电容，R21、R31、R41为图3载波跟踪环路中环路滤波器的电阻。

τ₂＝R22×C22；

A₂₂=C12×C22×C32×R22×R32；

A₁₂=R22×C22×(C12+C32)+C32×R32×(C22+C12)；

A₀₂=C12+C22+C32；

其中C12、C22、C32为图4第一频率合成器的环路滤波电路的电容，R22、R32为图4第一频率合成器的环路滤波电路的电阻。

接受机接收到的C波段的信号经一次下混频后得到S波段信号，S波段信号经一定处理后进入本发明的快速锁定装置进行滤波放大与锁定，最终实现应答机相干转发，达到快速锁定的目的。

本发明中S波段的信号经第一滤波器滤波后与第一频率合成器产生的信号经行混频，混频后的信号经第二滤波器滤波后得到频率为140MHz的中频信号，第二滤波器将混频后的镜像频率信号与二次三次谐波信号滤除，使有用的中频信号进入下行通路；由第二滤波器出来的140MHz中频信号经可变增益放大器进行预放大，补偿前面经过滤波器混频器时引起的信号衰减后进入AGC进行进一步的放大以满足锁定装置对信号强度的要求，只要输入AGC的信号强度在一定的动态范围内，AGC的输出皆可保持在-2dbm以上，由于经可变增益放大器与AGC放大后信号噪声也被同时放大，所以要经第三滤波器进行滤波，滤除带外噪声，保证输入鉴频鉴相器信号的纯净度，经第三滤波器输出的中频信号与经多路反相器输出的VCXO晶振信号进入鉴频鉴相器进行比较，直到两输入信号相等，鉴频鉴相器输出5mA的固定电流，电流经四阶无源RC环路滤波器后变为电压值，这个电压值即为VCXO晶振的控制电压，控制电压不同，输出频率不同，当输入鉴频鉴相器的两输入信号相等时，环路锁定，VCXO的控制电压为1.65V，输出频率为4.243MHz，否则控制电压在0～3.3V变动，输出频率也在4.243MHz附近变动，但变动幅度不是很大。VCXO输出的信号经多路反相器后，一路进入鉴频鉴相器经行鉴频鉴相，一路进入第一频率合成器作为参考频率信号。载波跟踪环路是一种负反馈环路，一旦进入鉴频鉴相器的两个输入信号不相等，环路便进行负反馈补偿，直到两个输入信号频率相等为止。

载波跟踪环锁定的过程是从偏离所需信号频率到所需信号频率的过程，本发明具体实施中，需锁定的信号频率为140.2MHz，偏离频率为24KHz，经Matlab软件仿真可得到整个快速锁定装置的锁定时间为150us，如图7所示，实际测得的锁定时间与仿真结果相符，证明本发明可以达到快速锁定的目的。

上述具体实施方式用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (10)

1.一种基于C波段连续波应答机的快速锁定装置，其特征在于：包括第一滤波器、混频器、第二滤波器、可变增益放大器、AGC、第三滤波器、第一频率合成器以及由鉴频鉴相器、环路滤波器、VCXO和多路反相器构成的载波跟踪环路；第一滤波器的输出端和第一频率合成器的输出端分别与混频器各自的输入端相连，混频器的输出端依次经第二滤波器、可变增益放大器、AGC与第三滤波器的输入端相连，第三滤波器的输出端和多路反相器的输出端分别与鉴频鉴相器各自的输入端相连，鉴频鉴相器的输出端依次经环路滤波器、VCXO与多路反相器的输入端相连，多路反相器的输出端与第一频率合成器的输入端相连；多路反相器内部中与VCXO相连的端口、与鉴频鉴相器相连的端口、与第一频率合成器相连的端口之间相互连接。

2.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述环路滤波器为四阶无源RC环路滤波器。

3.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的VCXO为压控晶体振荡器，中心频点是4.243MHz，中心电压为1.65V，供电电压3.3V，控制电压范围0～3.3V，增益系数556Hz/V。

4.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的第一频率合成器包括ADF4360-2芯片和第一外围滤波电路，第一外围滤波电路包括电容C12、电阻R32、电阻R22、电容C32和电容C22，ADF4360-2芯片的CP脚分别与电容C12的一端、电阻R32的一端、电阻R22的一端连接，电容C12的另一端接地，电阻R32的另一端分别与电容C32、ADF4360-2芯片的Vtune脚连接，电阻R22的另一端经电容C22后接地。

5.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的鉴频鉴相器采用ADF4110芯片，第三滤波器的输出端与ADF4110芯片的RFinB脚连接，多路反相器的输出端与ADF4110芯片的REFin脚连接。

6.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的第一滤波器采用TA0174A芯片，所述的第二滤波器和所述的第三滤波器均采用TB0218A芯片。

7.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的混频器采用MAX2682芯片。

8.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的可变增益放大器采用MAX2633芯片。

9.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的AGC采用串联的两级AD8367芯片。

10.根据权利要求1所述的一种基于C波段连续波应答机的快速锁定装置，其特征在于：所述的多路反相器采用74HC04芯片。