CN101383614B - Pll滤波器 - Google Patents

Pll滤波器 Download PDF

Info

Publication number
CN101383614B
CN101383614B CN2007100940657A CN200710094065A CN101383614B CN 101383614 B CN101383614 B CN 101383614B CN 2007100940657 A CN2007100940657 A CN 2007100940657A CN 200710094065 A CN200710094065 A CN 200710094065A CN 101383614 B CN101383614 B CN 101383614B
Authority
CN
China
Prior art keywords
radio frequency
frequency
signal
fully differential
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100940657A
Other languages
English (en)
Other versions
CN101383614A (zh
Inventor
叶晓斌
魏述然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RDA Microelectronics Co., Ltd.
Original Assignee
RDA MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RDA MICROELECTRONICS CO Ltd filed Critical RDA MICROELECTRONICS CO Ltd
Priority to CN2007100940657A priority Critical patent/CN101383614B/zh
Publication of CN101383614A publication Critical patent/CN101383614A/zh
Application granted granted Critical
Publication of CN101383614B publication Critical patent/CN101383614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种PLL滤波器，本振驱动模块外接一个频率同最终射频输出信号频率一样的射频本振信号，产生两路正交的射频本振信号，然后通过正交混频器将外接的基带信号I、Q分量进行上变频，得到调制到射频载频的调制信号并将该信号直接作为射频限幅器的一个输入，射频限幅器的另外一个输入为最终射频输出信号的反馈信号，这两路输入信号经射频限幅器限幅后由射频鉴相器直接在射频频率上比较其相位，产生上充电或者下放电信号控制全差分电荷泵的输出，然后经全差分低通滤波器输出一个全差分控制电压控制差分压控振荡器的振荡频率，输出最终射频输出信号。本发明的PLL滤波器，非线性失真小，输出频谱中的发射杂散少。

Description

PLL滤波器 
技术领域
本发明涉及一种电子电路，特别涉及一种射频PLL滤波器。 
背景技术
随着无线通信系统的大量应用，空间中同时存在各种频率、各种应用的无线通信信号。为了保证各个通信系统之间不会互相干扰，所有的通信标准都对通信系统发射出的信号频谱有严格的限定。对于无线发射系统来说，发射信号的远端噪声功率是一个苛刻的指标。以GSM系统为例，标准规定发射频谱，在离发射信号20MHZ位置的噪声能量要低于-162dBc/Hz，但是对于普通的上调制混频器，其20MHZ地方的底噪声就已经高达-140~-150dBc/Hz，如果不加入额外的滤波器，对混频器输出信号的远端噪声进行滤波，将不可能满足系统需求。美国电气电子工程师学会固态电路杂志2003年4月第38卷第4部分(IEEE Journal of solid-state circuit，vol.38 No4，april 2003)公开了某公司设计实现的一种PLL(锁相回路)滤波器电路框图，如图1所示，该种电路结构一般称为OffsetPLL(偏移式锁相回路)结构，工作原理如下：如图所示，外部需要提供一个中频本振信号(IF LO)，该信号频率选取在400MHz附近，该本振信号进入PLL滤波器的本振驱动模块，提高其驱动能力，同时进行相移操作，产生两路正交的中频本振信号，然后通过正交混频器，将外部模拟基带芯片提供的基带信号I、Q分量(同向、正交分量)进行上变频，得到调制到中频(IF) 的调制信号。该调制信号通过低通滤波器滤除杂散信号后，作为限幅器的一个输入。限幅器的另外一个输入用如下方法产生：将压控振荡器输出的900MHz射频信号反馈回来，通过模块外输入的另外一个1300MHz射频本振(RF LO)将此900MHz信号下变频到400MHz，然后通过低通滤波器滤除杂散信号，最后输入到限幅器另外一端。限幅器分别将这两路输入信号进行限幅操作，取出其承载的相位信息，通过随后的鉴相器，比较两路输入信号的相位，产生上充电(UP)或者下放电(DN)信号，控制电荷泵(CP)对电容电阻滤波网络进行充放电操作。电容电阻滤波网络输出一个控制电压，对压控振荡器(VCO)的振荡频率进行调整，得到最终的900MHz射频输出信号。 
因为该PLL滤波器工作在闭环稳定状态，对于正交上变频模块输入的信号的传递特性是低通函数，所以可以对20MHz频偏附近的远端噪声进行滤波。使用offset pll进行滤波，首先将基带信号上变频到IF(400M or200M)，然后通过offset pll将信号上调制到射频RF(900M)，同时通过pll的滤波特性对20M的远端噪声进行滤波。 
上述offset pll滤波有以下缺点，其需要提供2个LO信号，所以需要系统中分别集成2个PLL生成LO信号；在IF中频需要对混频后的信号进行滤波，需要两个工作在IF中频的低通滤波器，IF中频滤波器的线性度要求比较高，如果线性度不能满足指标时，会对最终输出信号带来非线性失真，影响EVM(误差矢量幅度)；由于同时存在两个LO信号在pll回路中，如果电路和版图设计不合理，时钟的交叉耦合馈通，会在输出频谱中带来不希望的spur发射杂散。 
发明内容
本发明要解决的技术问题是提供一种PLL滤波器，非线性失真小，输出频谱中的发射杂散少。 
为解决上述技术问题，本发明采用的技术方案是，包括本振驱动模块、正交混频器、射频限幅器、射频鉴相器、全差分电荷泵、全差分低通滤波器、差分压控振荡器；差分压控振荡器输出最终射频输出信号，所述本振驱动模块外接一个频率同最终射频输出信号频率一样的射频本振信号，该本振驱动模块对该射频本振信号进行放大并同时进行相移操作，产生两路正交的射频本振信号，然后通过所述正交混频器，将外接的基带信号I、Q分量进行上变频，得到调制到射频载频的调制信号，该调制信号直接作为所述射频限幅器的一个输入，射频限幅器的另外一个输入直接从所述差分压控振荡器输出的最终射频输出信号反馈回来，射频限幅器分别将这两路输入信号进行限幅，取出其承载的相位信息，所述射频鉴相器直接在射频频率上比较上述经射频限幅器限幅的两路输入信号的相位，产生上充电或者下放电信号，控制所述全差分电荷泵的输出电压，对所述全差分低通滤波器进行充放电操作，全差分低通滤波器输出一个全差分控制电压，控制差分压控振荡器的振荡频率，输出最终射频输出信号。 
本发明的PLL滤波器，首先直接将基带信号上调制到RF，让整个pll的鉴相器工作在RF频率，选用全差分的电荷泵和全差分的环路滤波器，构造一个pll滤波系统，滤除远端带外噪声，只需要一个本振(LO)，不需要IF滤波器，避免了由于引入IF滤波器对输入信号带来的非线性失真，可以节省PLL滤波器模块的芯片面积、降低芯片功耗，发射时，芯片工作 部分只有一个LO时钟信号，不会带来频谱外的发射杂散。为了同较高的射频工作频率相适应，本发明的PLL滤波器中采用全差分电荷泵、全差分低通滤波器、差分压控振荡器，而且限幅器、鉴相器、电荷泵、滤波器等模块工作在差分小信号方式，能够很大程度上对抗外界电源波动干扰和电路失配，保证良好的滤波器性能。 
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。 
图1是现有技术中偏移式锁相回路(offset pll)滤波器电路示意图； 
图2是本发明一实施方式的PLL滤波器电路示意图。 
具体实施方式
本发明的PLL滤波器一具体实施方式如图2所示，外部只需要提供一个射频本振信号(RF LO)，该信号频率和最终希望的射频输出频率一样，选取在900MHz附近，该本振信号进入PLL滤波器的本振驱动模块，提高其驱动能力，同时进行相移操作，产生两路正交的射频本振信号，然后通过正交混频器，将外部模拟基带芯片提供的基带信号I、Q分量进行上变频，得到调制到射频载频的调制信号，该调制信号直接作为射频限幅器的一个输入，射频限幅器的另外一个输入直接从差分压控振荡器输出的900MHz射频信号反馈回来，射频限幅器分别将这两路输入信号进行限幅操作，取出其承载的相位信息，通过随后的射频鉴相器，直接在射频频率(900MHz)上比较两路输入信号的相位，产生上充电(UP)或者下放电(DN)信号，控制全差分电荷泵对全差分低通滤波网络(附图中以电容电阻滤波网络为例)进行充放电操作。全差分低通滤波网络输出一个全差分控制电 压，对差分压控振荡器(VCO)的振荡频率进行调整，得到最终的900MHz射频输出信号。 
本发明的PLL滤波器因为将整个pll的模块(限幅器，鉴相器，电荷泵)都工作于射频频率(如900MHz)，工作频率远超offset pll中的中频频率(如400MHz)，所以本发明采用差分小信号工作方式。限幅器，鉴相器，电荷泵等模块工作在差分小信号方式时，在消耗相同电流功耗的情况下，模块的工作频率能够更高，并且差分信号能够很大程度上对抗外界电源波动干扰和电路失配，保证良好的滤波器性能。 
本发明的pll滤波器，首先直接将基带信号上调制到RF，让整个pll的鉴相器工作在RF频率，选用全差分的电荷泵和全差分的环路滤波器，构造一个pll滤波系统，滤除远端带外噪声。因为该PLL滤波器工作在闭环稳定状态，对于正交上变频模块输入的信号的信号传递特性是低通函数，所以可以对20MHz频偏附近的远端噪声进行低通滤波。 
本发明的pll滤波器，不需要多个本振(LO)，节省了芯片面积和降低了芯片功耗；不需要IF滤波器，节省了芯片面积和降低了芯片功耗，而且同时避免了由于引入IF滤波器，对输入信号带来的非线性失真；发射时，芯片工作部分只有一个LO时钟信号，不会带来频谱外的发射杂散；采用差分小信号工作方式以适应较高的射频工作频率并且能够很大程度上对抗外界电源波动干扰和电路失配，保证良好的滤波器性能。 

Claims (3)

1.一种PLL滤波器，其特征在于，包括本振驱动模块、正交混频器、射频限幅器、射频鉴相器、全差分电荷泵、全差分低通滤波器、差分压控振荡器；差分压控振荡器输出最终射频输出信号，所述本振驱动模块外接一个频率同最终射频输出信号频率一样的射频本振信号，该本振驱动模块对该射频本振信号进行放大并同时进行相移操作，产生两路正交的射频本振信号，然后通过所述正交混频器，将外接的基带信号I、Q分量进行上变频，得到调制到射频载频的调制信号，该调制信号直接作为所述射频限幅器的一个输入，射频限幅器的另外一个输入直接从所述差分压控振荡器输出的最终射频输出信号反馈回来，射频限幅器分别将这两路输入信号进行限幅，取出其承载的相位信息，所述射频鉴相器直接在射频频率上比较上述经射频限幅器限幅的两路输入信号的相位，产生上充电或者下放电信号，控制所述全差分电荷泵的输出电压，对所述全差分低通滤波器进行充放电操作，全差分低通滤波器输出一个全差分控制电压，控制差分压控振荡器的振荡频率，输出最终射频输出信号。
2.根据权利要求1所述的PLL滤波器，其特征在于，所述全差分低通滤波器为全差分电容电阻滤波网络。
3.根据权利要求1所述的PLL滤波器，其特征在于最终射频输出信号频率为900M赫兹。
CN2007100940657A 2007-09-04 2007-09-04 Pll滤波器 Active CN101383614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100940657A CN101383614B (zh) 2007-09-04 2007-09-04 Pll滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100940657A CN101383614B (zh) 2007-09-04 2007-09-04 Pll滤波器

Publications (2)

Publication Number Publication Date
CN101383614A CN101383614A (zh) 2009-03-11
CN101383614B true CN101383614B (zh) 2011-02-23

Family

ID=40463273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100940657A Active CN101383614B (zh) 2007-09-04 2007-09-04 Pll滤波器

Country Status (1)

Country Link
CN (1) CN101383614B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101721391B1 (ko) * 2009-03-17 2017-03-29 스카이워크스 솔루션즈, 인코포레이티드 Ｓａｗ 없고, ｌｎａ 없는 저잡음 수신기
CN102118145B (zh) * 2010-12-16 2014-07-16 中国兵器工业第二0六研究所 改进的限速滤波方法
CN105119597B (zh) * 2015-07-30 2018-11-20 中国电子科技集团公司第四十一研究所 一种基于中频限幅电路的宽带低噪声信号发生器
CN106533460A (zh) * 2016-11-01 2017-03-22 全球能源互联网研究院 一种无线发射机及其控制方法
CN111106827B (zh) * 2019-12-09 2022-05-31 中山大学 数字芯片片内电源波动的检测方法、系统和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834985A (en) * 1996-12-20 1998-11-10 Telefonaktiebolaget L M Ericsson (Publ) Digital continuous phase modulation for a DDS-driven phase locked loop
EP1052770A1 (en) * 1999-05-10 2000-11-15 Securicor Wireless Technology Limited Modulator using AM and PM
CN1187899C (zh) * 1999-10-29 2005-02-02 Adc长途电讯有限公司 用于锁相环中的保持电路的系统和方法
CN1710898A (zh) * 2005-06-29 2005-12-21 西安电子科技大学 连续相位信号的调制及解调方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834985A (en) * 1996-12-20 1998-11-10 Telefonaktiebolaget L M Ericsson (Publ) Digital continuous phase modulation for a DDS-driven phase locked loop
EP1052770A1 (en) * 1999-05-10 2000-11-15 Securicor Wireless Technology Limited Modulator using AM and PM
CN1187899C (zh) * 1999-10-29 2005-02-02 Adc长途电讯有限公司 用于锁相环中的保持电路的系统和方法
CN1710898A (zh) * 2005-06-29 2005-12-21 西安电子科技大学 连续相位信号的调制及解调方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jun-Ming Hsu et. al..A 0.18-um CMOS Offset-PLL Upconversion Modulation Loop IC for DCS1800 Transmitter.IEEE Journal of Solid-State Circuits.2003,38(4),604页第1栏第1-3段，第605页第2栏第1段、图3. *

Also Published As

Publication number Publication date
CN101383614A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
Razavi RF transmitter architectures and circuits
CN102271002B (zh) 射频前端和电路
CN101944924B (zh) 用于下一代无线通信网络的宽带mimo射频收发系统
TWI474629B (zh) 無表面聲波接收器
US8369807B2 (en) Polar-based RF receiver
CN102664653B (zh) 移动终端及其具有射频数模转换式线性发射机的射频前端
CN101383614B (zh) Pll滤波器
CN103762979B (zh) 一种应用于lte信道模拟器的宽带频率源
Kuang et al. A fully integrated 60-GHz 5-Gb/s QPSK transceiver with T/R switch in 65-nm CMOS
CN106788569A (zh) 一种无线局域网射频收发机电路芯片
CN101505168A (zh) 多模多频带射频前端机载通信系统
CN1939024A (zh) 相位调制装置、通信设备、移动无线装置、以及相位调制方法
WO2004021579A2 (en) Wireless transmitter incorporating a synchronous oscillator in a translation loop
CN110830040B (zh) 一种u频段微波直接调制系统
CN116470909A (zh) 一种低相位噪声细步进频率合成电路及其合成方法
Razavi et al. A low-power 60-GHz CMOS transceiver for WiGig applications
CN100550873C (zh) 使用偏移锁相环的通信发射机
Bhagavatula Exploring multimode cellular transceiver design: A short tutorial
CN101976764A (zh) 共址耦合干扰跟踪对消装置
US8976901B2 (en) Phase shift keying transmitter circuit
Darabi et al. A fully integrated quad-band GPRS/EDGE radio in 0.13 μm CMOS
Tsai et al. A 54–64.8 GHz subharmonically injection-locked frequency synthesizer with transmitter EVM between− 26.5 dB and− 28.8 dB in 28 nm CMOS
CN108075791B (zh) 无线发射机和无线通信芯片
CN103490770B (zh) 一种基于c波段连续波应答机的快速锁定装置
CN209218066U (zh) 一种基于正交调制的混合式频率合成器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RDA TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: RDA MICROELECTRONICS (SHANGHAI) CO., LTD.

Effective date: 20100426

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 ROOM 302, BUILDING 2, NO.690, BIBO ROAD, PUDONG NEW DISTRICT, SHANGHAI CITY TO: HOUSE 22, ZHONGYIN BUILDING, MIDDLE 1ST ROAD, HONG KONG GARDEN

TA01 Transfer of patent application right

Effective date of registration: 20100426

Address after: 22 floor, Bank of China Tower, 1 Garden Road, Hongkong

Applicant after: RDA Microelectronics Co., Ltd.

Address before: 201203, room 2, building 690, No. 302 blue wave road, Shanghai, Pudong New Area

Applicant before: RDA Microelectronics (Shanghai) Corp. Ltd.

C14 Grant of patent or utility model
GR01 Patent grant