CN108075791B - 无线发射机和无线通信芯片 - Google Patents

Abstract

本发明公开了一种无线发射机，包括发射天线、待发射信号输入模组以及级联的初级锁相环和发射级锁相环。所述初级锁相环的输入端连接外部晶体振荡器，所述发射级锁相环分别连接所述发射天线和所述待发射信号输入模组。本发明还提供应用上述无线发射机的无线通信芯片。通过级联设计的初级锁相环和发射级锁相环，采用单点调制的方式即可克服基于PLL的直接调制无线发射机的通信速率、PLL带宽与抑制噪声之间的矛盾，达到扩大锁相环带宽以提升通信速率的同时，提高抑制噪声能力的效果。

Description

无线发射机和无线通信芯片

技术领域

本发明涉及无线通信技术领域，特别是涉及一种无线发射机及无线通信芯片。

背景技术

在无线通信技术领域中，无线发射机直接上变频的实现主要有两种方案，一种是基于IQ两路的正交调制上变频方案，另一种是基于PLL(锁相环)的直接调制上变频方案。基于PLL的直接调制无线发射机具有结构相对简单、功耗低、易于集成等诸多优点，使得其在无线通信领域中得到越来越广泛的应用。但基于PLL的直接调制无线发射机历来存在着通信速率、PLL带宽与抑制噪声之间的矛盾，即通信速率越高，则要求的PLL带宽越大，但PLL带宽增大会造成对噪声的抑制减小，影响通信质量；而若将PLL的带宽减小，又会损耗有用信号，这就限制了PLL直接调制无线发射机在高速率无线通信中的应用。

因此，传统的基于PLL的直接调制无线发射机存在无法兼顾提升速率与抑制噪声能力的问题。

发明内容

基于上述分析，有必要针对传统的基于PLL的直接调制无线发射机存在着无法兼顾提升速率与抑制噪声能力的问题，提供一种无线发射机以及一种无线通信芯片。

本发明实施例提供了一种无线发射机，包括发射天线、待发射信号输入模组以及级联的初级锁相环和发射级锁相环，所述初级锁相环的输入端连接外部晶体振荡器，所述发射级锁相环分别连接所述发射天线和所述待发射信号输入模组；

所述外部晶体振荡器用于向所述初级锁相环输入第一参考频率的驱动信号，所述待发射信号输入模组用于向所述发射级锁相环输入待发射信号；

所述初级锁相环用于向所述发射级锁相环输入第二参考频率的驱动信号；所述第二参考频率高于所述第一参考频率；

所述发射级锁相环用于向所述待发射信号输入模组提供驱动时钟信号，以及在所述第二参考频率的驱动信号驱动下，将所述待发射信号上变频到目标频率后送入所述发射天线；

所述发射天线用于将上变频到目标频率后的所述待发射信号转换为无线信号并对外发射。

一种无线通信芯片，包括中央处理器、无线接收机和所述的无线发射机，所述中央处理器分别连接所述无线接收机和所述无线发射机；

所述无线发射机用于在所述中央处理器的控制下对目标设备发送第一无线信号，所述无线接收机用于在所述中央处理器的控制下接收目标设备发送的第二无线信号。

上述无线发射机，通过级联的锁相环设计，利用初级锁相环为发射级锁相环提供输入参考时钟信号，由发射级锁相环对待发射信号输入模组提供驱动时钟信号并对待发射信号输入模组输入的待发射信号进行直接上变频到目标频率后送入发射天线进行发射。如此，通过级联的锁相环设计的无线发射机，可以根据通信速率的需要设计较大带宽的发射级锁相环同时，利用发射级锁相环为待发射信号输入模组提供较高频率的驱动时钟，从而提高待发射信号输入模组输出信噪比，有效抑制带内噪声，带外噪声由锁相环自身环路的低通滤波特性滤除，最终实现提升通信速率的同时提高抑制噪声能力的效果。解决了传统的基于PLL的直接调制无线发射机存在着无法兼顾提升速率与抑制噪声能力的问题，克服传统基于PLL的直接调制无线发射机的通信速率、PLL带宽与抑制噪声之间的矛盾。应用上述无线发射机的无线通信芯片通信效率更高。

附图说明

图1为本发明一个实施例的无线发射机结构示意图；

图2为本发明另一个实施例的无线发射机结构示意图；

图3为本发明一个实施例的待发射信号输入模组结构示意图；

图4为本发明一个实施例的无线通信芯片结构示意图。

具体实施方式

下面结合附图对本发明的无线发射机及无线通信芯片的具体实施方式作详细的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。

无线发射机是无线通信设备的重要组成部件，一般的，无线通信设备会包含：由用于执行无线信号收发的无线接收机和无线发射机以及提供中控的处理器等主要部件构成的芯片系统。系统上电后，配合晶体振荡器提供系统晶振，即可以运转。为了能够尽量抑制噪声又能无损耗的发送信号，传统的基于PLL的直接调制、高速率无线发射机多采用两点调制技术实现：在PLL的分频器和压控振荡器两点分别输入调制信号，通过相互补偿使PLL对信号成为一个全通的传输特性，达到既扩展带宽又抑制噪声的目的。发明人在实现本发明的过程中发现：两点调制方式对模拟误差较为敏感，对两个调制输入点的增益、延时等都难以调整到一个合适的匹配值。单点调制又无法克服通信速率、PLL带宽与抑制噪声之间的矛盾，因此，仍然存在着无法高效兼顾提升速率与抑制噪声能力的问题。

请参考图1，本发明实施例提供一种无线发射机100，包括发射天线12、待发射信号输入模组14以及级联的初级锁相环16和发射级锁相环18。初级锁相环16的输入端连接外部晶体振荡器20。发射级锁相环18分别连接发射天线12和待发射信号输入模组14。外部晶体振荡器20用于向初级锁相环16输入第一参考频率的驱动信号。待发射信号输入模组14用于向发射级锁相环18输入待发射信号。初级锁相环16用于向发射级锁相环18输入第二参考频率的驱动信号。第二参考频率高于第一参考频率。发射级锁相环18用于向待发射信号输入模组14提供驱动时钟信号，以及在第二参考频率的驱动信号驱动下，将待发射信号上变频到目标频率后送入发射天线12。发射天线12用于将上变频到目标频率后的待发射信号转换为无线信号并对外发射。

可选的，外部晶体振荡器20可以向初级锁相环16输入的第一参考频率的驱动信号，初级锁相环16经过频率变换后输出的频率高于第一参考频率的第二参考频率的驱动信号，一般的，第二参考频率是一般的外部晶振20所无法达到的。初级锁相环16输出的驱动信号一方面可以为发射级锁相环18注入驱动信号，另一方面通过在初级锁相环16的驱动信号输出端引线与外部整个芯片系统中需要提供驱动时钟的器件相连，即可以实现系统时钟的提供。发射级锁相环18可以是大带宽的锁相环。

具体的，发射级锁相环18在初级锁相环16输出的驱动信号驱动下，当发射级锁相环18锁定时，其环路反馈信号的频率与初级锁相环16输出的驱动信号同频；如此发射级锁相环18可以向待发射信号输入模组14提供较高频率的驱动时钟信号，从而提高待发射信号输入模组14的低频带内噪声抑制能力，结合发射级锁相环18自身的闭环低通特性抑制高频的带外噪声，即可以达到发射信号过程中的提升通信速率的同时提高抑制噪声能力的效果。有效解决传统的无线发射机一直以来无法高效兼顾提升速率与抑制噪声能力的问题。

在一个可选的实施例中，无线发射机100的发射级锁相环18和初级锁相环16所需要的分频控制信号可以由芯片系统中的处理器预先向关联的寄存器写入分频数值，从而调用前述关联的寄存器来获得。如此，可以在不增加硬件额外成本的情况下获得所需的分频控制信号输入。

在另一个实施例中，上述的发射级锁相环18可以是小数分频锁相环，如此可以产生任意一种所需的环路信号的频率，以满足多种射频频率的无线信号发射。

请参阅图2，进一步的，在一个实施例中，初级锁相环16包括依次连接的第一鉴频鉴相器162、第一电荷泵164、第一环路滤波器166、第一振荡器168和第一分频器169。第一鉴频鉴相器162的第二输入端连接第一分频器169的输出端。第一鉴频鉴相器162的第一输入端连接外部晶体振荡器20。第一振荡器168的输出端还连接发射级锁相环18。第一分频器169的控制信号输入端连接用于输出分频参考信号的第一寄存器22。

其中，第一振荡器168根据无线发射机100的设计性能的需要，可以是环形振荡器(Ring Oscillator)，如此可以降低系统复杂度、功耗和成本。第一振荡器168也可以是电感电容压控振荡器(LC_VCO)，如此可以获得良好的相位噪声性能。分频参考信号可以是预先配置的整数分频值(分频值也可称预分频系数)对应的分频控制信号。

具体的，外部晶体振荡器20从第一鉴频鉴相器162上输入第一参考频率的驱动信号，使得初级锁相环16得到运作过程中所需的驱动时钟。芯片系统中的处理器可以通过第一寄存器向第一分频器169输入分频控制所需的分频参考信号，可以为第一分频器169提供所需的参考频率。分频参考信号对应的分频值可以根据发射级锁相环18的输出信号频率需求以及系统时钟的需求设定。如此，通过第一鉴频鉴相器162、第一电荷泵164、第一环路滤波器166、第一振荡器168和第一分频器169的协同工作即可以实现较高频率的第二参考频率驱动信号输出，为发射级锁相环18和整个芯片系统提供驱动信号。

在一个实施例中，发射级锁相环18包括依次连接的第二鉴频鉴相器182、第二电荷泵184、第二环路滤波器186、第二振荡器188和第二分频器189。第二分频器189的输出端连接第二鉴频鉴相器182的第二输入端和待发射信号输入模组14的时钟信号输入端。第二分频器189的调制信号输入端连接待发射信号输入模组14的信号输出端。第二鉴频鉴相器182的第一输入端连接第一振荡器168的输出端和第一分频器169的反馈输入端。第二振荡器的输出端还连接发射天线12。

其中，第二振荡器188可以是电感电容压控振荡器(LC_VCO)，如此，利用电感电容压控振荡器的发射级锁相环18，在射频环境下可以易于获得良好的相位噪声性能，以满足射频通讯的要求。

具体的，第二鉴频鉴相器182上获得第二参考频率的驱动信号输入后，发射级锁相环18锁定时，其环路反馈信号的频率与第二参考频率同频，从而可以实现对待发射信号的上变频控制之外，为待发射信号输入模组14提供较高频率的驱动时钟信号，实现整个无线发射机100提高通信速率和噪声抑制能力的效果。

可选的，在其中一个实施例中，发射级锁相环18实现整个无线发射机100提高通信速率和噪声抑制能力的效果的过程可以是：

可以理解，待发射信号输入模组14中的低频信号经数据信号调制器的噪声整形后在低频带内获得的信噪比公式可表示为：

其中，N为量化比特数，L为数据信号调制器的阶数，OSR为过采样率。由于发射级锁相环18的第二分频器189的输入动态范围不能太大，一般是控制在(-3,+3)内，也即量化比特数不超过3bit。数据信号调制器的阶数过高会造成数据信号调制器不稳定，一般不大于4阶。通过预先确定量化比特数N和调制阶数L后，从而可以通过提高过采样率OSR来提高信号的信噪比SNR。

从而，发射级锁相环18以初级锁相环16的输出驱动信号的频率作为输入参考频率，当发射级锁相环18锁定时，其环路反馈信号的频率与初级锁相环16的输出驱动信号的频率同频；而数据信号调制器是以发射级锁相环18的环路反馈信号的频率作为驱动时钟的。数据信号调制器的驱动时钟的频率越高，过采样率OSR就越大，则通过数据信号调制器噪声整形的作用，可以在更宽的低频带内使噪声抑制到足够小。最终，发射级锁相环18可以将待发射信号输入模组14输出的待发射信号中的基带信号，直接上变频到所需要的射频频率，并通过发射级锁相环18自身的闭环低通特性抑制高频的带外噪声，经发射天线完成待发射信号的发射。

如此，通过在设计大带宽的发射级锁相环18，采用单点调制(只在第二分频器189处输入调制信号，也即本说明书中的待发射信号)的方式即可得到满足高速率通信性能指标要求的基于PLL的直接调制无线发射机，有效克服基于PLL的直接调制无线发射机在通信速率、PLL带宽与抑制噪声上的矛盾问题。

请参阅图3，可选的，在另一个实施例中，待发射信号输入模组14包括输出初级调制信号的初级信号发生单元24和输出待发射信号的次级信号发生单元26。初级信号发生单元24的信号输出端连接次级信号发生单元26的调制信号输入端。次级信号发生单元26的驱动信号输入端连接第二分频器189的输出端。次级信号发生单元26的调制信号输出端连接第二分频器189的调制信号输入端。

可以理解，初级信号发生单元24可以是包含有基带数字信号调制器和加法器等器件的信号发生与调制单元。初级调制信号可以是包含有基带信号初调信号。次级信号发生单元26可以是包含有数据信号调制器和加法器等器件的信号调制单元。待发射信号可以是次级信号发生单元26对初级调制信号进行深度调制后输出高速抖动的序列化待发射信号。初级信号发生单元24产生初级调制信号输出后，次级信号发生单元26在从第二分频器189输出的第二参考频率的驱动信号驱动下，对初级调制信号进行调制得到序列化的待发射信号输入到第二分频器189的调制信号输入端。如此，发射级锁相环18即可对待发射信号进行上变频到目标频率后送入发射天线12。

进一步的，在一个实施例中，初级信号发生单元24包括基带数字信号调制器242和第一加法器244。第一加法器244分别连接基带数字信号调制器242的信号输出端、次级信号发生单元26的调制信号输入端和用于输出小数分频控制信号的第二寄存器28。第一加法器244用于将基带数字信号调制器244输出的基带数字信号和小数分频控制信号叠加，得到初级调制信号送入次级信号发生单元26。

可以理解，对于小数分频的发射级锁相环18，可以通过预先接收外部设定的分频值，由处理器将设定的分频值按整数部分的值和小数部分的值分别写入对应的寄存器中。例如，在发射级锁相环18工作时，可以调用对应的寄存器获得分频值整数部分对应的分频控制信号以及小数部分对应的分频控制信号输入，经过加法器叠加后即可得到最终输入到分频器的设定分频值。例如分频值为10.5，则整数部分为10，小数部分为5，处理器分别将整数部分和小数部分写入寄存器中，调用对应的寄存器时即可获得整数部分对应的整数分频控制信号和小数部分对应的小数分频控制信号。两信号经过加法器叠加后即可得到分频值为10.5对应的分频控制信号。

具体的，小数分频控制信号可以是预设分频值的小数部分值对应的分频控制信号，可以通过第二寄存器28进行存储备用。基带数字信号调制器242输出基带数字信号后，第一加法器244将第二寄存器28输出的小数分频控制信号叠加后得到初级调制信号输出到次级信号发生单元26。如此，即可完成初级调制信号的输出过程。

在另一个实施例中，次级信号发生单元26包括数据信号调制器262和第二加法器264。第二加法器264分别连接数据信号调制器262的信号输出端、第二分频器189的调制信号输入端和用于输出整数分频控制信号的第三寄存器30。数据信号调制器262用于对初级调制信号进行调制，得到整数序列信号。第二加法器264用于将整数序列信号和整数分频控制信号叠加后，得到待发射信号输入第二分频器189。待发射信号可以是前述信号叠加处理后的高速抖动的整数序列调制信号，整数序列调制信号在任一信号周期内的整数序列均值等于小数分频控制信号对应的小数部分的值，如此，可使第二分频器189能够实现小数分频的技术效果。

具体的，数据信号调制器262可以在第二参考频率的驱动信号驱动下，对第一加法器244输出的初级调制信号进行调制得到高速抖动的整数序列信号。进而，第二加法器264对整数序列信号和第三寄存器30输出的整数分频控制信号进行叠加处理后得到待发射信号送入到第二分频器189。其中，待发射信号包含了调制后的基带数字信号以及用于控制第二分频器189分频输出的、与设定分频值对应的分频控制信号。如此，通过前述的数据信号调制器262和第二加法器264以及调取第三寄存器30的整数分频控制信号进行调制叠加处理，即可以得到待发射信号。发射级锁相环18则可以根据待发射信号中的分频控制信号部分以及目标频率值，对待发射信号进行上变频到目标频率后送入发射天线12。

可以理解，基带数字信号调制器242可以将基带数字信号经过脉冲整形滤波，提高频谱效率，得到经过脉冲整形的基带数据(data_shape)；然后根据发射级锁相环18的输入参考频率(F_ref)、基带信号码率(f_symbol)和调制指数(h)，得到基带数字信号调制器242的输出为：

基带数字信号调制器242的输出与小数分频控制信号相加后一起送入数据信号调制器262。

输入第二分频器189的待发射信号包括两个部分：整数常数部分信号N与整数序列部分信号y(n)。整数序列部分y(n)由调制信号和小数分频控制信号经数据信号调制器262产生，可写为：

y(n)＝α+e(n)

α为整数序列的均值，范围为(-1,1)，也即发射级锁相环18分频值的小数部分。e(n)为均值为0的带外量化噪声，且是被数据信号调制器262整形过的带外量化噪声，主要能量集中在高频段，通过发射级锁相环18自身的闭环低通特性，即可将带外的量化噪声滤除。如此，可以使发射级锁相环18得到N+α的任意分频比，从而可以将基带数字信号上变频到所需要的目标频率。

在一个实施例中，提供一种无线通信芯片200，包括中央处理器40、无线接收机50和无线发射机100。中央处理器40分别连接无线接收机50和无线发射机100。无线发射机100用于在中央处理器40的控制下向目标设备发送第一无线信号。无线接收机50用于在中央处理器40的控制下接收目标设备发送的第二无线信号。

可以理解，中央处理器40可以是微机或者单片机。目标设备可以是智能手环、手机、电脑或智能锁。第一无线信号可以是无线发射机100对目标设备发送的各种无线通信信号。第二无线信号可以是目标设备主动发送的无线通信信号，也可以是目标设备响应第一无线信号返回的无线通信信号。

具体的，中央处理器40可以通过电连接或者通信连接的方式分别与无线接收机50和无线发射机100连接。无线接收机50和无线发射机100可以在中央处理器40的控制下实现无线通信的收发功能。通过无线发射机100，无线通信芯片200的无线信号发射可以达到提升通信速率的同时，提高抑制带内和带外噪声能力的效果。

可选的，在另一个实施例中，无线通信芯片200还包括分别与中央处理器40连接的第一寄存器22、第二寄存器28和第三寄存器30。第一寄存器22用于向无线发射机100输入分频参考信号。第二寄存器用于向无线发射机100输入小数分频控制信号。第三寄存器用于向无线发射机100输入整数分频控制信号。

通过中央处理器40在第一寄存器22、第二寄存器28和第三寄存器30中分别写入无线发射机100内初级锁相环16和发射级锁相环18各自所需的分频值，可以实现无线发射机100运行是按照设定的分频值完成信号上变频处理，满足无线信号发射的需求。

在另一个实施例中，上述的无线通信芯片200还可以包括维持整个芯片系统运行的电子器件，例如晶体振荡器和接口等，通过设各种辅助电子器件可以对无线通信芯片200进行功能扩展。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种无线发射机，其特征在于，包括发射天线、待发射信号输入模组以及级联的初级锁相环和发射级锁相环，所述初级锁相环的输入端连接外部晶体振荡器，所述发射级锁相环分别连接所述发射天线和所述待发射信号输入模组；

所述外部晶体振荡器用于向所述初级锁相环输入第一参考频率的驱动信号，所述待发射信号输入模组用于向所述发射级锁相环输入待发射信号；

所述初级锁相环用于向所述发射级锁相环输入第二参考频率的驱动信号；所述第二参考频率高于所述第一参考频率；

所述发射级锁相环用于向所述待发射信号输入模组提供驱动时钟信号，以及在所述第二参考频率的驱动信号驱动下，将所述待发射信号上变频到目标频率后送入所述发射天线；

所述发射天线用于将上变频到目标频率后的所述待发射信号转换为无线信号并对外发射。

2.根据权利要求1所述的无线发射机，其特征在于，所述初级锁相环包括依次连接的第一鉴频鉴相器、第一电荷泵、第一环路滤波器、第一振荡器和第一分频器；

所述第一鉴频鉴相器的第二输入端连接所述第一分频器的输出端，所述第一鉴频鉴相器的第一输入端连接所述外部晶体振荡器；所述第一振荡器的输出端还连接所述发射级锁相环，所述第一分频器的控制信号输入端连接用于输出分频参考信号的第一寄存器。

3.根据权利要求2所述的无线发射机，其特征在于，所述第一振荡器包括电容电感压控振荡器或环形振荡器。

4.根据权利要求2所述的无线发射机，其特征在于，所述发射级锁相环包括依次连接的第二鉴频鉴相器、第二电荷泵、第二环路滤波器、第二振荡器和第二分频器；

所述第二分频器的输出端连接所述第二鉴频鉴相器的第二输入端和所述待发射信号输入模组的时钟信号输入端，所述第二分频器的调制信号输入端连接所述待发射信号输入模组的信号输出端；所述第二鉴频鉴相器的第一输入端连接所述第一振荡器的输出端和所述第一分频器的反馈输入端，所述第二振荡器的输出端还连接所述发射天线。

5.根据权利要求4所述的无线发射机，其特征在于，所述待发射信号输入模组包括输出初级调制信号的初级信号发生单元和输出所述待发射信号的次级信号发生单元，所述初级信号发生单元的信号输出端连接所述次级信号发生单元的调制信号输入端；

所述次级信号发生单元的驱动信号输入端连接所述第二分频器的输出端，所述次级信号发生单元的调制信号输出端连接所述第二分频器的调制信号输入端。

6.根据权利要求5所述的无线发射机，其特征在于，所述初级信号发生单元包括基带数字信号调制器和第一加法器，所述第一加法器分别连接所述基带数字信号调制器的信号输出端、所述次级信号发生单元的调制信号输入端和用于输出小数分频控制信号的第二寄存器；

所述第一加法器用于将所述基带数字信号调制器输出的基带数字信号和所述小数分频控制信号叠加，得到初级调制信号送入所述次级信号发生单元。

7.根据权利要求5所述的无线发射机，其特征在于，所述次级信号发生单元包括数据信号调制器和第二加法器，所述第二加法器分别连接所述数据信号调制器的信号输出端、所述第二分频器的调制信号输入端和用于输出整数分频控制信号的第三寄存器，所述数据信号调制器的驱动信号输入端连接所述第二分频器的输出端；

所述数据信号调制器用于对所述初级调制信号进行调制，得到整数序列信号，所述第二加法器用于将所述整数序列信号和所述整数分频控制信号叠加得到所述待发射信号输入所述第二分频器。

8.一种无线通信芯片，其特征在于，包括中央处理器、无线接收机和权利要求1至7任一项所述的无线发射机，所述中央处理器分别连接所述无线接收机和所述无线发射机；

所述无线发射机用于在所述中央处理器的控制下向目标设备发送第一无线信号，所述无线接收机用于在所述中央处理器的控制下接收目标设备发送的第二无线信号。

9.根据权利要求8所述的无线通信芯片，其特征在于，还包括分别与所述中央处理器连接的第一寄存器、第二寄存器和第三寄存器，所述第一寄存器用于向所述无线发射机输入分频参考信号，所述第二寄存器用于向所述无线发射机输入小数分频控制信号，所述第三寄存器用于向所述无线发射机输入整数分频控制信号。

10.根据权利要求8所述的无线通信芯片，其特征在于，所述目标设备包括智能手环、手机、电脑或智能锁。