CN212137678U

CN212137678U - 一种基于ad9364射频芯片的卫星地面通信电路

Info

Publication number: CN212137678U
Application number: CN202021313161.3U
Authority: CN
Inventors: 宋大凤; 严谨; 庞悦; 胡丹
Original assignee: Chengdu Spaceon Technology Co ltd
Current assignee: Chengdu Spaceon Technology Co ltd
Priority date: 2020-07-07
Filing date: 2020-07-07
Publication date: 2020-12-11
Anticipated expiration: 2030-07-07

Abstract

本发明公开了一种基于AD9364射频芯片的卫星地面通信电路，所述的卫星地面通信电路包括AD9364射频芯片、FPGA基带处理器、ARM整机控制器、时钟电路、电源电路、射频信号发射电路和射频信号接收电路，在卫星地面通信电路中设置AD9364射频芯片，通过FPGA基带处理器连接ARM整机控制器，通过ARM整机控制器经由FPGA基带处理器向AD9364射频芯片发送控制命令，驱动AD9364射频芯片的射频信号发送与接收，同时通过在ARM整机控制器上设置与上位机连接的数据传输端口，用以上位机对接收数据的查阅以及发送数据的输入，该电路设计简单，体积小，能够满足用户设备小型化的需求。

Description

一种基于AD9364射频芯片的卫星地面通信电路

技术领域

本发明涉及卫星通信技术领域，尤其涉及一种基于AD9364射频芯片的卫星地面通信电路。

背景技术

传统的射频信道设计中，接收部分包括频综单元、接收单元；发射部分包括激励单元、频综单元、功放单元。单就频综的设计就包括频率合成器、压控振荡器、环路滤波器等一系列电路，电路复杂，体积庞大，难以适应用户设备小型化的要求。

AD9364是一款高性能、高集成度的零中频射频捷变收发器，完成基带I,Q信号和射频信号的转换，该器件具有很高的可编程型和宽带能力，集RF前端与灵活的混合信号基带部分为一体，工作频率为70MHz至6GHz，可支持带宽范围为200kHz至56MHz。拥有相互独立的收发链路，支持TDD和FDD两种模式。片内集成了频率合成器，ADC/DAC模块，多种模式的AGC，模拟滤波，数字CIC滤波器和低通滤波器为一体，提供多种模式可配置的数字接口，使得该芯片可在不同的带宽，速率和模式下工作。本方案在充分考虑技术指标的及用户的应用需求的基础上，将高集成度小体积作为设计的重点。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种基于AD9364射频芯片的卫星地面通信电路，旨在解决现有技术中存在的传统射频信道电路复杂，体积庞大，难以适应用户设备小型化的要求的技术问题。

为实现上述目的，本发明提供一种基于AD9364射频芯片的卫星地面通信电路，所述的卫星地面通信电路包括AD9364射频芯片、FPGA基带处理器、ARM整机控制器、时钟电路、电源电路、射频信号发射电路和射频信号接收电路；

优选的，所述FPGA基带处理器通过数据线与控制线连接ARM整机控制器和AD9364射频芯片，由ARM整机控制器向FPGA基带处理器发送驱动AD9364射频芯片的控制命令，并实现信号数据在AD9364射频芯片与射频信号发射电路以及AD9364射频芯片与射频信号接收电路之间的发射与接收；

优选的，所述射频信号发射电路连接AD9364射频芯片的信号输出端，将AD9364射频芯片输出的射频信号处理为上行信号进行发射；所述射频信号接收电路连接AD9364射频芯片的信号输入端，将接收的下行信号进行处理后作为AD9364射频芯片的输入射频信号；

优选的，所述电源电路的电源输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的电源输入端；

优选的，所述时钟电路的时钟信号输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端。

优选的，所述时钟电路包括晶振和时钟芯片；所述晶振的输出端连接时钟芯片的输入端，为所述时钟芯片提供标准原时钟信号；所述时钟芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端，为所述AD9364射频芯片、FPGA基带处理器、ARM整机控制器提供参考时钟。

优选的，所述晶振的控制输入端连接AD9364射频芯片的DAC控制输出端，用以接收AD9364射频芯片内置DAC电路的辅助控制信号，输出预设的源时钟晶振信号。

优选的，所述晶振的频率为32.768MHz。

优选的，所述电源电路包括DC电源和电源芯片；所述DC电源的输出端连接电源芯片的电源输入端，为电源芯片提供基础供电电源；所述电源芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器，为AD9364射频芯片、FPGA基带处理器、ARM整机控制器分别提供所需的驱动电源。

优选的，所述电源芯片采用ADP7118A和TPS7A8101，DC电源为LTM4622。

优选的，所述射频信号发射电路包括低噪声放大器、上变频器和功放模块；所述低噪声放大器的输入端连接AD9364射频芯片的射频信号输出端；所述低噪声放大器的输出端连接上变频器的输入端；所述上变频器的输出端连接功放模块的输入端；所述AD9364射频芯片的射频信号经由射频信号发射电路生成射频上行信号。

优选的，所述射频信号接收电路包括低噪声放大器和下变频器；所述低噪声放大器的输出端连接下变频器的输入端；所述下变频器的输出端连接AD9364射频芯片的射频信号接收端；所述射频信号接收电路接收射频下行信号，经由低噪声放大器和下变频器生成用于AD9364射频芯片接收的射频信号。

优选的，所述ARM整机控制器还设置有连接上位机的数据传输端口，用以ARM整机控制器为上位机提供用于数据信息查阅的接口和数据信息发送的接口。

优选的，所述数据传输端口采用USB接口，为ARM整机控制器与上位机提供高速数据传输端口。

本发明中，在卫星地面通信电路中设置AD9364射频芯片，通过FPGA基带处理器连接ARM整机控制器，通过ARM整机控制器经由FPGA基带处理器向AD9364射频芯片发送控制命令，驱动AD9364射频芯片的射频信号发送与接收，同时通过在ARM整机控制器上设置与上位机连接的数据传输端口，用以上位机对接收数据的查阅以及发送数据的输入，该电路设计简单，体积小，能够满足用户设备小型化的需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明提出的一种基于AD9364射频芯片的卫星地面通信电路的结构原理示意图；

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

在本实施例中，如图1所示，提供了一种基于AD9364射频芯片的卫星地面通信电路，所述的卫星地面通信电路包括AD9364射频芯片、FPGA基带处理器、ARM整机控制器、时钟电路、电源电路、射频信号发射电路和射频信号接收电路；

需要说明的是，上述FPGA基带处理器通过数据线与控制线连接ARM整机控制器和AD9364射频芯片，由ARM整机控制器向FPGA基带处理器发送驱动AD9364射频芯片的控制命令，并实现信号数据在AD9364射频芯片与射频信号发射电路以及AD9364射频芯片与射频信号接收电路之间的发射与接收；

具体的，所述FPGA基带处理器通过Tx_BB _data[11:0]、Tx_FB_CLK和Tx_FB_Frame端口分别向AD9364射频芯片发送数据信息、时钟信息和信号帧信息；通过Rx_BB _data[11:0]、Rx_FB_CLK和Rx_FB_Frame端口接收AD9364射频芯片发送数据信息、时钟信息和信号帧信息；并通过SPI_CLK、SPI_CS、SPI_DO和SPI_DI端口实现与AD9364射频芯片的SPI通信。

需要说明的是，上述射频信号发射电路连接AD9364射频芯片的信号输出端，将AD9364射频芯片输出的射频信号处理为上行信号进行发射；所述射频信号接收电路连接AD9364射频芯片的信号输入端，将接收的下行信号进行处理后作为AD9364射频芯片的输入射频信号；

需要说明的是，上述电源电路的电源输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的电源输入端；

需要说明的是，上述时钟电路的时钟信号输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端。

在本实施例中，所述时钟电路包括晶振和时钟芯片；所述晶振的输出端连接时钟芯片的输入端，为所述时钟芯片提供标准原时钟信号；所述时钟芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端，为所述AD9364射频芯片、FPGA基带处理器、ARM整机控制器提供参考时钟。

更进一步的，所述晶振的控制输入端连接AD9364射频芯片的DAC控制输出端，用以接收AD9364射频芯片内置DAC电路的辅助控制信号，输出预设的源时钟晶振信号。

需要理解的是，所述电源电路包括DC电源和电源芯片；所述DC电源的输出端连接电源芯片的电源输入端，为电源芯片提供基础供电电源；所述电源芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器，为AD9364射频芯片、FPGA基带处理器、ARM整机控制器分别提供所需的驱动电源。

需要理解的是：

射频信号发射电路包括低噪声放大器、上变频器和功放模块；所述低噪声放大器的输入端连接AD9364射频芯片的射频信号输出端；所述低噪声放大器的输出端连接上变频器的输入端；所述上变频器的输出端连接功放模块的输入端；所述AD9364射频芯片的射频信号经由射频信号发射电路生成射频上行信号。

射频信号接收电路包括低噪声放大器和下变频器；所述低噪声放大器的输出端连接下变频器的输入端；所述下变频器的输出端连接AD9364射频芯片的射频信号接收端；所述射频信号接收电路接收射频下行信号，经由低噪声放大器和下变频器生成用于AD9364射频芯片接收的射频信号。

在另一个实施例中，所述ARM整机控制器还设置有连接上位机的数据传输端口，用以ARM整机控制器为上位机提供用于数据信息查阅的接口和数据信息发送的接口。数据传输端口可采用USB接口，为ARM整机控制器与上位机提供高速数据传输端口。

在本实施例中，在卫星地面通信电路中设置AD9364射频芯片，通过FPGA基带处理器连接ARM整机控制器，通过ARM整机控制器经由FPGA基带处理器向AD9364射频芯片发送控制命令，驱动AD9364射频芯片的射频信号发送与接收，同时通过在ARM整机控制器上设置与上位机连接的数据传输端口，用以上位机对接收数据的查阅以及发送数据的输入，该电路设计简单，体积小，能够满足用户设备小型化的需求。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述的卫星地面通信电路包括AD9364射频芯片、FPGA基带处理器、ARM整机控制器、时钟电路、电源电路、射频信号发射电路和射频信号接收电路；

所述FPGA基带处理器通过数据线与控制线连接ARM整机控制器和AD9364射频芯片，由ARM整机控制器向FPGA基带处理器发送驱动AD9364射频芯片的控制命令，并实现信号数据在AD9364射频芯片与射频信号发射电路以及AD9364射频芯片与射频信号接收电路之间的发射与接收；

所述射频信号发射电路连接AD9364射频芯片的信号输出端，将AD9364射频芯片输出的射频信号处理为上行信号进行发射；所述射频信号接收电路连接AD9364射频芯片的信号输入端，将接收的下行信号进行处理后作为AD9364射频芯片的输入射频信号；

所述电源电路的电源输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的电源输入端；

所述时钟电路的时钟信号输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端。

2.如权利要求1所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述时钟电路包括晶振和时钟芯片；所述晶振的输出端连接时钟芯片的输入端，为所述时钟芯片提供标准原时钟信号；所述时钟芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端，为所述AD9364射频芯片、FPGA基带处理器、ARM整机控制器提供参考时钟。

3.如权利要求2所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述晶振的控制输入端连接AD9364射频芯片的DAC控制输出端，用以接收AD9364射频芯片内置DAC电路的辅助控制信号，输出预设的源时钟晶振信号。

4.如权利要求2所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述晶振的频率为32.768MHz。

5.如权利要求1所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述电源电路包括DC电源和电源芯片；所述DC电源的输出端连接电源芯片的电源输入端，为电源芯片提供基础供电电源；所述电源芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器，为AD9364射频芯片、FPGA基带处理器、ARM整机控制器分别提供所需的驱动电源。

6.如权利要求5所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述电源芯片采用ADP7118A和TPS7A8101，DC电源为LTM4622。

7.如权利要求1所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述射频信号发射电路包括低噪声放大器、上变频器和功放模块；所述低噪声放大器的输入端连接AD9364射频芯片的射频信号输出端；所述低噪声放大器的输出端连接上变频器的输入端；所述上变频器的输出端连接功放模块的输入端；所述AD9364射频芯片的射频信号经由射频信号发射电路生成射频上行信号。

8.如权利要求1所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述射频信号接收电路包括低噪声放大器和下变频器；所述低噪声放大器的输出端连接下变频器的输入端；所述下变频器的输出端连接AD9364射频芯片的射频信号接收端；所述射频信号接收电路接收射频下行信号，经由低噪声放大器和下变频器生成用于AD9364射频芯片接收的射频信号。

9.如权利要求1所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述ARM整机控制器还设置有连接上位机的数据传输端口，用以ARM整机控制器为上位机提供用于数据信息查阅的接口和数据信息发送的接口。

10.如权利要求9所述的一种基于AD9364射频芯片的卫星地面通信电路，其特征在于，所述数据传输端口采用USB接口，为ARM整机控制器与上位机提供高速数据传输端口。