CN201042006Y

CN201042006Y - 单片集成的低功耗2.4GHz收发芯片

Info

Publication number: CN201042006Y
Application number: CNU2007201103621U
Authority: CN
Inventors: 马成炎; 乐建连; 莫太山; 王良坤; 甘业兵
Original assignee: HANGZHOU ZHONGKE MICROELECTRONIC CO Ltd
Current assignee: HANGZHOU ZHONGKE MICROELECTRONIC CO Ltd
Priority date: 2007-06-07
Filing date: 2007-06-07
Publication date: 2008-03-26
Anticipated expiration: 2017-06-07

Abstract

本实用新型涉及一种单片集成的低功耗2.4GHz收发芯片。接收链路包括依次相连的低噪声放大器、下变频混频器、复数滤波器、可变增益中频放大器、模数转换器。发射链路包括依次相连的数模转换器、低通滤波器、上变频混频器、可控增益功率放大器。低噪声放大器的输入端、可控增益功率放大器的输出端与发射接收控制器相连。与上述两链路相连的小数分频锁相环频率综合器包括由鉴频检相器、电荷泵、片外的环路滤波器、压控振荡器、预分频器、多模分频器构成的回路，鉴频检相器与片外晶振相连，多模分频器的输出经调制器再接多模分频器。本实用新型工作频率为2.4GHz，低功耗，低噪声，高集成度，具有良好的选择性及足够的动态范围。

Description

单片集成的低功耗2.4GHz收发芯片

技术领域

本实用新型属于射频集成电路无线收发器领域，涉及一种高频收发芯片，尤其涉及一种基于Zigbee技术的单片集成的低功耗2.4GHz收发芯片。

背景技术

Zigbee是一种新兴的短距离、低速率、低功耗、低成本的无线网络传输技术，它是一种介于无线标记技术和蓝牙之间的技术，主要用于近距离无线连接。它的突出特点是应用简单、电池寿命长、有组网能力、可靠性高、体积小以及成本低。它基于IEEE802.15.4标准，在数千个微小的传感器之间相互协调实现通信，这些传感器只需要很少的能量，以接力的方式通过无线电波将数据从一个传感器传到另一个传感器，所以它们的通信效率非常高。Zigbee在未来的几年里将在工业控制、家庭网络和自动化、楼宇自动化、消费电子等多个领域具有广泛的应用前景，特别是家庭自动化和家庭网络，将成为今后Zigbee芯片的主要应用领域。目前市场上2.4G收发芯片主要由接收链路、发射链路和频率综合器等部分组成，存在接收链路增益较低、频道切换时间较大、发射链路增益不可控、功率放大器效率较低等问题，整个收发芯片成本较高、体积较大。

发明内容

本实用新型主要解决目前2.4G收发芯片存在接收链路增益较低、频道切换时间较大、发射链路增益不可控、功率放大器效率较低、成本较高、体积较大的技术问题；提供一种接收链路增益较高、频道切换时间短、发射链路增益可控、提高功率放大器效率、成本较低、体积较小的单片集成的低功耗2.4GHz收发芯片。

本实用新型的上述技术问题主要是通过下述技术方案得以解决的：本实用新型包括发射接收控制器、与发射接收控制器相连的接收链路、发射链路以及与上述两链路相连的频率综合器，所述的接收链路包括依次相连的低噪声放大器、下变频混频器、复数滤波器、可变增益中频放大器、模数转换器，所述的发射链路包括依次相连的数模转换器、低通滤波器、上变频混频器、可控增益功率放大器；所述的接收链路的低噪声放大器的输入端、发射链路的可控增益功率放大器的输出端与所述的发射接收控制器相连；所述的频率综合器为小数分频锁相环频率综合器，它包括由鉴频检相器、电荷泵、片外的环路滤波器、压控振荡器、预分频器、多模分频器构成的回路，鉴频检相器与片外晶振相连，多模分频器的输出又接调制器，调制器的输出再接多模分频器。

将发射接收控制器与天线相连。小数分频锁相环频率综合器产生一个2.4GHz频段的本振信号，由分频器的控制字控制得到不同信道频率。接收链路中：低噪声放大器和下变频混频器对从天线接收的射频信号进行放大，和本振信号进行混频，得到2MHz中频信号，传至复数滤波器进行滤波，再经可变增益中频放大器放大给模数转换器进行模数转换，得到数字信号给基带用。发射链路中：数模转换器对从基带输出的信号进行数模转换，得到模拟信号经过7阶低通滤波器滤波后，由下变频混频器对其和本振信号进行混频，然后可控增益功率放大器对混频后的信号进行放大再发射出去。

与整数分频锁相环频率综合器不同的是小数分频锁相环频率综合器可实现的频率步长由多模分频器和调制器组成的小数分频部分所控制，与参考频率无关。锁相环在频率跳变75MHz时道切换时间小于160μs；在偏离载波频率1MHz处的相位噪声小于-123dBc/Hz，具有很高的频谱纯度。

从而实现接收链路增益较高，频道切换时间短，发射链路增益可控，提高功率放大器效率，成本较低，体积较小。

作为优选，所述的小数分频锁相环频率综合器中的压控振荡器包括一个压控振荡器核、一组缓冲器和一组补偿电容；压控振荡器核是一对改进型串行正交压控振荡器结构电路，一路串行正交压控振荡器由LC谐振回路、开关管M1和M2、耦合管M5和M6以及一个恒流源组成，反馈点在耦合管M5和M6的源极，另一路串行正交压控振荡器由LC谐振回路、开关管M3和M4、耦合管M7和M8以及一个恒流源组成，反馈点在耦合管M7和M8的源极；每个改进型串行正交压控振荡器的两路耦合管和开关管为串联电路，两个耦合管的漏极分别与LC谐振回路的两LC接点相连，双LC谐振回路的电源端连接直流电源VDD，另一公共端连接控制电压Vcont，两个开关管的源极相连，两个开关管的栅极分别交叉与两个耦合管的源极相连，两个耦合管的栅极和漏极作为压控振荡器核的四个输出端分别连接一个缓冲器的输入端，四个缓冲器的输出端中的两个输出端I₊、I_-分别连接作为补偿电容的电容器C1、C2的正极，C1、C2的负极接地。将传统的串行正交压控振荡器的开关管的交叉反馈点移到了耦合管的源极，从而拉低了反馈点电压，大大降低了电路的功耗。缓冲器起到隔离负载效应作用，并通过在两个输出端加上比较精确的补偿等效电容，消除了负载不匹配因素，从而确保输出低幅度误差的本振信号，并能保持良好的低相位噪声。

作为优选，所述的接收链路中的低噪声放大器包括输入匹配电路、主放大器电路、直流偏置电路和输出匹配电路；输入匹配电路为两路独立的LC串联滤波网络，它由电容C3和电感L3、C4和L4串联组成，电容C3、C4的正极连接射频信号RF_INP和RF_INN，电感L3、L4连接主放大器电路中的MOS管M11、M12的栅极；主放大器电路为共源共栅结构的差分放大器，由电感L1、L2、L7和MOS管M11、M12、M13、M14组成，MOS管M11、M12的源极分别接电感L1、L2的一端，L1、L2的另一端并接后接直流偏置电路，MOS管M11和M13、M12和M14为漏极源极串联，两串联点之间连接电感L7，M13、M14的栅极接电压VDD；输出匹配电路包括电容C5、C6、电感L5、L6，电感L5、电容C5的一端接M13的漏极，该连接点就是低噪声放大器的输出端OUT_P，电感L6、电容C6的一端接M14的漏极，该连接点就是低噪声放大器的输出端OUT_N，电感L5、L6的另一端接电压VDD，电容C5、C6的正极接地；直流偏置电路由恒流源Iss组成。在不影响电路噪声性能的前提下，减小电路面积，改善输入匹配，提高电路的增益，从而改善整个系统的噪声性能。

作为优选，所述的发射链路中的可控增益功率放大器包括输入级晶体管、三组中间驱动级电路、输出级晶体管；输入级晶体管的栅极与射频输入信号连接，其漏极与片内负载电感L相连；每组中间驱动级电路由三个晶体管串联而成，三组中位于头部的晶体管T1、T2、T3的栅极接外部软件控制字，位于中间的晶体管T11、T21、T31的栅极与输入级晶体管的漏极相连，其源极分别与输出级晶体管T4、T5、T6的栅极相连，位于尾部的晶体管T12、T22、T32的栅极与输入级晶体管的栅极相连，它们的源极接地；输出级晶体管包括分别与三组中间驱动级电路相连的三个晶体管T4、T5、T6，T4、T5、T6的源极接地，T4、T5、T6的漏极连接在一起作为可控增益功率放大器的输出端。这种放大器结构既不会影响放大器的效率及线性度，又可在较大范围内对放大器的输出功率进行控制。通过外部软件输入不同的控制字，就可控制中间驱动级电路中三个控制开关晶体管的开合，可以改变三个中间驱动级电路之间的组合，从而改变功率放大器输出晶体管的尺寸大小，达到控制功率放大器增益的目的。

作为优选，所述的单片集成的低功耗2.4GHz收发芯片还包括为整个芯片提供恒定电源的两个降压稳压源。给整个芯片提供恒定的2.5V电源，单个带负载能力可以达到40mA以上。

本实用新型的有益效果是：基于Zigbee技术，满足IEEE802.15.4标准，工作频率为2.4GHz，低功耗，低噪声，低成本，高集成度，小尺寸，具有良好的选择性及足够的动态范围。本振信号具有低相位噪声、低幅度误差性能；接收链路具有高增益性能并对杂散信号有良好的抑止能力；发射链路增益可控，并且功率放大器具有高效率。

附图说明

图1是本实用新型单片集成的低功耗2.4GHz收发芯片的一种电路原理框图。

图2是本实用新型中小数分频锁相环频率综合器的电路连接框图。

图3是本实用新型中压控振荡器的一种电路原理框图。

图4是本实用新型中低噪声放大器的一种电路原理图。

图5是本实用新型中可控增益功率放大器的一种电路原理图。

图中1-发射接收控制器，2-接收链路，21-低噪声放大器，211-输入匹配电路，212-主放大器电路，213-直流偏置电路，214-输出匹配电路，22-下变频混频器，23-复数滤波器，24-可变增益中频放大器，25-模数转换器，3-发射链路，31-数模转换器，32-低通滤波器，33-上变频混频器，34-可控增益功率放大器，341-输入级晶体管，342-中间驱动级电路，343-输出级晶体管，4-小数分频锁相环频率综合器，41-鉴频检相器，42-电荷泵，43-片外的环路滤波器，44-压控振荡器，441-压控振荡器核，442-缓冲器，443-补偿电容，45-预分频器，46-多模分频器，47-片外晶振，48-调制器，5-降压稳压源。

具体实施方式

下面通过实施例，并结合附图，对本实用新型的技术方案作进一步具体的说明。

实施例1：本实施例的单片集成的低功耗2.4GHz收发芯片，如图1所示，包括发射接收控制器1、接收链路2、发射链路3、小数分频锁相环频率综合器4以及为整个芯片提供恒定电源的两个降压稳压源5。

接收链路2包括依次相连的低噪声放大器21、下变频混频器22、复数滤波器23、可变增益中频放大器24、模数转换器25。低噪声放大器21由输入匹配电路211、主放大器电路212、直流偏置电路213和输出匹配电路214构成。如图4所示，输入匹配电路211为两路独立的LC串联滤波网络，它由电容C3和电感L3、C4和L4串联组成，电容C3、C4的正极连接射频信号RF_INP和RF_INN，电感L3、L4连接主放大器电路212中的MOS管M11、M12的栅极。主放大器电路212为共源共栅结构的差分放大器，由电感L1、L2、L7和MOS管M11、M12、M13、M14组成。MOS管M11、M12的源极分别接电感L1、L2的一端，L1、L2的另一端并接后接作为直流偏置电路213的恒流源，MOS管M11和M13、M12和M14为漏极源极串联，两串联点之间连接电感L7，M13、M14的栅极接电压VDD。输出匹配电路214包括电容C5、C6、电感L5、L6，电感L5、电容C5的一端接M13的漏极，该连接点就是低噪声放大器21的输出端OUT_P，电感L6、电容C6的一端接M14的漏极，该连接点就是低噪声放大器21的输出端OUT_N，电感L5、L6的另一端接电压VDD，电容C5、C6的正极接地。

发射链路3包括依次相连的数模转换器31、低通滤波器32、上变频混频器33、可控增益功率放大器34。可控增益功率放大器34由输入级晶体管341、三组中间驱动级电路342、输出级晶体管343构成。如图5所示，输入级晶体管341的栅极与射频输入信号连接，其漏极与片内负载电感L相连。每组中间驱动级电路342由三个晶体管串联而成。三组中位于头部的晶体管T1、T2、T3的栅极接外部软件控制字；位于中间的晶体管T11、T21、T31的栅极与输入级晶体管341的漏极相连，其源极分别与输出级晶体管T4、T5、T6的栅极相连；位于尾部的晶体管T12、T22、T32的栅极与输入级晶体管341的栅极相连，它们的源极接地。输出级晶体管343包括分别与三组中间驱动级电路342相连的三个晶体管T4、T5、T6，T4、T5、T6的源极接地，T4、T5、T6的漏极连接在一起作为可控增益功率放大器34的输出端。

接收链路2的低噪声放大器21的输入端、发射链路3的可控增益功率放大器34的输出端与发射接收控制器1相连。

如图2所示，小数分频锁相环频率综合器4包括由鉴频检相器41、电荷泵42、片外的环路滤波器43、压控振荡器44、预分频器45、多模分频器46构成的回路，鉴频检相器41与片外晶振47相连，多模分频器46的输出接调制器48，调制器48的输出再接多模分频器46。如图3所示，压控振荡器44由一个压控振荡器核441、一组缓冲器442和一组补偿电容443构成。压控振荡器核441是一对改进型串行正交压控振荡器结构电路，一路串行正交压控振荡器由LC谐振回路、开关管M1和M2、耦合管M5和M6以及一个恒流源组成，反馈点在耦合管M5和M6的源极，另一路串行正交压控振荡器由LC谐振回路、开关管M3和M4、耦合管M7和M8以及一个恒流源组成，反馈点在耦合管M7和M8的源极；每个改进型串行正交压控振荡器的两路耦合管和开关管为串联电路，两个耦合管的漏极分别与LC谐振回路的两LC接点相连，双LC谐振回路的电源端连接直流电源VDD，另一公共端连接控制电压Vcont，两个开关管的源极相连，两个开关管的栅极分别交叉与两个耦合管的源极相连，两个耦合管的栅极和漏极作为压控振荡器核的四个输出端分别连接一个缓冲器442的输入端，四个缓冲器的输出端中的两个输出端I₊、I_-分别连接作为补偿电容443的电容器C1、C2的正极，C1、C2的负极接地。

本实施例中鉴频检相器41采用简单的双D触发器结构，由两个可复位的D触发器、一个与非门和反馈复位路径上的延时单元构成，通过延时单元τ实现无死区。环路滤波器采用由片外的2个电阻和3个电容构成的带宽约40KHz的3阶无源RC滤波器实现。电荷泵由高摆幅的镜像电流电路和对称电荷泵电路组成。预分频器由两个二分频电路级联而成，二分频电路由两个D触发器组成，采用两个工作在线性区的PMOS管作为负载电阻，将它们的栅极接地，通过调整负载PMOS管尺寸达到电阻要求。

工作原理：低噪声放大器及下变频混频器对从天线接收的射频信号进行放大，和小数分频锁相环频率综合器产生的本振信号进行混频，得到2MHz中频信号，传至复数滤波器进行滤波，再由可变增益中频放大器放大给模数转换器进行模数转换，最终得到基带数字信号。数模转换器对2MHz的基带信号进行数模转换，得到的模拟信号经过低通滤波器滤波后，直接由上变频混频器将2MHz信号与小数分频锁相环频率综合器提供的载波信号F_L0进行直接混频，得到频率为(F_L0-2M)Hz的射频信号，该信号经过可控增益功率放大器放大后驱动50欧姆负载天线发送。其中数模转换器与低通滤波器的作用是对基带扩频信号进行脉冲整形，减小码间干扰，限制信号带宽。通过改变控制字可控制三个晶体管T1、T2、T3的通断，由此改变三个驱动级电路之间的组合，从而改变可控增益功率放大器输出晶体管的尺寸大小，达到控制功率放大器增益的目的。

本实用新型基于Zigbee技术，满足IEEE802.15.4标准，工作频率为2.4GHz，低功耗，低噪声，低成本，高集成度，小尺寸，具有良好的选择性及足够的动态范围。本振信号具有低相位噪声、低幅度误差性能；接收链路具有高增益性能并对杂散信号有良好的抑止能力；发射链路增益可控，并且功率放大器具有高效率。在日益发展的工业控制、家庭网络和自动化、楼宇自动化、消费电子等多个领域具有广泛的应用前景。

Claims

1.一种单片集成的低功耗2.4GHz收发芯片，包括发射接收控制器(1)、与发射接收控制器(1)相连的接收链路(2)、发射链路(3)以及与上述两链路相连的频率综合器(4)，其特征在于所述的接收链路(2)包括依次相连的低噪声放大器(21)、下变频混频器(22)、复数滤波器(23)、可变增益中频放大器(24)、模数转换器(25)，所述的发射链路(3)包括依次相连的数模转换器(31)、低通滤波器(32)、上变频混频器(33)、可控增益功率放大器(34)；所述的接收链路(2)的低噪声放大器(21)的输入端、发射链路(3)的可控增益功率放大器(34)的输出端与所述的发射接收控制器(1)相连；所述的频率综合器为小数分频锁相环频率综合器(4)，它包括由鉴频检相器(41)、电荷泵(42)、片外的环路滤波器(43)、压控振荡器(44)、预分频器(45)、多模分频器(46)构成的回路，鉴频检相器(41)与片外晶振(47)相连，多模分频器(46)的输出又接调制器(48)，调制器(48)的输出再接多模分频器(46)。

2.根据权利要求1所述的单片集成的低功耗2.4GHz收发芯片，其特征在于所述的小数分频锁相环频率综合器(4)中的压控振荡器(44)包括一个压控振荡器核(441)、一组缓冲器(442)和一组补偿电容(443)；压控振荡器核(441)是一对改进型串行正交压控振荡器结构电路，一路串行正交压控振荡器由LC谐振回路、开关管M1和M2、耦合管M5和M6以及一个恒流源组成，反馈点在耦合管M5和M6的源极，另一路串行正交压控振荡器由LC谐振回路、开关管M3和M4、耦合管M7和M8以及一个恒流源组成，反馈点在耦合管M7和M8的源极；每个改进型串行正交压控振荡器的两路耦合管和开关管为串联电路，两个耦合管的漏极分别与LC谐振回路的两LC接点相连，双LC谐振回路的电源端连接直流电源VDD，另一公共端连接控制电压Vcont，两个开关管的源极相连，两个开关管的栅极分别交叉与两个耦合管的源极相连，两个耦合管的栅极和漏极作为压控振荡器核的四个输出端分别连接一个缓冲器(442)的输入端，四个缓冲器的输出端中的两个输出端I₊、I_-分别连接作为补偿电容(443)的电容器C1、C2的正极，C1、C2的负极接地。

3.根据权利要求1所述的单片集成的低功耗2.4GHz收发芯片，其特征在于所述的接收链路(2)中的低噪声放大器(21)包括输入匹配电路(211)、主放大器电路(212)、直流偏置电路(213)和输出匹配电路(214)；输入匹配电路(211)为两路独立的LC串联滤波网络，它由电容C3和电感L3、C4和L4串联组成，电容C3、C4的正极连接射频信号RF_INP和RF_INN，电感L3、L4连接主放大器电路(212)中的MOS管M11、M12的栅极；主放大器电路(212)为共源共栅结构的差分放大器，由电感L1、L2、L7和MOS管M11、M12、M13、M14组成，MOS管M11、M12的源极分别接电感L1、L2的一端，L1、L2的另一端并接后接直流偏置电路(213)，MOS管M11和M13、M12和M14为漏极源极串联，两串联点之间连接电感L7，M13、M14的栅极接电压VDD；输出匹配电路(214)包括电容C5、C6、电感L5、L6，电感L5、电容C5的一端接M13的漏极，该连接点就是低噪声放大器(21)的输出端OUT_P，电感L6、电容C6的一端接M14的漏极，该连接点就是低噪声放大器(21)的输出端OUT_N，电感L5、L6的另一端接电压VDD，电容C5、C6的正极接地；直流偏置电路(213)由恒流源Iss组成。

4.根据权利要求1所述的单片集成的低功耗2.4GHz收发芯片，其特征在于所述的发射链路(3)中的可控增益功率放大器(34)包括输入级晶体管(341)、三组中间驱动级电路(342)、输出级晶体管(343)；输入级晶体管(341)的栅极与射频输入信号连接，其漏极与片内负载电感L相连；每组中间驱动级电路(342)由三个晶体管串联而成，三组中位于头部的晶体管T1、T2、T3的栅极接外部软件控制字，位于中间的晶体管T11、T21、T31的栅极与输入级晶体管(341)的漏极相连，其源极分别与输出级晶体管T4、T5、T6的栅极相连，位于尾部的晶体管T12、T22、T32的栅极与输入级晶体管(341)的栅极相连，它们的源极接地；输出级晶体管(343)包括分别与三组中间驱动级电路(342)相连的三个晶体管T4、T5、T6，T4、T5、T6的源极接地，T4、T5、T6的漏极连接在一起作为可控增益功率放大器(34)的输出端。

5.根据权利要求1或2或3或4所述的单片集成的低功耗2.4GHz收发芯片，其特征在于还包括为整个芯片提供恒定电源的两个降压稳压源(5)。