CN101834598A - 频率校正电路及其频率校正方法 - Google Patents

频率校正电路及其频率校正方法 Download PDF

Info

Publication number
CN101834598A
CN101834598A CN 201010177968 CN201010177968A CN101834598A CN 101834598 A CN101834598 A CN 101834598A CN 201010177968 CN201010177968 CN 201010177968 CN 201010177968 A CN201010177968 A CN 201010177968A CN 101834598 A CN101834598 A CN 101834598A
Authority
CN
China
Prior art keywords
phase
frequency
locked loop
frequency divider
divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010177968
Other languages
English (en)
Inventor
冯向光
陶晶晶
顾奇龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI RFDOT MICROELECTRONICS Inc
RFdot Microelectronics Inc
Original Assignee
WUXI RFDOT MICROELECTRONICS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI RFDOT MICROELECTRONICS Inc filed Critical WUXI RFDOT MICROELECTRONICS Inc
Priority to CN 201010177968 priority Critical patent/CN101834598A/zh
Publication of CN101834598A publication Critical patent/CN101834598A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种时钟频率校正电路,其包括第一锁相环和第二锁相环,其中每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器。参考频率输入鉴相器的其中一个输入端,第一锁相环的压控振荡器的输出经过第一分频器反馈给第一锁相环的鉴相器的输入端。第一锁相环的输出经过第二分频器输入第二锁相环的鉴相器的输入端,第二锁相环的压控振荡器的输出经过第三分频器反馈给第二锁相环的鉴相器的输入端,第二锁相环的输出经过第四分频器输出。使用一个双环路锁相环电路,通过改变锁相环的分频器的模改变输出频率的精度。输出频率的长期频率精度以及短期频率精度具有相同的精度,稳定性高;并且输出频率为占空比为50%的脉冲。

Description

频率校正电路及其频率校正方法
【技术领域】
本发明涉及时钟芯片领域,特别是关于温度补偿石英晶体振荡器的频率校正领域。
【背景技术】
在时钟芯片设计中,时钟频率的精度决定于使用的石英晶体的频率精度,而石英晶体的频率对温度一般呈现20ppm~100ppm的频率稳定度。当在高精度应用如全球定位系统中,这样的频率精度是不能满足要求的。在这种需求下,基于温度补偿的晶体振荡器时钟芯片应运而生。温度补偿晶体振荡器芯片在很宽的温度范围内都有很好的频率稳定度。而频率校正技术是温度补偿晶体振荡器时钟芯片设计中的一个关键技术。
现有的频率校正通常是采用数字电路,采用数字电路实现的脉冲吸收频率校正技术具有实现简单、功耗低的特点,但是这种技术也有很严重的缺点:1.输出时钟平均频率是准确的,但是即时频率精度很差,跟石英晶体的精度相同;2.因为采用的是脉冲吸收方法,输出脉冲的占空比并不总是50%,对于对占空比要求很高的应用,这是无法容忍的。
因此,有必要提供一种新的频率校正技术,来克服现有频率校正技术的缺陷。
【发明内容】
本发明的目的在于提供一种频率校正电路,能够对输入信号频率进行校正。
本发明的另一目的在于提供一种频率校正方法,能够适时对输入信号频率进行校正。
为了实现上述目的,本发明一种频率校正电路,其包括第一锁相环和第二锁相环,其中每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器,参考频率输入第一锁相环的鉴相器的其中一个输入端,第一锁相环的压控振荡器的输出经过第一分频器反馈给第一锁相环的鉴相器的另一输入端,第一锁相环的输出经过第二分频器输入第二锁相环的鉴相器的其中一个输入端;第二锁相环的压控振荡器的输出经过第三分频器反馈给第二锁相环的鉴相器的另一输入端,第二锁相环的输出经过第四分频器输出,其中所述分频器的模数是可调的。
进一步地,其中所述第一分频器和第三分频器的模数相差1,第二分频器和第四分频器的模数相差1。
进一步地,其中所述第一分频器和第三分频器的模数是可调的,所述第二分频器和第四分频器的模数为固定的,或者所述第一分频器和第三分频器的模数是固定的,所述第二分频器和第四分频器的模数为可调的。
为达成前述另一目的,本发明一种频率校正方法,其包括:
提供一种频率校正电路,其包括第一锁相环和第二锁相环,其中每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器,参考频率输入第一锁相环的鉴相器的其中一个输入端,第一锁相环的压控振荡器的输出经过第一分频器反馈给第一锁相环的鉴相器的另一输入端,第一锁相环的输出经过第二分频器输入第二锁相环的鉴相器的其中一个输入端;第二锁相环的压控振荡器的输出经过第三分频器反馈给第二锁相环的鉴相器的另一输入端,第二锁相环的输出经过第四分频器输出,其中所述分频器的模数是可调的;
调节所述频率校正电路中分频器的模,对输出频率进行微调。
进一步地,其中所述第一分频器和第三分频器的模数相差1,第二分频器和第四分频器的模数相差1。
进一步地,其中所述第一分频器和第三分频器的模数是可调的,所述第二分频器和第四分频器的模数为固定的,或者所述第一分频器和第三分频器的模数是固定的,所述第二分频器和第四分频器的模数为可调的。
为达成前述目的,本发明一种频率校正方法,其包括:
提供一种频率校正电路,其包括至少两个相互串联的锁相环,每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器、连接于压控振荡器输出端和下一级锁相环的鉴相器输入端的输出分频器以及连接于压控振荡器输出端和鉴相器的一个输入端的反馈分频器;
调节所述频率校正电路中的分频器的模,对输出频率进行微调。
进一步地,其中前一级的输出分频器和后一级的反馈分频器的模数相差1,前一级的反馈分频器和后一级的输出分频器的模数相差1。
进一步地,其中调节所述频率校正电路中的分频器的模时,前一级的输出分频器和后一级的反馈分频器的模数是可调的,前一级的反馈分频器和后一级的输出分频器的模数为固定的,或者所述前一级的输出分频器和后一级的反馈频器的模数是固定的,而前一级的反馈分频器和后一级的输出分频器的模数为可调的。
与现有技术相比,本发明的频率校正电路使用一个双环路锁相环电路,通过改变锁相环的分频器的模改变输出频率的精度。输出频率的长期频率精度以及短期频率精度具有相同的精度,稳定性高;并且输出频率为占空比为50%的脉冲。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为本发明频率校正电路的结构框图。
【具体实施方式】
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。很显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在不脱离本发明本质和精神的情况下所获得的所有其它实施例,都属于本发明公开和保护的范围。
在该说明书中不同地方出现的“在一个实施例中”可能并非指的是同一个实施例,也不是与其它实施例相互排斥的相互独立或选择性的实施例。
请参阅图1所示,其显示根据本发明一个实施例的频率校正电路的结构框图。如图所示,本发明频率校正电路,其包括第一锁相环和第二锁相环。
第一锁相环包括相互串联的第一鉴频鉴相器、第一积分器电荷泵以及第一压控振荡器,在第一压控振荡器的输出端与第二锁相环之间连接有一个第一分频器,由于该第一分频器位于第一锁相环的输出端,也可将其简称为第一输出分频器;在第一压控振荡器的输出端与第一鉴频鉴相器的其中一个输入端之间串联有一个第二分频器,由于该第二分频器是将所述第一压控振荡器的输出信号反馈给第一鉴频鉴相器,所以也可以将第二分频器简称为第一反馈分频器。
第二锁相环包括相互串联的第二鉴频鉴相器、第二积分器电荷泵以及第二压控振荡器,在第二压控振荡器的输出端连接有一个第三分频器,由于该第三分频器位于第二锁相环的输出端,也可将其简称为第二输出分频器;在第二压控振荡器的输出端与第二鉴频鉴相器的其中一个输入端之间串联有一个第四分频器,由于该第四分频器是将所述第二压控振荡器的输出信号反馈给第二鉴频鉴相器,所以也可以将第四分频器简称为第二反馈分频器。
在第一锁相环和第二锁相环中,其中鉴频鉴相器用于比较参考信号(其中第二锁相环的第二鉴频鉴相器的输入参考信号为第一锁相环的输出信号)和通过反馈分频器反馈的反馈信号两个输入信号的频率大小和相位顺序。积分器电荷泵用于将鉴频鉴相器输出的数字信号转换为压控振荡器的输入控制模拟电压。压控振荡器产生周期性的输出信号,如果其输出频率低于参考信号的频率,鉴频鉴相器通过积分器电荷泵改变控制电压使压控振荡器的输出频率提高,如果其输出频率高于预期的输出信号频率,鉴频鉴相器通过积分器电荷泵改变控制电压使压控振荡器的输出频率降低。
关于锁相环中各器件(例如鉴频鉴相器、压控振荡器等)的具体电路结构及工作原理,是熟悉该领域的普通技术人员应当知道的,本发明不再详细解释。
为了达到对参考频率进行微调的目的,分频器的模数是可调的,这里分频器采用的是可以任意调整模数的分频器。其中第一分频器的模数为M1,第二分频器的模数为M2,而第三分频器的模数为M3,第四分频器的模数为M4,则根据图1所示的本发明频率校正电路,输出频率fout和参考信号频率fref的关系满足以下公式:
f out = M 2 M 1 × M 4 M 3 × f ref - - - ( 1 )
根据上面的公式(1)可以得出,理论上调节任意一个分频器的模数都可以改变输出频率的数值,但因为本发明的频率校正电路为两个相互串接的锁相环,因此较佳的,在调节时最好能两个锁相环关联调节,这样可以避免单独调节一个锁相环的一个分频器而出现绝对误差。
因此,在本发明一个实施例中,所述第一锁相环的第一分频器的模数为N-1,第二分频器的模数为M-1。而第二锁相环的第三分频器的模数为N,第四分频器的模数为M。这样,则根据本发明图1中的频率校正电路,输出频率fout和参考信号频率fref的关系满足以下公式:
f out = M - 1 M × N N - 1 × f ref - - - ( 2 )
由上述公式(2)可知,在实现关联调节的同时,由于第一分频器和第三分频器的模数只相差1,而第二分频器与第四分频器的模数也只相差1,可以保证公式(2)的分子和分母相差不大,也即输出频率fout和参考信号频率fref相差不大。
当需要校正输出频率时,通过调节分频器的模数即可实现输出频率的改变。在本发明一个实施例中,所述第二分频器和第四分频器的模数M为固定数值,而第一分频器和第三分频器的模数N是可调的。假设第一分频器和第三分频器的模数N增加了P,则输出频率的变化为:
Δ f out ( + p ) = M - 1 M × P ( N - 1 ) ( N - 1 + P ) × f ref - - - ( 3 )
如果分频器的模数N与每次增加的模数P相差很大时,比如模数N=1000,而每次增加的模数P=1,则每次输出频率变化Δfout可以近似为:
Δ f out ( + p ) ≈ M - 1 M × 1 N 2 - - - ( 4 )
如果第一分频器和第三分频器的模数N减小了P,那么输出频率的改变为:
Δf out ( - p ) = M - 1 M × P ( N - 1 ) ( N - 1 - P ) × f ref - - - ( 5 )
如果分频器的模数N与每次减少的模数P相差很大时,比如模数N=1000,而每次增加的模数P=1,则每次输出频率变化Δfout可以近似为:
Δ f out ( + p ) ≈ M - 1 M × 1 N 2 - - - ( 6 )
由公式(4)和公式(6)可以看出,如果分频器的模数远大于每次调节的模数,则当N增加P或者减小P,输出频率的变化大小基本相等,即:
Δfout(+p)≈Δfout(-p)
则每次调节P,整个频率校正电路的频率变化是很小的,可以实现很精确的校正。
在前述实施方式中,第二分频器和第四分频器的模数M固定,只改变第一分频器和第三分频器的模数N来对输出频率进行微调。在其他实施例中,也可以是第一分频器和第三分频器的模数N固定,只改变第二分频器和第四分频器的模数M来对输出频率进行微调。或者在其他实施方式中同时改变各分频器的模数来对输出频率进行微调。
本发明的频率校正电路使用一个双环路锁相环电路,通过根据输入的参考信号的参考频率适时地改变锁相环的分频器的模改变输出频率的精度。输出频率的长期频率精度以及短期频率精度具有相同的精度,稳定性高;并且输出频率为占空比为50%的脉冲。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (9)

1.一种频率校正电路,其包括第一锁相环和第二锁相环,其中每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器,参考频率输入第一锁相环的鉴相器的其中一个输入端,第一锁相环的压控振荡器的输出经过第一分频器反馈给第一锁相环的鉴相器的另一输入端,第一锁相环的输出经过第二分频器输入第二锁相环的鉴相器的其中一个输入端;第二锁相环的压控振荡器的输出经过第三分频器反馈给第二锁相环的鉴相器的另一输入端,第二锁相环的输出经过第四分频器输出,其中所述分频器的模数是可调的。
2.如权利要求1所述的频率校正电路,其中所述第一分频器和第三分频器的模数始终相差1,第二分频器和第四分频器的模数始终相差1。
3.如权利要求2所述的频率校正电路,其中所述第一分频器和第三分频器的模数是可调的,所述第二分频器和第四分频器的模数为固定的,或者所述第一分频器和第三分频器的模数是固定的,所述第二分频器和第四分频器的模数为可调的。
4.一种频率校正方法,其包括:
提供一种频率校正电路,其包括第一锁相环和第二锁相环,其中每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器,参考频率输入第一锁相环的鉴相器的其中一个输入端,第一锁相环的压控振荡器的输出经过第一分频器反馈给第一锁相环的鉴相器的另一输入端,第一锁相环的输出经过第二分频器输入第二锁相环的鉴相器的其中一个输入端;第二锁相环的压控振荡器的输出经过第三分频器反馈给第二锁相环的鉴相器的另一输入端,第二锁相环的输出经过第四分频器输出,其中所述分频器的模数是可调的;
调节所述频率校正电路中分频器的模,对输出频率进行微调。
5.如权利要求4所述的频率校正方法,其中所述第一分频器和第三分频器的模数始终相差1,第二分频器和第四分频器的模数始终相差1。
6.如权利要求5所述的频率校正方法,其中所述第一分频器和第三分频器的模数是可调的,所述第二分频器和第四分频器的模数为固定的,或者所述第一分频器和第三分频器的模数是固定的,所述第二分频器和第四分频器的模数为可调的。
7.一种频率校正方法,其包括:
提供一种频率校正电路,其包括至少两个相互串联的锁相环,每一锁相环包括相互串联的鉴相器、积分器电荷泵、压控振荡器、连接于压控振荡器输出端和下一级锁相环的鉴相器输入端的输出分频器以及连接于压控振荡器输出端和鉴相器的一个输入端的反馈分频器;
调节所述频率校正电路中的分频器的模,对输出频率进行微调。
8.如权利要求7所述的频率校正方法,其中前一级的输出分频器和后一级的反馈分频器的模数始终相差1,前一级的反馈分频器和后一级的输出分频器的模数始终相差1。
9.如权利要求8所述的频率校正方法,其中调节所述频率校正电路中的分频器的模时,前一级的输出分频器和后一级的反馈分频器的模数是可调的,前一级的反馈分频器和后一级的输出分频器的模数为固定的,或者所述前一级的输出分频器和后一级的反馈频器的模数是固定的,而前一级的反馈分频器和后一级的输出分频器的模数为可调的。
CN 201010177968 2010-05-14 2010-05-14 频率校正电路及其频率校正方法 Pending CN101834598A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010177968 CN101834598A (zh) 2010-05-14 2010-05-14 频率校正电路及其频率校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010177968 CN101834598A (zh) 2010-05-14 2010-05-14 频率校正电路及其频率校正方法

Publications (1)

Publication Number Publication Date
CN101834598A true CN101834598A (zh) 2010-09-15

Family

ID=42718553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010177968 Pending CN101834598A (zh) 2010-05-14 2010-05-14 频率校正电路及其频率校正方法

Country Status (1)

Country Link
CN (1) CN101834598A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102135568A (zh) * 2011-02-28 2011-07-27 无锡辐导微电子有限公司 交流电信号的周期检测方法及相位差检测方法
CN102185607A (zh) * 2011-01-25 2011-09-14 上海华为技术有限公司 一种锁相环回路中相位差检测方法、装置及电路
CN102820887A (zh) * 2011-06-08 2012-12-12 美国亚德诺半导体公司 数模混合锁相环
CN102970032A (zh) * 2012-11-26 2013-03-13 昆山北极光电子科技有限公司 一种自动数字频率校准方法
CN104320133A (zh) * 2014-10-13 2015-01-28 中国电子科技集团公司第四十一研究所 一种抑制小数锁相环小数杂散的电路及方法
CN107395163A (zh) * 2017-07-10 2017-11-24 东南大学 数字电路控制的模拟延时线电路
CN107395164A (zh) * 2017-07-10 2017-11-24 东南大学 高精度宽带连续可调节实时延时线电路
CN108075791A (zh) * 2017-12-27 2018-05-25 珠海市杰理科技股份有限公司 无线发射机和无线通信芯片
CN111835340A (zh) * 2020-09-21 2020-10-27 成都雷通科技有限公司 一种细步进宽带pll驱动pll的双环频率源
CN111934683A (zh) * 2020-10-09 2020-11-13 杭州晶华微电子有限公司 一种温控rtc的数字频率校正方法和系统
CN113242038A (zh) * 2021-06-02 2021-08-10 南方电网科学研究院有限责任公司 一种锁相环、锁相方法及锁相设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1193535C (zh) * 2000-06-08 2005-03-16 扎尔林克半导体公司 具有双锁相环的定时电路以及产生时钟信号的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1193535C (zh) * 2000-06-08 2005-03-16 扎尔林克半导体公司 具有双锁相环的定时电路以及产生时钟信号的方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185607A (zh) * 2011-01-25 2011-09-14 上海华为技术有限公司 一种锁相环回路中相位差检测方法、装置及电路
CN102185607B (zh) * 2011-01-25 2013-11-06 上海华为技术有限公司 一种锁相环回路中相位差检测方法、装置及电路
CN102135568A (zh) * 2011-02-28 2011-07-27 无锡辐导微电子有限公司 交流电信号的周期检测方法及相位差检测方法
CN102135568B (zh) * 2011-02-28 2013-06-12 无锡辐导微电子有限公司 交流电信号的周期检测方法及相位差检测方法
CN102820887A (zh) * 2011-06-08 2012-12-12 美国亚德诺半导体公司 数模混合锁相环
CN102970032A (zh) * 2012-11-26 2013-03-13 昆山北极光电子科技有限公司 一种自动数字频率校准方法
CN104320133A (zh) * 2014-10-13 2015-01-28 中国电子科技集团公司第四十一研究所 一种抑制小数锁相环小数杂散的电路及方法
CN107395163A (zh) * 2017-07-10 2017-11-24 东南大学 数字电路控制的模拟延时线电路
CN107395164A (zh) * 2017-07-10 2017-11-24 东南大学 高精度宽带连续可调节实时延时线电路
CN108075791A (zh) * 2017-12-27 2018-05-25 珠海市杰理科技股份有限公司 无线发射机和无线通信芯片
CN108075791B (zh) * 2017-12-27 2019-11-19 珠海市杰理科技股份有限公司 无线发射机和无线通信芯片
CN111835340A (zh) * 2020-09-21 2020-10-27 成都雷通科技有限公司 一种细步进宽带pll驱动pll的双环频率源
CN111934683A (zh) * 2020-10-09 2020-11-13 杭州晶华微电子有限公司 一种温控rtc的数字频率校正方法和系统
CN113242038A (zh) * 2021-06-02 2021-08-10 南方电网科学研究院有限责任公司 一种锁相环、锁相方法及锁相设备

Similar Documents

Publication Publication Date Title
CN101834598A (zh) 频率校正电路及其频率校正方法
US8570107B2 (en) Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US8237482B2 (en) Circuit and method for generating a clock signal
US7742554B2 (en) PLL device with leakage current compensation unit
CN106656122B (zh) 用于调节时钟信号中的占空比的装置和方法
JP2002232290A (ja) Pll回路
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
CN107294530B (zh) 用于高时间数字转换器(tdc)分辨率的校准方法和设备
CN112292815B (zh) 补偿晶体振荡器的频率变化以及相关系统、方法和设备
CN101490960B (zh) 振荡频率控制电路及其校正方法
US8258830B2 (en) Methods for calibrating gated oscillator and oscillator circuit utilizing the same
US7786773B2 (en) Phase-locked loop circuit
US7902935B2 (en) Bias circuit and voltage-controlled oscillator
US7501900B2 (en) Phase-locked loop bandwidth calibration
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
US7821345B2 (en) Calibrating an oscillator and corresponding calibration device
US20180083637A1 (en) Frequency calibration method for digitally controlled oscillator and apparatus using the same
US20060132208A1 (en) Controllable idle time current mirror circuit for switching regulators, phase-locked loops, and delay-locked loops
US10866611B2 (en) Phase difference generator error compensation method of digital frequency generator
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
US20110248757A1 (en) Digital calibration device and method for high speed digital systems
JP2016019283A (ja) 位相調整を使用して発振器出力周波数をコントロールするためのシステム及び技術
US9337851B2 (en) Phase locked loop circuit equipped with unity gain bandwidth adjustment
CN116300378A (zh) 一种频率自适应时间数字转换电路
CN105375921A (zh) 使用基于mems的振荡器的准确频率控制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100915