CN101490960B - 振荡频率控制电路及其校正方法 - Google Patents
振荡频率控制电路及其校正方法 Download PDFInfo
- Publication number
- CN101490960B CN101490960B CN2007800258242A CN200780025824A CN101490960B CN 101490960 B CN101490960 B CN 101490960B CN 2007800258242 A CN2007800258242 A CN 2007800258242A CN 200780025824 A CN200780025824 A CN 200780025824A CN 101490960 B CN101490960 B CN 101490960B
- Authority
- CN
- China
- Prior art keywords
- voltage
- information
- control
- mentioned
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 53
- 230000015654 memory Effects 0.000 claims abstract description 44
- 238000001514 detection method Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 239000000729 antidote Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种振荡频率控制电路，矫正自身的频率，即使在没有高稳定的基准信号的输入而自运行时，也可以稳定地确保振荡频率。振荡频率控制电路，具有：电压控制振荡器(15)；分频器(16)；相位比较器(12)；环路滤波器(14)；检波电路(17)，对外部基准信号进行检波；PWM电路(22)，如果被输入脉冲生成的信息，则生成脉冲并输出到环路滤波器(14)；存储器(21)，存储电压信息和所对应的脉冲生成的信息；开关(13)，对相位比较器(12)与环路滤波器(14)的连接进行接通/断开；以及CPU(20)，如果由检波电路(17)检测出的外部基准信号的电平为恰当范围内，则将开关(13)设为接通，如果电平为恰当范围外，则将开关(13)设为断开，向PWM电路(22)输出存储在存储器(21)中的脉冲生成的信息。
Description
技术领域
本发明涉及振荡器的振荡频率控制电路，特别涉及与输出信号同步地矫正自身的频率，即使在无稳定的基准信号时也可以稳定地确保一定期间的振荡频率控制电路。
背景技术
在下一代移动体通信以及地上数字广播等的基站中，针对频率基准信号的要求精度逐渐提高。
在广播、通信领域的系统中，作为频率基准信号，利用铯频率基准振荡器、铷频率基准振荡器、利用GPS信号的频率同步型的基准振荡器等。
但是，这些振荡器的价格一般较高，所以来自这些振荡器的基准信号被分配而用作装置的基准信号源。
所分配的基准信号被用作通信系统的基准时钟。
具体而言，被用作PLL(Phase Locked Loop，锁相环)电路的相位比较的参考信号、DSP(Digital Signal Processor，数字信号处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)等的基准时钟信号、DA(Digital/Analog，数字/模拟)转换器、AD(Analog/Digital，模拟/数字)转换器的采样时钟。
“以往的PLL电路：图6”
接下来，参照图6对以往的PLL电路进行说明。图6是示出一般的PLL电路的结构框图。
PLL电路如图6所示，具备：相位比较器(Phase Comparator)32，对外部基准信号(Fref)与1/N分频的信号进行比较，输出相位差信号；电荷泵(Charge Pump)33，以脉冲宽度的电压输出相位差； 环路滤波器(Loop Filter)34，对来自电荷泵33的输出电压进行平滑化；带电压控制功能的晶体振荡器35(VCXO，Voltage ControlledCrystal Oscillator)，利用来自环路滤波器34的控制电压变更频率而振荡输出所希望的频率(内部基准信号：输出频率(OutputFrequency))；以及分频器(Divider)36，对VCX035的输出(内部基准信号)进行1/N分频。
另外，内部基准信号为N×Fref的信号。
PLL电路通过对内部的VCXO 35施加反馈控制以使从外部输入的基准信号与内部的VCXO 35的相位差成为恒定，而得到与基准信号同步的振荡器输出。
具体而言，相位比较器32对高稳定的外部基准信号与来自利用输入电压进行频率控制的VCXO 35的输出信号的相位进行比较，进行向VCXO 35反馈对相位比较结果进行平滑化而得到的直流电压的PLL控制，从而进行高精度的信号生成。
PLL电路广泛使用于通信、广播装置等中。
另外，作为与以往的振荡器中的振荡频率控制电路相关的现有技术，有日本特开2000-083003号公报(专利文献1)和日本特开2003-179489号公报(专利文献2)。
在专利文献1中，记载有如下的自由运行(Free run)频率调整方式：频率计数器进行与在对应于脉冲宽度的时间内输入的VCO(Voltage Controlled Oscillator，电压控制振荡器)的输出信号同步的计数动作，在锁存电路中保持与VCO的振荡频率对应的计数值，CPU在系数值从规定范围内脱离的情况下，改变VCO的施加电压而进行调整以使自由运行频率成为规定范围。
另外，在专利文献2中，记载有如下的具有电压控制振荡器的自运行频率的自动调整功能的锁相环电路：微型计算机在相位比较器的输出处于规定电平的期间中对VCO的输出脉冲信号的脉冲进行计数，根据该计数值更新控制用的数据，将该数据通过DAC(Digital AnalogConverter，数字模拟转换器)转换为模拟信号并与来自LPF(Low Pass Filter，低通滤波器)的信号结合而设为VCO的频率控制信号。
专利文献1：日本特开2000-083003号公报
专利文献2：日本特开2003-179489号公报
但是，在上述以往的PLL电路中，在无基准信号的输入时，无法进行相位比较，所以进行向其它外部基准信号的切换、或者以电压控制振荡器的自由运行(自运行)进行动作，但在向预备系统的其它外部基准信号切换时，再次进行PLL控制，所以基准信号的偏差依赖于外部基准信号，所以不会成为问题，但在自运行时由于切换时的相位比较结果，频率被过渡地控制，存在靠近上限或下限的频率而频率偏移变大这样的问题点。
即使在自运行时，作为短期性的问题解决，有时将温度补偿型的高稳定的晶体振荡器(VC-TCXO)用作电压控制振荡器。
但是，在该情况下，例如以±0.5ppm的频率稳定性动作，但由于存在时效变化，所以无法满足长期间性能。
例如，如果假设成作为老化特性存在每年±1ppm左右的变动，则在经过10年时最大发生10.5ppm的频率偏差。如果将正在通信的载波输出频率设为800MHz，则与基准频率的频率偏差同样地，发生8.4kHz的频率偏移。这样的频率偏差作为系统是无法容许的。
另外，即使在使用了带电压控制功能的恒温槽晶体振荡器(VC-OCXO)的高稳定的系统的情况下，作为老化特性在长期间中发生频率偏差，所以每隔一定期间发生矫正作业，存在矫正作业麻烦这样的问题点。
另外，在专利文献1、2中，对VCO的输出进行计数、或者对相位比较器的输出进行计数来进行自运行频率的调整，但并非直接检测外部基准信号的异常而进行频率调整，进而无法充分应对时效变化。
“VCXO的控制电压特性：图7”
另外，图7示出VCXO的控制电压特性。图7是示出带电压控制功能的晶体振荡器的控制电压特性例子。在图7中，横轴为控制电压，纵轴为频率偏差。
在图7的例子的VCXO中，如果控制电压为0～4V，则可以动作，但如果为4V以上，则无法动作。
在VCXO的情况下，也伴随时间的经过，频率偏差上升，所以恰当的控制电压发生变化。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种振荡频率控制电路，矫正自身的频率，即使在没有高稳定的基准信号的输入而自运行时也可以稳定地确保振荡频率。
用于解决上述以往例的问题点的本发明的振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，对外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化而输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果被输入脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；开关，对相位比较器与环路滤波器的连接进行接通/断开；以及控制部，如果由检波电路检测出的外部基准信号的电平在恰当范围内，则将开关设为接通，如果电平在恰当范围外，则将开关设为断开，向脉冲发生电路输出存储在存储器中的脉冲生成的信息。
本发明在上述振荡频率控制电路中，将存储在存储器中的规定的电压信息在能够控制电压控制振荡器的控制电压中设为中心控制电压。
本发明在上述振荡频率控制电路中，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储有存储针对时效变化的时间的恰当的控制电压和与其对应的脉冲生成的信息的时效变化特性表，控制部在内部具备计时器而测量时间，在外部基准信号的电平在恰当范围外时，从存储器的时效变化特性表检索与所测量的时间对应的控制电压，读取与所检索出的控制电压对应的脉冲生成的信息， 输出到脉冲生成电路。
本发明在上述振荡频率控制电路中，设置有针对来自环路滤波器的输出检测电压电平而向控制部输出最新的电压信息的电平检测电路，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储有存储最新的电压信息、多个电压信息和与其对应的脉冲生成的信息的电压/脉冲生成的信息表，控制部用从电平检测电路输入的最新的电压信息更新存储器的最新的电压信息，在外部基准信号的电平在恰当范围外时，从存储器的电压/脉冲生成的信息表读取与最新的电压信息对应的脉冲生成的信息，输出到脉冲生成电路。
本发明的上述振荡频率控制电路中，代替电压控制振荡器，而使用了带电压控制功能的晶体振荡器、温度补偿型的晶体振荡器或带电压控制功能的恒温槽晶体振荡器。
本发明的上述振荡频率控制电路中，脉冲发生电路为脉冲宽度调制电路，从控制部输出的脉冲生成的信息为脉冲宽度调制占空比的信息。
本发明的上述振荡频率控制电路的矫正方法中，设为不输入外部基准信号的状态，在特定的定时输入基准信号，之后，停止基准信号的输入，从而控制部按照中心控制电压进行自运行控制，进行矫正。
本发明在上述振荡频率控制电路的矫正方法中，设为不输入外部基准信号的状态，在特定的定时输入基准信号，之后，停止基准信号的输入，从而控制部参照时效变化特性表，按照与所测量的时间对应的控制电压进行自运行控制，进行矫正。
根据本发明，振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，对外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化而输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果被输入脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；开关，对相位比较器与环路滤波器的连接进 行接通/断开；以及控制部，如果由检波电路检测出的外部基准信号的电平在恰当范围内，则将开关设为接通，如果电平在恰当范围外，则将开关设为断开，向脉冲发生电路输出存储在存储器中的脉冲生成的信息，所以具有矫正自身的频率，即使没有高稳定的基准信号的输入而自运行时，也可以稳定地确保振荡频率的效果。
根据本发明，在上述振荡频率控制电路中，将存储在存储器中的规定的电压信息在能够控制电压控制振荡器的控制电压中设为中心控制电压，所以具有可以矫正自身的频率，稳定地确保振荡频率的效果。
根据本发明，在上述振荡频率控制电路中，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储有存储针对时效变化的时间的恰当的控制电压和与其对应的脉冲生成的信息的时效变化特性表，控制部在内部具备计时器而测量时间，在外部基准信号的电平在恰当范围外时，从存储器的时效变化特性表检索与所测量的时间对应的控制电压，读取与所检索出的控制电压对应的脉冲生成的信息，输出到脉冲生成电路，所以具有可以使频率矫正对应于时效变化的效果。
根据本发明，在上述振荡频率控制电路中，设置有针对来自环路滤波器的输出检测电压电平而向控制部输出最新的电压信息的电平检测电路，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储有存储最新的电压信息、多个电压信息和与其对应的脉冲生成的信息的电压/脉冲生成的信息表，控制部用从电平检测电路输入的最新的电压信息更新存储器的最新的电压信息，在外部基准信号的电平在恰当范围外时，从存储器的电压/脉冲生成的信息表读取与最新的电压信息对应的脉冲生成的信息，输出到脉冲生成电路，所以具有即使在没有基准信号的输入而自运行时也可以持续到目前为止的状态而稳定地确保振荡频率的效果。
根据本发明，在上述振荡频率控制电路的矫正方法中，设为不输入外部基准信号的状态，在特定的定时输入基准信号，之后，停止基准信号的输入，从而控制部按照中心控制电压进行自运行控制，进行 矫正，所以具有即使不使用特别的装置也可以进行矫正的效果。
根据本发明，在上述振荡频率控制电路的矫正方法中，设为不输入外部基准信号的状态，在特定的定时输入基准信号，之后，停止基准信号的输入，从而控制部参照时效变化特性表，按照与所测量的时间对应的控制电压进行自运行控制，进行矫正，所以具有无需使用特别的装置，而可以进行与时效变化对应的矫正的效果。
附图说明
图1是本发明的实施方式的振荡频率控制电路的结构框图。
图2是电压/PWM占空比表的概略图。
图3是示出矫正时的特性的图。
图4是示出时效变化、控制电压特性的图。
图5是时效变化特性表的概略图。
图6是一般的PLL电路的结构框图。
图7是示出带电压控制功能的晶体振荡器的控制电压特性例子的图。
标号说明
11滤波器
12相位比较器
13开关
14环路滤波器
15电压控制振荡器
16分频器
17检波电路
18放大器
20CPU
21存储器
22PWM电路
23电平检测电路
24AD转换器
25AD转换器
32相位比较器
33电荷泵
34环路滤波器
35VCXO
36分频器
具体实施方式
“实施方式的概要”
参照附图对本发明的实施方式进行说明。
本发明的实施方式的振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，对外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化而输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果被输入脉冲生成的信息则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；开关，对相位比较器与环路滤波器的连接进行接通/断开；以及控制部，如果由检波电路检测的外部基准信号的电平在恰当范围内则将开关设为接通，如果电平在恰当范围外则将开关设为断开，向脉冲发生电路输出存储在存储器中的脉冲生成的信息，其中，矫正自身的频率，即使在没有高稳定的基准信号的输入而自运行时也可以稳定地确保振荡频率。
另外，本发明的实施方式的振荡频率控制电路在上述振荡频率控制电路中，在存储器中存储有存储针对时效变化的时间的恰当的控制电压和与其对应的脉冲生成的信息的时效变化特性表，控制部在内部具备计时器而测量时间，在外部基准信号的电平为恰当范围外时，从存储器的时效变化特性表检索与所测量的时间对应的控制电压，读取 与检索出的控制电压对应的脉冲生成的信息，并输出到脉冲生成电路，可以使频率矫正对应于时效变化。
另外，本发明的实施方式的振荡频率控制电路在上述振荡频率控制电路中，设置有针对来自环路滤波器的输出检测电压电平并向控制部输出最新的电压信息的电平检测电路，在存储器中存储有存储最新的电压信息、多个电压信息和与其对应的脉冲生成的信息的电压/脉冲生成的信息表，控制部用从电平检测电路输入的最新的电压信息更新存储器的最新的电压信息，在外部基准信号的电平为恰当范围外时，从存储器的电压/脉冲生成的信息表读取与最新的电压信息对应的脉冲生成的信息，输出到脉冲生成电路，即使在没有输入基准信号而自运行时也可以持续到此为止的状态而稳定地确保振荡频率。
“振荡频率控制电路：图1”
参照图1对本发明的实施方式的振荡频率控制电路进行说明。图1是本发明的实施方式的振荡频率控制电路的结构框图。
本发明的实施方式的振荡频率控制电路(本电路)如图1所示，包括滤波器11、相位比较器12、开关13、环路滤波器14、电压控制振荡器15、分频器16、检波电路17、放大器18、CPU(CentralProcessing Unit，中央处理单元)20、存储器21、PWM(Pulse WidthModulation，脉冲宽度调制)电路22、电平检测电路23、AD转换器24、AD转换器25。
“本电路的各部”
滤波器11例如为对10MHz的外部基准信号进行频带限制的滤波器。虽然作为基本结构并非必需，但具有去除外部基准信号的高频分量的作用。
相位比较器12对从滤波器11输出的基准信号与由分频器16分频的相位进行比较，输出相位差信号。
另外，相位比较器12在对外部基准信号与分频信号的相位进行比较而检测出同步(锁定)的情况下，向CPU 20输出锁定检测信号，在检测出非同步(解锁)的情况下，向CPU 20输出解锁检测信号。
开关13利用来自CPU 20的切换指示，切换相位比较器12与环路滤波器14的连接的接通/断开。即，如果从CPU 20输入了接通的指示，则向环路滤波器14供给来自相位比较器12的输出，如果从CPU20输入了断开的指示，则切断相位比较器12与环路滤波器14的连接。
环路滤波器14为对来自相位比较器12的输出电压进行平滑化的滤波器，即是对向电压控制振荡器15输入的控制电压进行平滑化的滤波器。
电压控制振荡器15利用来自环路滤波器14的控制电压变更频率而振荡输出所希望的频率(内部基准信号)。
另外，也可以代替电压控制振荡器(VCO)而使用带电压控制的晶体振荡器(VCXO)、带电压控制功能的恒温槽晶体振荡器(VC-OCXO)等。
分频器16将从电压控制振荡器15输出的内部基准信号按1/N分频。
检波电路17进行来自滤波器11的输出信号的电平检波。
放大器18对由检波电路17检波的信号进行放大。
CPU 20输入来自AD转换器25的控制电压信息，存储到存储器21而作为最新的控制电压信息。具体而言，CPU 20总是从AD转换器25被输入控制电压信息，如果与上次输入的控制电压信息相比不存在变更，则不进行存储器21的更新，如果存在变更，则更新存储器21的控制电压信息。
另外，CPU 20输入来自AD转换器24的外部基准信号(外部REF)的被检测的电平，判断是否为存储在存储器21中的恰当范围(从第一阈值到第二阈值之间的范围)内，如果为恰当范围内则向开关13输出接通的指示，如果为恰当范围外则向开关13输出断开的指示。
另外，如果外部REF的检测电平为恰当范围外，则CPU 20参照存储在存储器21内的电压/PWM占空比表，向PWM电路22输出依照基于当前(最新)的控制电压的电压信息的PWM占空比的脉冲宽度的信息。
存储器21存储有最新的控制电压信息、对外部REF的检测电平成为恰当范围的基准的第一阈值以及第二阈值、以及电压/PWM占空比表。
控制电压信息是由电平检测电路23检测的，在成为变更的情况下在存储器21中被更新，保持成最新的值。
“电压/PWM占空比表：图2”
此处，参照图2对电压/PWM占空比表进行说明。图2是电压/PWM占空比表的概略图。
电压/PWM占空比表如图2所示，存储有用于针对电压信息确定脉冲宽度的PWM占空比(％)。
此处，电压信息为了维持来自环路滤波器14的控制电压的值(控制电压信息)，预先确定从PWM电路22向环路滤波器14输出的脉冲的PWM占空比。
因此，从电压/PWM占空比表读取与由电平检测电路23检测的控制电压信息对应的PWM占空比，如果PWM电路22向环路滤波器14输出与该PWM占空比对应的脉冲，则从环路滤波器14向电压控制振荡器15输出与以前同样的控制电压。
PWM电路22对从CPU 20输入的PWM占空比的数据进行脉冲宽度调制而向环路滤波器14输出期望的脉冲信号。如果从CPU 20输出了电压信息的数据，则也可以代替PWM电路而使用DA(Digital/Analog，数字/模拟)转换器。
电平检测电路23检测从环路滤波器14输出的直流电压并输出到AD转换器25而作为控制电压信息。
AD转换器24将从放大器18输出的外部REF的检测电平从模拟信号变换成数字信号并输出到CPU 20。
AD转换器25将来自电平检测电路23的控制电压信息从模拟信号变换成数字信号并输入到CPU 20。
另外，在本电路中，关于外部基准信号的输入异常，CPU 20可以利用从检波电路17以及放大器18输出的外部REF的检测电平进行识 别，所以不使用来自相位比较器12的解锁检测信号。
“本电路的动作”
对本电路中的动作进行说明。
本电路在正常时，开关13为接通且相位比较器12与环路滤波器14成为被连接的状态。而且，相位比较器12经由环路滤波器14向电压控制振荡器15输出外部基准信号与来自分频器16的信号的相位差的信号，对电压控制振荡器15中的振荡频率进行控制。此时，电平检测电路23检测最新的控制电压，经由AD转换器25输出到CPU20，CPU 20如果在控制电压信息中存在变更，则在存储器21中更新最新的控制电压信息。
而且，在本电路中，外部基准信号通过检波电路17检波，通过放大器18放大，而检测外部REF的电平，经由AD转换器24输出到CPU 20。
在CPU 20中，判定所输入的外部REF的检测电平是否为恰当范围内。具体而言，如果外部REF的检测电平的值处于存储在存储器21中的表示恰当范围的第一阈值与第二阈值之间，则判定为恰当范围内，如果外部REF的检测电平的值未处于第一阈值与第二阈值之间，则判定为恰当范围外。
根据判定结果，如果为恰当范围内，则CPU 20将开关13维持为接通状态而作为正常状态，如果为恰当范围外，则将开关13设为断开状态而作为异常状态，切断相位比较器12与环路滤波器14的连接。
进而，在异常状态下，CPU 20读取存储在存储器21中的最新的控制电压信息，从电压/PWM占空比表读取与该电压信息对应的PWM占空比，向PWM电路22输出用于形成成为该PWM占空比的脉冲的信息(数据)。
PWM电路22按照从CPU 20输入的脉冲形成的信息生成脉冲，经由环路滤波器14向电压控制振荡器15输出控制电压。
由此，在外部基准信号中发生了异常的情况下，特别在外部基准信号的输入消失的情况(自运行的情况)等下，CPU 20利用来自检波 电路17、放大器18的输出立即检测异常，切断相位比较器12的输出，从PWM电路22输出与到目前为止对电压控制振荡器15进行控制的控制电压同样的脉冲。
即，通过代替相位比较器12的输出而使用来自PWM电路22的输出，可以持续到目前为止的状态而优化电压控制振荡器15中的频率振荡。
“其它的实施方式1”
另外，在上述例子中，根据由电平检测电路23检测的最新的控制电压信息来生成从PWM电路22输出的脉冲，但也可以存储默认(default)的电压信息，并根据与该默认的电压信息对应的PWM占空比来输出脉冲生成的信息。
具体而言，在存储器21中，在针对电压控制振荡器15的控制电压中，存储其恰当范围内的中心电压值，与其对应的PWM占空比成为50％，所以如果电压控制振荡器14的控制电压以0～3.3V动作，则设定成3.3/2V的控制电压。另外，也可以存储中心电压值以外的任意的电压值来设定所对应的控制电压。
如果使用默认的电压信息，则可以无需电平检测电路23以及AD转换器25的部件、存储器21内的电压/PWM占空比表。
“矫正”
参照图3对本电路中的矫正进行说明。图3是示出矫正时的特性的图。
在本电路中，如图3所示，如果在未输入外部基准信号的状态下经过时间，则频率偏差上升或下降。在图中示出上升。因此，如果在特定的定时，输入恰当的基准信号，之后停止基准信号的输入，则由于自运行控制，频率偏差回到中心频率而被矫正。在图3中，反复二次矫正。
在该矫正中，使用针对电压控制振荡器15的控制电压的控制范围内的中心电压值进行频率控制。
根据本电路，具有即使在矫正时未连接特别的电路，也可以进行 矫正作业的效果。
“时效变化的电压特性：图4”
接下来，图4示出本电路中的针对时效变化的最佳的控制电压特性例子。图4是示出时效变化、控制电压特性的图。
如图4所示，在本电路中，随着时间的经过，最佳的控制电压变小(其中，作为频率偏差示出上升的情况)。
“其它的实施方式2”
进而，作为其它的实施方式(其它的实施方式2)，将本电路设为与上述时效变化对应的结构。参照图5对该其它的实施方式2进行说明。图5是时效变化特性表的概略图。
在本电路中，在存储器21中，存储有电压/PWM占空比表，但代替该表而利用图5的时效变化特性表。
图5的时效变化特性表在电压信息与PWM占空比的关系中，进一步设置有时间的因素。
具体而言，针对时间的经过设定有恰当的电压信息，进而与该电压信息对应地设定有PWM占空比而存储成表。
CPU 20在内部具备计时器，测定时间的经过。
在其它的实施方式2中，在外部基准信号的检测电平为恰当范围外时，CPU 20使开关13断开，参照由内部的计时器测定的时间，从与该时间对应的电压信息中检索PWM占空比，向PWM电路22输出用于生成依据该PWM占空比的脉冲的信息，由PWM电路22生成期望的脉冲并经由环路滤波器14向电压控制振荡器15输出控制电压。
由此，在其它的实施方式2中，CPU 20在外部基准信号的异常时利用按照与时效变化对应的电压信息、和与其对应的PWM占空比生成的脉冲，进行振荡频率的矫正，所以具有可以使频率控制电路应对时效变化的效果。
另外，也可以在其它的实施方式2中的电路结构中，进行矫正。
在该情况下，CPU 20测量时间经过，在矫正作业时参照时效变化特性表使用与时间经过对应的电压值来进行频率控制。由此，具有可 以使矫正作业对应于频率控制电路的时效变化的效果。
(产业上的可利用性)
本发明适用于矫正自身的频率，即使在没有高稳定的基准信号的输入而自运行时，也可以稳定地确保振荡频率的振荡频率控制电路。
Claims (7)
1.一种振荡频率控制电路，其特征在于，具有：电压控制振荡器；分频器，对来自上述电压控制振荡器的输出进行分频；相位比较器，对外部基准信号与来自上述分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自上述相位比较器的输出进行平滑化而向上述电压控制振荡器输出控制电压；检波电路，对外部基准信号进行检波；脉冲生成电路，如果被输入脉冲生成的信息，则生成脉冲并输出到上述环路滤波器；存储器，将对上述电压控制振荡器输出的控制电压的值作为控制电压信息而存储该控制电压信息和与其对应的脉冲生成的信息、以及成为恰当范围的基准的第一阈值以及第二阈值；开关，对上述相位比较器与上述环路滤波器的连接进行接通/断开；以及控制部，如果由上述检波电路检测出的外部基准信号的电平在上述恰当范围内，则将上述开关设为接通，如果上述电平在上述恰当范围外，则将上述开关设为断开，向上述脉冲生成电路输出存储在上述存储器中的脉冲生成的信息，
上述脉冲生成电路为脉冲宽度调制电路，从上述控制部输出的脉冲生成的信息为脉冲宽度调制占空比的信息。
2.根据权利要求1所述的振荡频率控制电路，其特征在于，将存储在存储器中的控制电压信息在能够控制电压控制振荡器的控制电压中设为中心控制电压的值。
3.根据权利要求1所述的振荡频率控制电路，其特征在于，在存储器中，代替存储控制电压信息和与其对应的脉冲生成的信息，而存储有存储针对时效变化的时间的恰当的控制电压信息和与其对应的脉冲生成的信息的时效变化特性表，
控制部在内部具备计时器而测量时间，在外部基准信号的电平在上述恰当范围外时，从上述存储器的时效变化特性表检索与所测量的时间对应的控制电压信息，读取与所检索出的控制电压信息对应的脉冲生成的信息，输出到脉冲生成电路。
4.根据权利要求1所述的振荡频率控制电路，其特征在于，设置有针对来自环路滤波器的输出检测电压电平而向控制部输出最新的控制电压信息的电平检测电路，
在存储器中，代替存储控制电压信息和与其对应的脉冲生成的信息，而存储有存储多个控制电压信息和与其对应的脉冲生成的信息的电压/脉冲生成的信息表，并且存储最新的控制电压信息，
控制部用从上述电平检测电路输入的最新的控制电压信息更新上述存储器的最新的控制电压信息，在外部基准信号的电平在上述恰当范围外时，从上述存储器的电压/脉冲生成的信息表读取与最新的控制电压信息对应的脉冲生成的信息，输出到脉冲生成电路。
5.根据权利要求1～4中的任意一项所述的振荡频率控制电路，其特征在于，代替电压控制振荡器，而使用了带电压控制功能的晶体振荡器、温度补偿型的晶体振荡器或带电压控制功能的恒温槽晶体振荡器。
6.一种振荡频率控制电路的矫正方法，其使用权利要求2所述的振荡频率控制电路，其特征在于，设为不输入外部基准信号的状态，在频率偏差上升或下降的时刻输入外部基准信号，之后，停止外部基准信号的输入，从而控制部按照中心控制电压的值进行自运行控制，进行矫正。
7.一种振荡频率控制电路的矫正方法，其使用权利要求3所述的振荡频率控制电路，其特征在于，设为不输入外部基准信号的状态，在频率偏差上升的时刻输入外部基准信号，之后，停止外部基准信号的输入，从而控制部参照时效变化特性表，按照与所测量的时间对应的控制电压的值进行自运行控制，进行矫正。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP349519/2006 | 2006-12-26 | ||
| JP2006349519A JP4374463B2 (ja) | 2006-12-26 | 2006-12-26 | 発振周波数制御回路 |
| PCT/JP2007/071209 WO2008078452A1 (ja) | 2006-12-26 | 2007-10-31 | 発振周波数制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101490960A CN101490960A (zh) | 2009-07-22 |
| CN101490960B true CN101490960B (zh) | 2013-01-02 |
Family
ID=39562246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800258242A Active CN101490960B (zh) | 2006-12-26 | 2007-10-31 | 振荡频率控制电路及其校正方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20090134946A1 (zh) |
| EP (1) | EP2066035B1 (zh) |
| JP (1) | JP4374463B2 (zh) |
| KR (1) | KR101077730B1 (zh) |
| CN (1) | CN101490960B (zh) |
| BR (1) | BRPI0717254A2 (zh) |
| WO (1) | WO2008078452A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651456B (zh) | 2008-08-12 | 2012-03-21 | 博通集成电路（上海）有限公司 | 时钟信号恢复的电路 |
| JP5277919B2 (ja) * | 2008-12-10 | 2013-08-28 | 株式会社Ｊｖｃケンウッド | 基準信号発振装置及び基準信号発振方法 |
| JP5198316B2 (ja) * | 2009-02-19 | 2013-05-15 | 富士通セミコンダクター株式会社 | Ｐｌｌ回路及び発振装置 |
| US20100220006A1 (en) * | 2009-02-27 | 2010-09-02 | Amir Arab | Global positioning systems based disciplined reference clock |
| CN101841329A (zh) * | 2010-06-12 | 2010-09-22 | 中兴通讯股份有限公司 | 锁相环、压控装置及方法 |
| CN104467123B (zh) * | 2014-12-31 | 2017-08-08 | 展讯通信（上海）有限公司 | 充电方法、装置、充电器、电子装置及设备 |
| JP2017194789A (ja) * | 2016-04-19 | 2017-10-26 | ローム株式会社 | クロック発生装置、電子回路、集積回路、及び電気機器 |
| JP2018085563A (ja) * | 2016-11-21 | 2018-05-31 | ソニーセミコンダクタソリューションズ株式会社 | 発振装置、および発振方法 |
| EP3573241B1 (fr) * | 2018-05-24 | 2022-08-03 | The Swatch Group Research and Development Ltd | Oscillateur de référence à rapport cyclique variable, synthétiseur de fréquence et récepteur de signaux avec l'oscillateur de référence |
| JP6826165B1 (ja) * | 2019-08-06 | 2021-02-03 | 株式会社京三製作所 | パルス化高周波モニタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0450935U (zh) * | 1990-09-06 | 1992-04-28 | ||
| US5477194A (en) * | 1993-07-12 | 1995-12-19 | Nec Corporation | Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same |
| US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
| CN1805281A (zh) * | 2005-01-13 | 2006-07-19 | 冲电气工业株式会社 | 脉冲宽度调制电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222519A (ja) * | 1988-03-01 | 1989-09-05 | Toyo Commun Equip Co Ltd | 発振回路の制御方式 |
| FI91821C (fi) | 1991-02-22 | 1994-08-10 | Nokia Mobile Phones Ltd | Radiopuhelimen automaattinen taajuudensäätökytkentä |
| JPH04369927A (ja) * | 1991-06-19 | 1992-12-22 | Hitachi Ltd | Ｐｌｌ発振器 |
| US5334952A (en) * | 1993-03-29 | 1994-08-02 | Spectralink Corporation | Fast settling phase locked loop |
| IL120119A0 (en) | 1997-01-31 | 1997-04-15 | Binder Yehuda | Method and system for calibrating a crystal oscillator |
| US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
| US6914489B2 (en) * | 2002-09-26 | 2005-07-05 | Koninklijke Philips Electronics N.V. | Voltage-controlled oscillator presetting circuit |
| US7015762B1 (en) | 2004-08-19 | 2006-03-21 | Nortel Networks Limited | Reference timing signal apparatus and method |
| JP2006121171A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 周波数補正機能付きクロック供給装置 |
| WO2006064572A1 (ja) * | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
| JP4625494B2 (ja) * | 2007-12-25 | 2011-02-02 | 日本電波工業株式会社 | 発振周波数制御回路 |
-
2006
- 2006-12-26 JP JP2006349519A patent/JP4374463B2/ja active Active
-
2007
- 2007-10-31 BR BRPI0717254-0A patent/BRPI0717254A2/pt not_active IP Right Cessation
- 2007-10-31 EP EP07830943A patent/EP2066035B1/en active Active
- 2007-10-31 WO PCT/JP2007/071209 patent/WO2008078452A1/ja active Application Filing
- 2007-10-31 KR KR1020087030507A patent/KR101077730B1/ko not_active IP Right Cessation
- 2007-10-31 CN CN2007800258242A patent/CN101490960B/zh active Active
-
2009
- 2009-01-23 US US12/320,321 patent/US20090134946A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0450935U (zh) * | 1990-09-06 | 1992-04-28 | ||
| US5477194A (en) * | 1993-07-12 | 1995-12-19 | Nec Corporation | Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same |
| US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
| CN1805281A (zh) * | 2005-01-13 | 2006-07-19 | 冲电气工业株式会社 | 脉冲宽度调制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2066035B1 (en) | 2012-09-12 |
| BRPI0717254A2 (pt) | 2013-10-08 |
| JP4374463B2 (ja) | 2009-12-02 |
| KR20090026146A (ko) | 2009-03-11 |
| EP2066035A4 (en) | 2010-09-29 |
| EP2066035A1 (en) | 2009-06-03 |
| US20090134946A1 (en) | 2009-05-28 |
| CN101490960A (zh) | 2009-07-22 |
| WO2008078452A1 (ja) | 2008-07-03 |
| JP2008160677A (ja) | 2008-07-10 |
| KR101077730B1 (ko) | 2011-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101490960B (zh) | 振荡频率控制电路及其校正方法 | |
| CN101911496B (zh) | 振荡频率控制电路 | |
| US8045669B2 (en) | Digital phase-locked loop operating based on fractional input and output phases | |
| US7881413B2 (en) | Digital PLL with conditional holdover | |
| CN101652928B (zh) | 振荡频率控制电路 | |
| US9362926B2 (en) | High-reliability holdover method and topologies | |
| CN101834598A (zh) | 频率校正电路及其频率校正方法 | |
| US8766736B2 (en) | Methods of frequency versus temperature compensation of existing crystal oscillators | |
| US20070279135A1 (en) | Phase-locked loop bandwidth calibration | |
| CN102822750A (zh) | 电波表 | |
| US8115527B2 (en) | PLL apparatus | |
| JP5145398B2 (ja) | 発振周波数制御回路 | |
| US8031010B1 (en) | Ruggedized chip scale atomic clock | |
| CN214954555U (zh) | 一种完整的被动型铷原子钟设计装置 | |
| US20230155549A1 (en) | Notch filter calibration in lc oscillators for supply noise rejection | |
| CN101997545B (zh) | 频率合成器 | |
| JP2011109516A (ja) | 無線通信システム | |
| CN112835285A (zh) | 一种完整的被动型铷原子钟设计方法和装置 | |
| JPH10284941A (ja) | 周波数補正機能を有する圧電発振器 | |
| CN117811573A (zh) | 频偏补偿方法、时钟信号的生成方法、电子设备和介质 | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JPH09321621A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |