CN101841329A - 锁相环、压控装置及方法 - Google Patents

锁相环、压控装置及方法 Download PDF

Info

Publication number
CN101841329A
CN101841329A CN201010203946A CN201010203946A CN101841329A CN 101841329 A CN101841329 A CN 101841329A CN 201010203946 A CN201010203946 A CN 201010203946A CN 201010203946 A CN201010203946 A CN 201010203946A CN 101841329 A CN101841329 A CN 101841329A
Authority
CN
China
Prior art keywords
voltage
signal
phase
controlled
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010203946A
Other languages
English (en)
Inventor
彭勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010203946A priority Critical patent/CN101841329A/zh
Publication of CN101841329A publication Critical patent/CN101841329A/zh
Priority to PCT/CN2010/078000 priority patent/WO2011153776A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种锁相环、压控装置及方法，其中，所述锁相环包括鉴相器、滤波器、压控模块和振荡器，所述压控模块包括：脉冲宽度调制发生器，用于根据所述滤波器滤波后的相位差信号，生成不同脉冲宽度的调制信号；解调器，用于将所述不同脉冲宽度的调制信号转换成模拟压控误差信号，输出所述模拟压控误差信号给所述振荡器。通过本发明，减少了DAC对高精度参考电压源的要求，减少了DAC和锁相环的硬件实现成本。

Description

锁相环、压控装置及方法
技术领域
本发明涉及通信领域，具体而言，涉及一种锁相环、压控装置及方法。
背景技术
在通信系统中，基站之间通信需要高精度的时钟频率。各种制式下频率同步要求的频率精度都需要0.05ppm(或者50ppb)的精度，对于要求相位同步的CDMA(Code Division Multiple Access，码分多址接入)及TD(Time Division，时分)系统，则要求相位差在3us以内。这种高精度的时钟源采用高稳定度的振荡器作为本地振荡源，但由于振荡器都具有老化特性，随着时间的推移，其频率会向一个方向漂移。为了克服这种漂移特性，需要利用另外一种长期稳定度高的时钟源作为参考，来校准振荡器，这种校准装置叫做锁相环。
锁相环是一个能够跟踪输入信号相位的闭环自动控制系统，典型的锁相环由鉴相器、环路滤波器、和压控振荡器构成，如图1所示。其中，鉴相器是用来比较参考频率和压控振荡器输出的频率或相位，输出两者的频率差或相位差。环路滤波器实际上是一个低通滤波器，一方面它滤除鉴相器产生的高频分量、输出纹波和限制带外噪声；另一方面它也是锁相环的一个重要的参数调节器件，通过改变环路滤波器的参数可以改变锁相环环路的各项重要性能指标，它对环路捕捉带的大小、环路的捕捉时间、跟踪时间、环路的稳定性和噪声指标等均有影响。压控振荡器由环路滤波器输出电压控制，产生振荡信号，然后经过整形并输出最终的稳定信号。
锁相环根据环路的组成，可以分为模拟锁相环及数字锁相环。其中，数字锁相环如图2所示，在滤波电路后加入一个压控模块，该压控模块由DAC(Digital-to-Analog Converter，数字-模拟转换器)实现，将经过滤波器滤波后的数字信号转换为模拟信号。由于DAC对参考电压变化比较敏感(Vout＝Vref*(x/65536)，Vout为DAC输出电压，Vref为DAC参考电压，x为每次写DAC的数字信号，65536是16位DAC最大数字信号。)，其数模转换后输出的电压精度与参考电压稳定性密切相关，参考电压的不稳定可能导致DAC输出的电压精度出现明显下降。因此，相关技术在使用DAC实现压控模块时，为DAC提供一个高精度的参考电压，这就造成锁相环硬件成本的提高。
发明内容
本发明的主要目的在于提供一种压控方法、装置及锁相环，以解决上述的在使用DAC实现压控模块时，需要为DAC提供一个高精度的参考电压，从而造成锁相环硬件成本的提高的问题。
根据本发明的一个方面，提供了一种压控装置，包括：脉冲宽度调制发生器，用于根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；解调器，用于将不同脉冲宽度的调制信号转换成模拟压控误差信号，并输出模拟压控误差信号。
根据本发明的另一方面，还提供了一种锁相环，包括鉴相器、滤波器、压控模块和振荡器，其中，压控模块包括：脉冲宽度调制发生器，用于根据滤波器滤波后的相位差信号，生成不同脉冲宽度的调制信号；解调器，用于将不同脉冲宽度的调制信号转换成模拟压控误差信号，输出模拟压控误差信号给振荡器。
根据本发明的另一方面，还提供了一种压控方法，包括：根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；将不同脉冲宽度的调制信号转换成模拟压控误差信号，并输出模拟压控误差信号。
本发明通过采用脉冲宽度调制(Pulse Width Modulation，PWM)压控方式取代原来的DAC压控方式，将反映相位差的信号转换为不同脉冲宽度的调制信号，进而解调出模拟控制电压对通信设备的时钟进行校准，充分利用了脉冲宽度调制方式使电源的输出电压在工作条件变化时保持恒定的特性，解决了相关技术中DAC实现压控模块时，因为参考电压的不稳定导致DAC输出的电压精度下降需要为DAC提供一个高精度的参考电压，从而造成锁相环硬件成本的提高的问题，减少了DAC对高精度参考电压源的要求，进而减少了DAC和锁相环的硬件实现成本。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的一种锁相环电路的示意图；
图2是根据相关技术的一种数字锁相环电路的示意图；
图3是根据本发明实施例的一种压控装置的结构框图；
图4是根据本发明实施例的一种PWM压控方式锁相环的结构示意图；
图5是应用图4所示锁相环进行振荡器校准的步骤流程图；
图6是根据本发明实施例的一种压控方法的步骤流程图；
图7是根据本发明实施例的另一种压控方法的步骤流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
参照图3，示出了根据本发明实施例的一种压控装置的结构框图，包括：
脉冲宽度调制发生器302，用于根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；解调器304，用于将不同脉冲宽度的调制信号转换成模拟压控误差信号，并输出该模拟压控误差信号。
优选的，脉冲宽度调制发生器302包括：高分辨率计数器，用于对滤波后的相位差信号的差值进行计数；生成模块，用于根据所述计数生成不同脉冲宽度的调制信号。
优选的，解调器304为积分滤波电路，用于对不同脉冲宽度的调制信号进行积分滤波，生成不同的模拟压控误差信号。
例如，脉冲宽度调制发生器302根据锁相环滤波器滤波后的相位差信号，生成不同脉冲宽度的调制信号，解调器304将不同脉冲宽度的调制信号转换成模拟压控误差信号，输出给振荡器，以便振荡器对输出频率进行控制。
优选的，脉冲宽度调制发生器302使用高分辨率计数器对滤波后的相位差信号的差值进行计数，然后生成模块根据所述计数生成不同脉冲宽度的调制信号。解调器304使用积分滤波电路对不同脉冲宽度的调制信号进行积分滤波，生成不同的模拟压控误差信号。然后，输出模拟压控误差信息给锁相环的振荡器。
相关技术中，使用DAC实现压控模块时，因为参考电压的不稳定导致DAC输出的电压精度下降，因此需要为DAC提供一个高精度的参考电压，从而造成锁相环硬件成本的提高。通过本实施例，采用PWM压控方式取代DAC压控方式，充分利用了脉冲宽度调制方式使电源的输出电压在工作条件变化时保持恒定的特性，减少了DAC对高精度参考电压源的要求，进而减少了DAC和锁相环的硬件实现成本。
此外，当前成熟商用的DAC位数为16位，其控制精度是1/65536。这样的精度对OCXO或者TCXO等振荡器的指标要求很高，而要降低该指标要求，则需要提高DAC的控制精度，即DAC的位数，而DAC控制精度的提高受制于其硬件发展；另一方面，DAC控制精度的提高，势必造成其价格的相应提高，并由此造成数字锁相环硬件成本的提高。而本实施例在实现生成不同脉冲宽度的调制信号的过程中，可以使用软件设置脉宽调制信号由数字信号转换为模拟信号时的位数，比如20位，则其控制精度达到1/1048576，在提高控制精度的同时，也不必受制于硬件。解决了DAC位数越高，价格越贵；而位数越低，对OCXO或者TCXO等晶体振荡器控制精底就越低的问题。同时，控制精度提高后，后级振荡器，如OCXO指标可下降1个数量级，在保证时钟控制精度的同时，有效节省了硬件成本。
参照图4，示出了根据本发明实施例的一种PWM压控方式锁相环的结构示意图，包括：鉴相器402、滤波器404、压控模块406和振荡器408。
其中，鉴相器402，用于比较参考时钟源的秒脉冲与对振荡器408产生的时钟频率分频后的秒脉冲的相位，获得相位差模拟信号；滤波器404，用于对相位差模拟信号进行滤波，转换成数字信号；压控模块406，包括：脉冲宽度调制发生器4062，用于根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；解调器4064，用于将不同脉冲宽度的调制信号转换成模拟压控误差信号，输出模拟压控误差信号给所述振荡器408；振荡器408，用于根据模拟压控误差信号产生并输出不同的振荡频率。
优选的，脉冲宽度调制发生器4062包括：高分辨率计数器，用于对滤波器404滤波后的相位差信号的差值进行计数；生成模块，用于根据计数生成不同脉冲宽度的调制信号。
优选的，解调器4064为积分滤波电路，用于对不同脉冲宽度的调制信号进行积分滤波，生成不同的模拟压控误差信号，输出模拟压控误差信号给振荡器408。
优选的，本实施例的PWM压控方式锁相环还可以包括：参考考时钟分频器410和振荡时钟分频器412。其中，参考时钟分频器410，用于对参考时钟源的时钟频率进行分频，并将分频后的参考时钟源的时钟频率发送给鉴相器402；振荡时钟分频器412，用于对振荡器408产生的时钟频率进行分频，并将分频后的振荡器408产生的时钟频率发送给鉴相器402。
参照图5，示出了应用图4所示锁相环进行振荡器校准的步骤流程图。本实施例中，可选用的时钟参考源包括卫星时钟、线路时钟、网络时钟等。本实施例的脉冲宽度调制信号采用计数方式实现；积分滤波电路采用对电容或者电感充放电方式来实现。
其中，参考源用来参考时钟源；参考考时钟分频器，用来对参考时钟进行分频；鉴相器对相位进行鉴相；滤波器对鉴相后的相位差进行滤波处理；脉冲宽度调制发生器根据滤波后的信号产生不同脉冲宽度的调制信号；积分滤波电路把脉冲宽度调制信号转换成模拟的压控电压；振荡器根据不同压控电压产生不同的振荡频率；振荡时钟分频器，用来对振荡频率进行分频。
本实施例以卫星时钟类全球定位系统GPS信号为时钟参考源为例，包括以下步骤：
步骤S502：GPS接收机解析出GPS的秒脉冲PP1S作为参考时钟源；
需要说明的是，当参考时钟不是秒脉冲时，比如2MHz线路时钟，这时参考时钟就需要参考时钟分频器进行分频，将参考时钟源分频到秒脉冲。
步骤S504：振荡器产生的频率经过现场可编程门阵列FPGA转换为秒脉冲；
本步骤中，FPGA具有振荡时钟分频器(或者具有振荡时钟分频器功能)振荡器产生的频率经过FPGA进行分频后，生成振荡器的秒脉冲。
步骤S506：鉴相器比较GPS的秒脉冲与振荡器产生的频率分频后的秒脉冲的相位；
步骤S508：GPS的秒脉冲与振荡器秒脉冲的相位差经过滤波器滤波，转换成数字信号；
步骤S510：脉冲宽度调制发生器根据滤波后的数字信号，产生对应的不同宽度的脉冲调制信号；
优选的，脉冲宽度调制发生器的高分辨率计数器对滤波后的相位差信号的差值进行计数，生成模块根据所述计数生成不同脉冲宽度的调制信号。
步骤S512：脉冲宽度调制信号经过积分滤波电路，转换成模拟压控误差信号；
优选的，积分滤波电路的积分器对不同脉冲宽度的调制信号进行积分，转换模块对积分后的调制信号进行滤波，并生成不同的模拟压控误差信号，输出模拟压控误差信号给振荡器。
步骤S514：压控信号控制振荡器频率输出。
参照图6，示出了根据本发明实施例的一种压控方法的步骤流程图，包括以下步骤：
步骤S602：通信设备根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；
为实现本实施例的压控方法，本实施例的通信设备包括处理器模块、逻辑模块和积分滤波电路。其中，处理器模块负责滤波及对压控过程的控制，逻辑模块负责产生脉冲宽度调制信号，积分滤波电路负责解调出模拟压控误差信号，即压控电压。
本步骤中，可以由通信设备的逻辑模块根据滤波后的相位差数字信号，生成不同脉冲宽度的调制信号，并传输给积分滤波电路。
脉冲宽度调制信号可以采用计数方式或者采用其它方式实现，如硬件调制法。本领域技术人员还可以根据需要适当设置脉冲宽度调制信号的实现方式，本发明对此不作限制。
步骤S604：通信设备将不同脉冲宽度的调制信号转换成模拟压控误差信号，并输出模拟压控误差信号。
本步骤中，可以由通信设备的积分滤波电路将不同脉冲宽度的调制信号通过积分转换成模拟压控误差信号。积分滤波电路采用对电容充放电，或者其它方式实现，如电感充放电。本领域技术人员还可以根据需要适当设置积分滤波电路的实现方式，本发明对此不作限制。
参照图7，示出了根据本发明实施例的另一种压控方法的步骤流程图，包括以下步骤：
步骤S702：鉴相器比较参考时钟源的秒脉冲与对锁相环振荡器产生的时钟频率分频后的秒脉冲的相位，获得相位差模拟信号；
步骤S704：处理器对鉴相器得到的相位差模拟信号进行滤波，并转换为数字信号反馈给逻辑模块；
步骤S706：逻辑模块根据反馈的相位差的数字信号，通过计数产生不同脉冲宽度的调制信号，并传输给积分滤波电路；
通过计数方式产生不同脉冲宽度的调制信号，实现简单，节省实现成本。
步骤S708：积分滤波电路通过积分作用，把不同的脉冲宽度信号解调出不同的模拟控制电压，并输出给振荡器；
通过积分方式解调不同脉冲宽度的调制信号，实现简单，节省实现成本。
步骤S710：振荡器根据不同模拟控制电压产生不同的振荡频率输出。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种压控装置，其特征在于，包括：
脉冲宽度调制发生器，用于根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；
解调器，用于将所述不同脉冲宽度的调制信号转换成模拟压控误差信号，并输出所述模拟压控误差信号。
2.根据权利要求1所述的装置，其特征在于，所述脉冲宽度调制发生器包括：
高分辨率计数器，用于对所述滤波后的相位差信号的差值进行计数；
生成模块，用于根据所述计数生成不同脉冲宽度的调制信号。
3.根据权利要求1所述的装置，其特征在于，所述解调器为积分滤波电路，用于对所述不同脉冲宽度的调制信号进行积分滤波，生成不同的模拟压控误差信号，并输出所述模拟压控误差信号。
4.一种锁相环，包括鉴相器、滤波器、压控模块和振荡器，其特征在于，所述压控模块包括：
脉冲宽度调制发生器，用于根据所述滤波器滤波后的相位差信号，生成不同脉冲宽度的调制信号；
解调器，用于将所述不同脉冲宽度的调制信号转换成模拟压控误差信号，输出所述模拟压控误差信号给所述振荡器。
5.根据权利要求4所述的锁相环，其特征在于，还包括：参考时钟分频器和振荡时钟分频器；
所述参考时钟分频器，用于对参考时钟源的时钟频率进行分频，并将分频后的所述参考时钟源的时钟频率发送给所述鉴相器；
所述振荡时钟分频器，用于对所述振荡器产生的时钟频率进行分频，并将分频后的所述振荡器产生的时钟频率发送给所述鉴相器。
6.根据权利要求4所述的锁相环，其特征在于，所述脉冲宽度调制发生器包括：
高分辨率计数器，用于对所述滤波器滤波后的相位差信号的差值进行计数；
生成模块，用于根据所述计数生成不同脉冲宽度的调制信号。
7.根据权利要求4所述的锁相环，其特征在于，所述解调器为积分滤波电路，用于对所述不同脉冲宽度的调制信号进行积分滤波，生成不同的模拟压控误差信号，输出所述模拟压控误差信号给所述振荡器。
8.一种压控方法，其特征在于，包括：
根据滤波后的相位差信号，生成不同脉冲宽度的调制信号；
将所述不同脉冲宽度的调制信号转换成模拟压控误差信号，并输出所述模拟压控误差信号。
9.根据权利要求8所述的方法，其特征在于，所述根据滤波后的相位差信号，生成不同脉冲宽度的调制信号的步骤包括：
根据所述滤波后的相位差信号，使用高分辨率计数器生成所述不同脉冲宽度的调制信号；
所述将不同脉冲宽度的调制信号转换成模拟压控误差信号的步骤包括：
对所述不同脉冲宽度的调制信号进行积分滤波，生成不同的模拟压控误差信号。
10.根据权利要求8所述的方法，其特征在于，在所述根据滤波后的相位差信号，生成不同脉冲宽度的调制信号的步骤之前，还包括：
比较参考时钟源的秒脉冲与对锁相环振荡器产生的时钟频率分频后的秒脉冲的相位，获得相位差模拟信号；
对所述相位差模拟信号进行滤波，转换成数字信号。
CN201010203946A 2010-06-12 2010-06-12 锁相环、压控装置及方法 Pending CN101841329A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010203946A CN101841329A (zh) 2010-06-12 2010-06-12 锁相环、压控装置及方法
PCT/CN2010/078000 WO2011153776A1 (zh) 2010-06-12 2010-10-22 锁相环、压控装置及压控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010203946A CN101841329A (zh) 2010-06-12 2010-06-12 锁相环、压控装置及方法

Publications (1)

Publication Number Publication Date
CN101841329A true CN101841329A (zh) 2010-09-22

Family

ID=42744497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010203946A Pending CN101841329A (zh) 2010-06-12 2010-06-12 锁相环、压控装置及方法

Country Status (2)

Country Link
CN (1) CN101841329A (zh)
WO (1) WO2011153776A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153776A1 (zh) * 2010-06-12 2011-12-15 中兴通讯股份有限公司 锁相环、压控装置及压控方法
WO2016155278A1 (zh) * 2015-04-01 2016-10-06 成都西蒙电子技术有限公司 一种快速锁定微波频率源电路及设备
CN108604979A (zh) * 2016-02-02 2018-09-28 马维尔国际贸易有限公司 用于网络同步的方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669929A (en) * 1979-11-13 1981-06-11 Nippon Telegr & Teleph Corp <Ntt> Pulse-width modulating circuit
JP2004152361A (ja) * 2002-10-29 2004-05-27 Rohm Co Ltd システムクロック発生回路
CN1574888A (zh) * 1997-10-29 2005-02-02 日本胜利株式会社 时钟生成装置
CN1961482A (zh) * 2004-05-26 2007-05-09 罗姆股份有限公司 系统时钟发生电路
CN101102108A (zh) * 2006-11-07 2008-01-09 威盛电子股份有限公司 时脉信号产生方法以及系统以及锁相电路
CN101694998A (zh) * 2009-10-23 2010-04-14 中兴通讯股份有限公司 一种锁定系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356947B2 (ja) * 2006-03-31 2009-11-04 日本電波工業株式会社 Ｐｌｌ装置
JP4374463B2 (ja) * 2006-12-26 2009-12-02 日本電波工業株式会社 発振周波数制御回路
CN101841329A (zh) * 2010-06-12 2010-09-22 中兴通讯股份有限公司 锁相环、压控装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669929A (en) * 1979-11-13 1981-06-11 Nippon Telegr & Teleph Corp <Ntt> Pulse-width modulating circuit
CN1574888A (zh) * 1997-10-29 2005-02-02 日本胜利株式会社 时钟生成装置
JP2004152361A (ja) * 2002-10-29 2004-05-27 Rohm Co Ltd システムクロック発生回路
CN1961482A (zh) * 2004-05-26 2007-05-09 罗姆股份有限公司 系统时钟发生电路
CN101102108A (zh) * 2006-11-07 2008-01-09 威盛电子股份有限公司 时脉信号产生方法以及系统以及锁相电路
CN101694998A (zh) * 2009-10-23 2010-04-14 中兴通讯股份有限公司 一种锁定系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153776A1 (zh) * 2010-06-12 2011-12-15 中兴通讯股份有限公司 锁相环、压控装置及压控方法
WO2016155278A1 (zh) * 2015-04-01 2016-10-06 成都西蒙电子技术有限公司 一种快速锁定微波频率源电路及设备
CN108604979A (zh) * 2016-02-02 2018-09-28 马维尔国际贸易有限公司 用于网络同步的方法和装置
CN108604979B (zh) * 2016-02-02 2021-05-18 马维尔亚洲私人有限公司 用于网络同步的方法和装置

Also Published As

Publication number Publication date
WO2011153776A1 (zh) 2011-12-15

Similar Documents

Publication Publication Date Title
US8107581B2 (en) Method for frequency compensation in timing recovery
US9240772B2 (en) Frequency synthesiser
CN101741379B (zh) 一种快速锁定锁相环的频率综合装置
EP3208943B1 (en) Fractional frequency synthesizer
CN101694998A (zh) 一种锁定系统及方法
CN104753499B (zh) 占空比校准电路
CN102299711B (zh) 基于充电泵的频率调变器
CN103219946A (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
CN203377841U (zh) 基于卫星授时的晶振驯服设备
WO2008132583A1 (en) Filterless digital frequency locked loop
CN102347750A (zh) 时钟跟随电路和时钟电路的跟随方法
CN101834598A (zh) 频率校正电路及其频率校正方法
CN104601171A (zh) 小数分频器和小数分频锁相环
US6897796B2 (en) Sigma-delta converter arrangement
CN116232318B (zh) 锁相环、芯片及电子设备
CN103957008A (zh) 一种多环混频锁相频率合成的s频段小步进频率综合器
CN110504962A (zh) 数字补偿模拟小数分频锁相环及控制方法
CN101841329A (zh) 锁相环、压控装置及方法
CN103718463A (zh) 高线性相位频率检测器
CN201270504Y (zh) 频率合成器
CN101931481A (zh) 一种ieee 1588时钟输出装置和方法
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
CN104467817B (zh) 一种应用于自动频率控制系统(afc)的环路微调算法
WO2008155449A1 (en) Controlling phase locked loop
US8525598B2 (en) Digital to analog converter for phase locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100922