CN103957008A - 一种多环混频锁相频率合成的s频段小步进频率综合器 - Google Patents

Abstract

一种多环混频锁相频率合成的S频段小步进频率综合器，包括数字直接频率合成芯片、7阶椭圆函数低通滤波器、本振环路、混频器、分频器、鉴相器、运算放大器和压控振荡器，采用直接数字频率合成结合锁相环频率合成技术，即DDS+PLL频率合成技术，实现宽带小步进、低相噪、低杂散的频率输出。本发明电路设计简单且功能完整。本发明具有通用性，通过改变相应元器件的选型，可以实现不同频段低相噪、低杂散、小步进频率输出。本发明中设计了一款7阶椭圆函数低通滤波器，在数字直接频率合成芯片的输出后，实现降低杂散的目的。

Description

一种多环混频锁相频率合成的S频段小步进频率综合器

技术领域

本发明涉及一种S频段小步进频综，特别是采用多环混频锁相频率合成技术来实现小步进的频率综合器。

背景技术

频率综合器在导航、精确制导、雷达、通信、电子对抗等领域得到越来越多的应用。现代军事电子对频率综合器提出了越来越高的要求，宽频带、小步进、低杂散、低相位噪声的频率综合器成为现代军事电子、通信及现代测量的“心脏”部件。多环混频锁相频率综合器系统的小步进杂散调制(即尾数调制)是国内一直没有较好解决的突出问题，低杂散、低相位噪声是宽带小步进频综的核心技术。

发明内容

本发明的技术解决问题是：克服现有技术的不足，解决宽带小步进频率综合器的低杂散、低相位噪声问题，提出了一种多环混频锁相频率合成的S频段小步进频率综合器。

本发明的技术解决方案是：

一种多环混频锁相频率合成的S频段小步进频率综合器，包括数字直接频率合成芯片DDS、7阶椭圆函数低通滤波器、本振环路、混频器、第一分频器和锁相环路；本振环路包括第一鉴相器、第一运算放大器和第一压控振荡器；锁相环路包括第二鉴相器、第二运算放大器和第二压控振荡器；

参考输入信号REF_IN通过本振环路锁定输出大步进信号f1，大步进信号f1送入混频器，同时参考输入信号REF_IN还送入数字直接频率合成芯片DDS，数字直接频率合成芯片DDS输出小步进信号Δf，经过7阶椭圆函数低通滤波器进行滤波，抑制DDS远端杂散，输出Δf’，之后送入混频器中；混频器将输入到其中的大步进信号f1和小步进信号Δf’进行混频，输出S频段信号fr＝f1+Δf’，所述信号fr经过第一分频器分频之后通过锁相环路锁定输出最终信号fout。

所述参考输入信号REF_IN通过本振环路锁定输出大步进信号f1具体为：参考输入信号REF_IN输入到第一鉴相器中，第一鉴相器根据接收到得REF_IN与第一压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第一运算放大器中，经过第一运算放大器形成的环路滤波器滤波之后控制压控振荡器输出频率以形成稳定输出，该输出即为大步进信号f1。

所述信号fr经过第一分频器分频之后通过锁相环路锁定输出最终信号fout，具体为：

信号fr＝f1+Δf进入第一分频器进行N分频之后，送入第二鉴相器，第二鉴相器根据接收到得信号fr/N与第二压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第二运算放大器中，经过第二运算放大器形成的环路滤波器滤波之后控制第二压控振荡器输出频率以形成稳定输出，该输出即为最终信号fout，且数值上fout＝fr。

所述7阶椭圆函数低通滤波器包括电容C1～C6和电感L1～L3；

DDS输出的信号Δf依次通过电容C1、电感L1、L2、L3和电容C6之后输出Δf’；

电容C2的一端连接在电容C1和电感L1之间，另一端接地；电容C3的一端连接在电感L1和电感L2之间，另一端接地；电容C4的一端连接在电感L2和电感L3之间，另一端接地；电容C5的一端连接在电感L3和电容C6之间，另一端连接接地；

所述参考输入信号REF_IN取10～100MHz。

电容的容值C1＝C6，C2＝C5，C3＝C4，电感值L1～L3均相同

本发明与现有技术相比的有益效果是：

(1)本发明硬件简洁，预期可靠性高，通用性高，技术状态稳定可控，调试量小，可应用于各种型号遥测系统中的频率源、本振等场合。

(2)本发明采用DDS+PLL多环混频锁相频率合成技术，有效的实现了低杂散和低相噪的指标要求。实现低相噪、低杂散、宽带小步进的射频输出。参考输入信号REF_IN通过本振环路锁定输出大步进信号f1，具有低相噪、低杂散的特点；同时参考输入信号REFIN送入数字直接频率合成芯片DDS输出Δf，经过7阶椭圆函数低通滤波器，输出具有远端杂散抑制的小步进信号Δf’。混频器将输入到其中的大步进信号f1和小步进信号Δf’进行混频，输出S频段信号fr＝f1+Δf’，所述信号fr经过第一分频器分频之后通过锁相环路锁定输出具有低相噪、低杂散、宽带小步进的最终信号fout。

(3)本发明包括7阶椭圆函数低通滤波器，电路设计简单，能够有效的抑制DDS的输出杂散。具有很强的工程实现价值。由于电路制造中工艺的偏差以及外界环境温度的变化，使得电阻、电容的值往往与设计值有一定偏差，本发明采用的电阻值、电容值选值单一，电路指标对制造过程中引入的偏差值不敏感因而稳定性好。电路设计简单具有很强的工程实现价值，适合批量生产。本发明用较简单的电路结构形式实现较大的带外抑制，降低了整个电路的复杂性。

附图说明

图1为本发明的频率综合器组成框图；

图2为本发明的7阶椭圆函数低通滤波器的电路结构图。

具体实施方式

本发明利用直接数字频率合成结合锁相环频率合成技术，即DDS+PLL频率合成技术。直接数字频率合成具有输出步进小、相位噪声低的优点，但同时杂散较多。锁相环频率合成具有输出步进小时，相位噪声差的劣势，但它对杂散的抑制性能良好。因此，本发明采用DDS+PLL频率合成技术解决了各自的缺点，同时，本发明还设计了一款7阶椭圆函数低通滤波器在DDS输出之后，起到有效抑制DDS输出杂散的目的。

本发明具有通用性，通过改变相应元器件的选型，可以实现不同频段宽带小步进、低相噪、低杂散频率输出。应用本发明的工作原理，可以应用在S频段或者C频段。权利要求中仅仅描述了S频段的方案，实际上，同样可以扩展到C频段，且实现结构方案相同。

如图1所示，本发明提供了一种多环混频锁相频率合成的S频段小步进频率综合器，包括数字直接频率合成芯片DDS、7阶椭圆函数低通滤波器、本振环路、混频器、第一分频器和锁相环路；本振环路包括第一鉴相器、第一运算放大器和第一压控振荡器；锁相环路包括第二鉴相器、第二运算放大器和第二压控振荡器；其中，本振环路采用单环锁相方式，可靠性高，杂散低，简单易实现。DDS输出小步进信号，通过改变频率控制字K对DDS的输出频率进行设置。本方案利用DDS保证频率分辨率，利用本振环路保证工作频率和带宽。本发明的基本原理图如图1所示。

上述方案的原理是：参考输入信号REFIN通过本振环路锁定输出大步进信号f1，即第一鉴相器接收REF_IN与第一压控振荡器反馈的射频输出信号的同时，将产生的相位误差电压经过由运算放大器组成的环路滤波器滤波之后控制压控振荡器输出频率以形成稳定输出。同时参考输入信号REF_IN进入数字直接频率合成芯片(DDS)输出小步进信号Δf，经过7阶椭圆函数低通滤波器，DDS远端较差的杂散可以得到很好的抑制。通过环外混频器实现上变频信号输出fr＝f1+Δf’，fr进入第一分频器进行N分频之后，送入第二鉴相器，第二鉴相器根据接收到得信号fr/N与第二压控振荡器反馈回来的的射频输出信号，产生相位误差电压并送入第二运算放大器中，经过第二运算放大器形成的环路滤波器滤波之后控制第二压控振荡器输出频率以形成稳定输出，该输出即为最终信号fout，且数值上fout＝fr。fout具有宽频带、小步进、低相噪、低杂散的特点，且最终输出频率步进达到Hz量级。

所述参考输入信号REF_IN通过本振环路锁定输出大步进信号f1具体为：

参考输入信号REF_IN输入到第一鉴相器中，第一鉴相器根据接收到得REF_IN与第一压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第一运算放大器中，经过第一运算放大器形成的环路滤波器滤波之后控制压控振荡器输出频率以形成稳定输出，该输出即为大步进信号f1。

所述信号fr经过第一分频器分频之后通过锁相环路锁定输出最终信号fout，具体为：

信号fr＝f1+Δf’进入第一分频器进行N分频之后，送入第二鉴相器，第二鉴相器根据接收到得信号fr/N与第二压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第二运算放大器中，经过第二运算放大器形成的环路滤波器滤波之后控制第二压控振荡器输出频率以形成稳定输出，该输出即为最终信号fout，且数值上fout＝fr。

DDS的应用实现了小步进，提高了鉴相频率，降低了分频比，增加了环路带宽。但是输出杂散较大，为此仿真设计了一款7阶椭圆函数低通滤波器，在DDS的输出后，实现降低杂散的目的。低通滤波器是直接数字频率合成DDS的重要组成部分，其性能的好坏直接影响整个DDS的特性。该设计采用全新的归一化方法，中心频率、带宽、增益均可调，该低通滤波器幅频特性良好，具有快速的衰减性。具体的电路结构图如图2所示。调节电容C1～C6，电感L1～L3，可实现对小步进信号Δf的远端杂散抑制。通过调整每一阶椭圆函数低通滤波器的电容C和电感L实现带宽和增益可调。

因此该设计方案可适用于不同频段、阶数、类型的滤波器设计。为了保证工程应用，选取C1＝C7，C2＝C5，C3＝C4，L1～L3电感值相等。

如图2所示，本发明中涉及到得7阶椭圆函数低通滤波器包括电容C1～C6和电感L1～L3；

上述方案的原理是：DDS输出的信号Δf依次通过电容C1、电感L1、L2、L3和电容C6之后输出Δf’；

电容C2的一端连接在电容C1和电感L1之间，另一端接地；电容C3的一端连接在电感L1和电感L2之间，另一端接地；电容C4的一端连接在电感L2和电感L3之间，另一端接地；电容C5的一端连接在电感L3和电容C6之间，另一端连接接地；电容的容值C1＝C7，C2＝C5，C3＝C4，电感值L1～L3均相同。

具体实施例子是：参考输入信号REF_IN取10MHz，通过本振环路锁定输出大步进信号2800MHz，即第一鉴相器接收10MHz与第一压控振荡器反馈的射频输出信号的同时，将产生的相位误差电压经过由运算放大器组成的环路滤波器滤波之后控制压控振荡器输出频率以形成稳定输出f1＝2800MHz，频率步进为10MHz。同时参考输入信号10MHz进入数字直接频率合成芯片(DDS)，输出小步进信号Δf＝10.001MHz，经过7阶椭圆函数低通滤波器，输出具有远端杂散抑制的小步进信号10.001MHz，通过环外混频实现上变频输出2810.001，进入第一分频器进行4分频，送入第二鉴相器，第二鉴相器根据接收到得信号702.50025MHz与第二压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第二运算放大器中，经过第二运算放大器形成的环路滤波器滤波之后控制第二压控振荡器输出频率以形成稳定输出，该输出即为最终信号2810.001MHz。最终输出频率步进达到Hz量级。

本发明未公开技术属本领域技术人员公知常识。

Claims (6)

1.一种多环混频锁相频率合成的S频段小步进频率综合器，其特征在于：包括数字直接频率合成芯片DDS、7阶椭圆函数低通滤波器、本振环路、混频器、第一分频器和锁相环路；本振环路包括第一鉴相器、第一运算放大器和第一压控振荡器；锁相环路包括第二鉴相器、第二运算放大器和第二压控振荡器；

参考输入信号REF_IN通过本振环路锁定输出大步进信号f1，大步进信号f1送入混频器，同时参考输入信号REF_IN还送入数字直接频率合成芯片DDS，数字直接频率合成芯片DDS输出小步进信号Δf，经过7阶椭圆函数低通滤波器进行滤波，抑制DDS远端杂散，输出Δf’，之后送入混频器中；混频器将输入到其中的大步进信号f1和小步进信号Δf’进行混频，输出S频段信号fr＝f1+Δf’，所述信号fr经过第一分频器分频之后通过锁相环路锁定输出最终信号fout。

2.根据权利要求1所述的一种多环混频锁相频率合成的S频段小步进频率综合器，其特征在于：所述参考输入信号REF_IN通过本振环路锁定输出大步进信号f1具体为：参考输入信号REF_IN输入到第一鉴相器中，第一鉴相器根据接收到得REF_IN与第一压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第一运算放大器中，经过第一运算放大器形成的环路滤波器滤波之后控制压控振荡器输出频率以形成稳定输出，该输出即为大步进信号f1。

3.根据权利要求1所述的一种多环混频锁相频率合成的S频段小步进频率综合器，其特征在于：所述信号fr经过第一分频器分频之后通过锁相环路锁定输出最终信号fout，具体为：

信号fr＝f1+Δf’进入第一分频器进行N分频之后，送入第二鉴相器，第二鉴相器根据接收到得信号fr/N与第二压控振荡器反馈回来的射频输出信号，产生相位误差电压并送入第二运算放大器中，经过第二运算放大器形成的环路滤波器滤波之后控制第二压控振荡器输出频率以形成稳定输出，该输出即为最终信号fout，且数值上fout＝fr，N为正整数。

4.根据权利要求1-3所述的一种多环混频锁相频率合成的S频段小步进频率综合器，其特征在于：所述7阶椭圆函数低通滤波器包括电容C1～C6和电感L1～L3；DDS输出的信号Δf依次通过电容C1、电感L1、L2、L3和电容C6之后输出Δf’；电容C2的一端连接在电容C1和电感L1之间，另一端接地；电容C3的一端连接在电感L1和电感L2之间，另一端接地；电容C4的一端连接在电感L2和电感L3之间，另一端接地；电容C5的一端连接在电感L3和电容C6之间，另一端连接接地。

5.根据权利要求1-3所述的一种多环混频锁相频率合成的S频段小步进频率综合器，其特征在于：所述参考输入信号REF_IN取10～100MHz。

6.根据权利要求4所述的一种多环混频锁相频率合成的S频段小步进频率综合器，其特征在于：电容的容值C1＝C6，C2＝C5，C3＝C4，电感值L1～L3均相同。