CN101242181A

CN101242181A - 一种频率合成器及频率合成方法

Info

Publication number: CN101242181A
Application number: CNA2008101023306A
Authority: CN
Inventors: 张辉; 王西强; 孟斐
Original assignee: Innofidei Technology Co Ltd
Current assignee: Innofidei Technology Co Ltd
Priority date: 2008-03-20
Filing date: 2008-03-20
Publication date: 2008-08-13

Abstract

本发明公开了一种频率合成器及频率合成方法，所述频率合成器包括大步进锁相环及直接数字频率合成器，还包括：正交混频器及跟踪锁相环；所述正交混频器分别与所述大步进锁相环及直接数字频率合成器相连，用于将大步进锁相环产生的大步进频率和直接数字频率合成器产生的低频频率进行混频，产生一个单边带单音信号；所述跟踪锁相环与所述正交混频器相连，用于接收所述正交混频器输出的单边带单音信号，滤除所述信号的边带泄漏和本振泄漏。本发明可实现宽带、小步进、低杂散、低噪声的频率合成器及频率合成方法，并具有硬件结构简单，容易实现的特点。

Description

一种频率合成器及频率合成方法

技术领域

本发明涉及无线通讯技术领域，尤其涉及一种射频收发器中的频率合成器及频率合成方法。

背景技术

近年来由于无线通信技术的飞速发展，相关领域的集成电路的设计研究也受到越来越多的关注。频率合成器用于产生本地振荡信号，是无线射频收发器前端中最重要的一个模块。目前实现小步进频率合成器的方案都采用锁相环路(PLL)，锁相环路(PLL)是一种以消除频率误差为目的的自动控制电路，它利用相位误差信号电压去消除频率误差，具体来说是一个使输出信号(由振荡器产生)与参考信号或输入信号在频率和相位上同步的电路。锁相环一般由鉴相器PD(或鉴频鉴相器PFD)、环路滤波器(LPF)、压控振荡器(VCO)组成。

在同步(通常称为锁定)状态下，振荡器输出信号和参考信号的相位差为零或保持常数，没有频差。如果出现相位误差，一种控制机理作用在压控振荡器上，使得相位误差再次减小到最小。在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位。因而我们称之为锁相环。

现有的小步进频率合成器有如下几种方案：

参照图1所示，为第一种频率合成器的结构示意图，即直接数字频率合成器(DDS)直接激励锁相环路(PLL)。

如图所示，DDS的输出直接与锁相环路(PLL)相连。这种方案具有很高的频率分辨率，可以在不改变PLL分频比的情况下提高PLL的频率分辨率，但是如果DDS输出信号中，落在PLL的环路带宽内的杂散和相噪无法抑制，经过PLL倍频作用后，这些噪声会恶化201gN dB(分贝)，其中N＝Fout/Fdds，Fdds为DDS的输出频率，Fout是合成器输出频率。

参照图2所示，为第二种频率合成器的结构示意图，即DDS输出与PLL反馈支路混频，然后再送入鉴相器。这种方法利用了DDS高分辨率的特点，因此PLL可以采用较高的参考频率，不但提高了PLL的转换时间，同时也克服了因倍频而引起的杂散和相噪恶化，但是由于混频后会产生镜像干扰，因此锁相环路内需要引入带通滤波器(BPF)来滤除干扰，设计环路滤波器的时候必须考虑带通滤波器的影响，增加了环路的设计难度。

参照图3所示，为第三种频率合成器的结构示意图，即DDS直接与PLL混频。这种频率合成器有效的克服了前两种频率合成器的缺点，既不会恶化DDS输出的杂散和相噪，也不会增加PLL设计的难度。由于PLL的作用只是将DDS输出上变频，提高了最终输出的频率，但是DDS的输出频率Fdds一般远远小于PLL的输出频率Fpll，混频后输出频率为Fpll±Fdds，如果要求频率合成器的输出范围大于2Fdds，则很难用BPF分离混频之后的和频Fpll+Fdds与差频Fpll-Fdds。所以这种方式不能实现宽带。

参照图4所示，为第四种频率合成器的结构示意图，即DDS在PLL的反馈支路上作为分频器，然后进入鉴相器。这种方法的输出在环路带宽以外，杂散抑制很好，但是PLL对环路带宽以内的杂散却毫无抑制作用，而且还以201gN的关系恶化，所以一旦DDS输出在近端有杂散，那么PLL输出就必然有更加恶化的杂散，在宽带连续的频率范围内，DDS在近端出现杂散几乎是必然的，所以这种方法在宽带范围内应用时，在某些频率出现近端杂散几乎是必然的。另外，VCO的输出还受限于DDS的最高输入频率。

杂散和相噪一直是困扰频率合成器的两大课题，它也是直接影响射频系统性能的两大指标。特别是在宽带，小步进的场合，这两个指标显得更为难以实现。现有一种能实现宽带、低杂散、小步进性能的频率合成器，实现方式为增加很多带通滤波器，分段进行滤波，虽然可以同时解决低杂散和宽带问题，然而却使得频率合成器的构成复杂、不利于生产并增加了成本。

发明内容

本发明所要解决的技术问题是提供一种频率合成器及频率合成方法，实现频率合成器的宽带、低杂散、小步进性能，并且所述频率合成器及频率合成方法具有实现简单的特点。

为了解决上述技术问题，本发明提供了一种频率合成器，包括大步进锁相环及直接数字频率合成器，所述频率合成器还包括：正交混频器及跟踪锁相环；

所述正交混频器分别与所述大步进锁相环及直接数字频率合成器相连，用于将大步进锁相环产生的大步进频率和直接数字频率合成器产生的低频频率进行混频，产生一个单边带单音信号；

所述跟踪锁相环与所述正交混频器相连，用于接收所述正交混频器输出的单边带单音信号，滤除所述信号的边带泄漏和本振泄漏。

进一步的，所述频率合成器还包括低通滤波器及驱动放大器，所述低通滤波器连接于所述直接数字频率合成器与所述正交混频器之间，用于滤除直接数字频率合成器产生的高频远端杂波；所述驱动放大器连接于所述正交混频器与所述跟踪锁相环之间，用于放大所述正交混频器输出的单边带单音信号。

进一步的，所述大步进锁相环还包括第一鉴相器、第一环路滤波器及第一压控振荡器，所述第一鉴相器、第一环路滤波器及第一压控振荡器依次相连；所述跟踪锁相环还包括第二鉴相器、第二环路滤波器及第二压控振荡器，所述第二鉴相器、第二环路滤波器及第二压控振荡器依次相连。

进一步的，所述大步进锁相环还包括第一分频器，及所述跟踪锁相环还包括第二分频器。

进一步的，所述第一鉴相器及所述第二鉴相器均为鉴频鉴相器。

进一步的，所述第二鉴相器为射频的鉴频鉴相器。

进一步的，所述第一环路滤波器及所述第二环路滤波器均为低通滤波器。

为了解决上述技术问题，本发明还提供了一种频率合成方法，所述方法包括以下步骤：

(1)产生一大步进频率及一小步进频率；

(2)将所述大步进频率及所述小步进频率进行混频，产生一个单边带单音信号；

(3)滤除所述单边带单音信号的边带泄漏和本振泄漏。

进一步的，步骤(1)中由大步进锁相环产生所述大步进频率，及由直接数字频率合成器产生所述小步进频率。

进一步的，步骤(2)中由正交混频器将所述大步进频率及所述小步进频率进行混频。

进一步的，步骤(3)中由跟踪锁相环滤除所述单边带单音信号的边带泄漏和本振泄漏。

进一步的，所述大步进锁相环包括第一鉴相器、第一环路滤波器及第一压控振荡器。

进一步的，所述跟踪锁相环包括第二鉴相器、第二环路滤波器及第二压控振荡器。

进一步的，所述第二鉴相器为射频的鉴频鉴相器。

本文利用IQ混频器(正交混频器)将大步进锁相环产生的低相噪频率与DDS产生的小步进频率单边带混频，产生一个单边带信号Fls+Fdds(或者Fls-Fdds)，然后再经过跟踪锁相环滤除IQ混频器所产生的杂波(本振泄漏和边带泄漏)，而又不恶化DDS和大步进频率噪声，从而实现一个宽带、小步进、低杂散、低噪声的频率合成器，并具有结构简单，容易实现的特点。

附图说明

图1为第一种频率合成器的结构示意图，即直接数字频率合成器(DDS)直接激励锁相环路(PLL)。

图2为第二种频率合成器的结构示意图，即DDS输出与PLL反馈支路混频，然后再送入鉴相器。

图3为第三种频率合成器的结构示意图，即DDS直接与PLL混频。

图4为第四种频率合成器的结构示意图，即DDS在PLL的反馈支路上作为分频器，然后进入鉴相器。

图5为本发明的频率合成器的结构示意图。

图6为本发明的频率合成方法的流程图。

具体实施方式

本发明利用DDS实现小步进，利用大步进锁相环路实现宽带低噪声，利用IQ变频器和跟踪锁相环实现宽带低杂散。最终实现宽带、低噪声、低杂散、小步进的频率合成器及频率合成方法。

下面结合附图对本发明的优选实施例进行详细说明。

参照图5所示，为本发明的频率合成器的结构示意图。本实施例的频率合成器包括：大步进锁相环(Large Step PLL)50、直接数字频率合成器(DDS)5、低通滤波器(LPF)6、正交混频器(IQ mixer)7、驱动放大器(AMP)8、及跟踪锁相环(Tacking PLL)51。

所述大步进锁相环50，用于产生大步进频率，一般步进是10MHz(根据参考频率决定)，带宽一般是倍频程带宽(由VCO决定)，因为鉴相频率高，其输出具有优良的相位噪声和杂散性能。

所述直接数字频率合成器5，用于产生小步进频率，直接数字频率合成器5直接从相位的概念出发进行频率合成，它采用了数字取样技术，将参考信号的频率、相位和幅值等参数转换为一组取样函数，然后直接运算出所需要的频率信号。其最大特点是输出频率的步进极小，可以达到Hz级，sub-Hz级。但是有个缺点，就是杂散比较高。这里需要双路输出的DDS，用于产生IQ低频单音信号。双路输出中一路是I路，另一路是Q路，两者相位差90度，正是利用的这种信号，才可能产生IQ的单边带混频。

所述低通滤波器6，用于滤除DDS产生的高频远端杂波。

所述正交混频器7，用于将大步进锁相环50产生的大步进频率和直接数字频率合成器5产生的低频频率进行混频，产生一个单边带单音信号。另外其输出并没有恶化DDS和大步进锁相环的噪声性能，仅仅产生了少量的较远端的杂波。这些杂散可以很容易地被后面地跟踪锁相环滤除。正交混频器7可以用Modulator(调制器)代替。

所述驱动放大器8，用于放大正交混频器7输出的单边带单音信号。

所述跟踪锁相环51，是一个窄带的跟踪滤波器，用于滤除正交混频器产生的边带泄漏和本振泄漏，从而获得良好的杂散性能，同时又不恶化相位噪声。

其中的大步进锁相环50与跟踪锁相环的51结构相同，均包括鉴相器(PFD)、环路滤波器(LPF)、压控振荡器(VCO)及分频器，所述鉴相器(PFD)、环路滤波器(LPF)、压控振荡器(VCO)依次相连，并与反馈支路上的分频器共同构成环路。以下将对所述大步进锁相环50与跟踪锁相环51的结构结合起来进行详细说明。

大步进锁相环50包括的第一鉴相器1及跟踪锁相环51包括的第二鉴相器10均有两个输入信号、一个输出信号。输出信号与这两个输入信号的相位差成正比。鉴相器的实现有多种方式，目前鉴频鉴相器PFD最为流行，因而在本实施例中将上述两个鉴相器均设置为鉴频鉴相器。鉴频鉴相器顾名思义既能鉴频，又能鉴相，所以其牵引捕获能力比一般的鉴相器强。

其中第二鉴相器10是射频的鉴频鉴相器，鉴相频率高。

大步进锁相环50包括的第一环路滤波器2及跟踪锁相环51包括的第二环路滤波器11为低通滤波器。由于鉴相器的输出包括很多频率分量，这些分量中的直流分量近似与输入相位误差成正比，正是锁相环需要的分量，其他的交流分量，不是锁相环需要的分量，故需要一个低通滤波器滤除高频分量。另外由于VCO的带宽宽，调谐电压范围大，所以第一环路滤波器2及第二环路滤波器11采用有源环路滤波器。

大步进锁相环50包括的第一压控振荡器3及跟踪锁相环51包括的第二压控振荡器12为电压控制振荡器，是一个将直流电压转换为交流振荡频率的器件，输入一个直流电压，输出一个对应的振荡频率，一般输出频率与输入电压成线性关系。一般情况下这两个VCO根据需要选择同一型号。

大步进锁相环50包括的第一分频器4及跟踪锁相环51包括的第二分频器13用于对VCO输出的频率进行分频，因为鉴相器的响应频率有限，故将VCO输出的频率分频到鉴相器能够响应的频率范围，实现低频鉴相。这两个分频器一般选择同一个型号。这样可以保证最终输出的频率与正交混频输出的频率相同。这两个分频器在Fout＜1.3GHz时，可以省略，在Fout＞1.3GHz时，根据频率选择2、4、8等分频器。

本方案在整个倍频程带宽内杂散优于-70dBc。

下面通过具体应用中的实例来对本发明技术方案进行示例性的说明。

举例说明：

假设要求Fout输出频率是500MHz～1000MHz，步进1Hz。杂散优于-70dBc。

一、电路实现选择：1首先我们选择一个500～1000MHz VCO。2、选择第一鉴相器1、第二鉴相器10。3、选择双路的DDS。4、选择合适的IQ mixer或者modulator。5、其它的一些电路元件。

二、频率分配说明：Fls是大步进锁相环产生的频率，从500MHz到1000MHz，步进10MHz，即500、510、520...980、990、1000MHz等。设置DDS频率为20.000000、20.000001、20.000002...29.999998、19.999999等，正好覆盖1 0MHz的范围。那么其正交混频就可以得到从500MHz到1000MHz之间的任意一个频率。

比如：输出要求754.000001MHz，那我们需要产生Fls＝730Mhz，Fdds＝24.000001MHz即可。

Fout＝Fm＝Fls+Fdds；

Fm为正交混频器的输出频率。

如果产生1GHz～2GHz的步进1Hz的频率，那需要加两个二分频器，即是第三分频器9、第二分频器13，其计算方法同上。

参照图6所示，为本发明的频率合成方法流程图。本发明的频率合成方法包括以下步骤：

步骤601：产生一大步进频率及一小步进频率；

步骤602：将所述大步进频率及所述小步进频率进行混频，产生一个单边带单音信号；

步骤603：滤除所述单边带单音信号的边带泄漏和本振泄漏。

其中，在步骤601中由大步进锁相环产生所述大步进频率，由直接数字频率合成器产生所述小步进频率；步骤602中由正交混频器将所述大步进频率及所述小步进频率进行混频；在步骤603中由跟踪锁相环滤除所述单边带单音信号的边带泄漏和本振泄漏。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims

1、一种频率合成器，包括大步进锁相环及直接数字频率合成器，其特征在于，所述频率合成器还包括：正交混频器及跟踪锁相环；

2、如权利要求1所述的频率合成器，其特征在于，所述频率合成器还包括低通滤波器及驱动放大器，所述低通滤波器连接于所述直接数字频率合成器与所述正交混频器之间，用于滤除直接数字频率合成器产生的高频远端杂波；所述驱动放大器连接于所述正交混频器与所述跟踪锁相环之间，用于放大所述正交混频器输出的单边带单音信号。

3、如权利要求1或2所述的频率合成器，其特征在于，所述大步进锁相环包括第一鉴相器、第一环路滤波器及第一压控振荡器，所述第一鉴相器、第一环路滤波器及第一压控振荡器依次相连；所述跟踪锁相环包括第二鉴相器、第二环路滤波器及第二压控振荡器，所述第二鉴相器、第二环路滤波器及第二压控振荡器依次相连。

4、如权利要求3所述的频率合成器，其特征在于，所述大步进锁相环还包括第一分频器，及所述跟踪锁相环还包括第二分频器。

5、如权利要求4所述的频率合成器，其特征在于，所述第一鉴相器及所述第二鉴相器均为鉴频鉴相器。

6、如权利要求5所述的频率合成器，其特征在于，所述第二鉴相器为射频的鉴频鉴相器。

7、如权利要求4至6任意一项所述的频率合成器，其特征在于，所述第一环路滤波器及所述第二环路滤波器均为低通滤波器。

8、一种频率合成方法，其特征在于，所述方法包括以下步骤：

(1)产生一大步进频率及一小步进频率；

(3)滤除所述单边带单音信号的边带泄漏和本振泄漏。

9、如权利要求8所述的方法，其特征在于，步骤(1)中由大步进锁相环产生所述大步进频率，及由直接数字频率合成器产生所述小步进频率。

10、如权利要求8或9所述的方法，其特征在于，步骤(2)中由正交混频器将所述大步进频率及所述小步进频率进行混频。

11、如权利要求10所述的方法，其特征在于，步骤(3)中由跟踪锁相环滤除所述单边带单音信号的边带泄漏和本振泄漏。

12、如权利要求11所述的方法，其特征在于，所述大步进锁相环包括第一鉴相器、第一环路滤波器及第一压控振荡器。

13、如权利要求12所述的方法，其特征在于，所述跟踪锁相环包括第二鉴相器、第二环路滤波器及第二压控振荡器。

14、如权利要求13所述的方法，其特征在于，所述第一鉴相器及所述第二鉴相器均为鉴频鉴相器。

15、如权利要求14所述的方法，其特征在于，所述第二鉴相器为射频的鉴频鉴相器。