CN113258929B - 一种低相位噪声频率源电路 - Google Patents
一种低相位噪声频率源电路 Download PDFInfo
- Publication number
- CN113258929B CN113258929B CN202110799836.2A CN202110799836A CN113258929B CN 113258929 B CN113258929 B CN 113258929B CN 202110799836 A CN202110799836 A CN 202110799836A CN 113258929 B CN113258929 B CN 113258929B
- Authority
- CN
- China
- Prior art keywords
- module
- frequency
- signal
- filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010897 surface acoustic wave method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种低相位噪声频率源电路，包括鉴相器模块、两个参考源模块、四个滤波器模块、压控振荡器模块、功分器模块、混频器模块、DDS模块等，鉴相器模块对参考输入信号和反馈输入信号进行鉴频鉴相，将频率差转化为控制电压信号；滤波器模块将控制电压信号转换为调谐电压信号；压控振荡器模块将调谐电压信号转换为频率信号；功分器模块将频率信号分为直接输出信号和反馈频率信号；混频器模块对反馈频率信号和第二参考输入信号混频；DDS模块根据频率控制字FTW对混频信号进行处理，输出调谐频率信号；滤波器模块将调谐频率信号处理为反馈输入信号。实现输出频率相位噪声低、分辨率高，实现频率快速跳变，可扩展频率源输出带宽，实现宽频带。
Description
技术领域
本发明涉及射频微波频率源，尤其涉及一种低相位噪声频率源电路。
背景技术
频率源是电路中广泛使用的一个组件，它的作用就是给各种设备提供准确的时钟信号，在现代电子通信系统中扮演着重要角色。目前，频率源朝着宽频带、快捷变、低相位噪声的性能指标发展，尤其在电子对抗、雷达系统、仪器仪表以及射频微波领域，都需要高性能的频率源。频率源最主要的技术方法就是频率合成技术，频率合成技术就是将基准频率通过一系列混频、倍频或者分频等变频的方式合成新的频率。
目前市场上常见的频率源电路都是采用集成的锁相环芯片来实现，在高频输出时，相位噪声整体较差，尤其带内相位噪声。低相位噪声频率源针对的只是相位噪声性能好，而性能更优异的频率源不仅相位噪声低，还应该拥有频率切换速度快，频率输出范围宽和频率分辨率高等指标要求。
在雷达系统中，相位噪声会引起基带信噪比下降，进而影响雷达对目标的分辨能力。现有技术CN105656476A公开了一种低相噪雷达频率源产生电路，采用FPGA控制DDS，虽然实现了低相位噪声频率，但是因为集成的DDS芯片输出频率低，且DDS输出谐波和杂散抑制差，很难实现较高频率的低相位噪声信号的输出；现有技术CN112187259A公开了一种宽带捷变频率源，采用乒乓环电路结构，多个锁相环输出的频率与本振模块混频，虽然实现宽带捷变频频率源，但是电路结构复杂，调试困难，成本较高，并且频率分辨率不高。因此，对于高分辨率的雷达系统而言，有必要研究一种低相位噪声的频率源，同时该频率源拥有较高频率分辨率以及较快频率切换速度。
发明内容
针对上述相关现有技术不足，本发明提供一种低相位噪声频率源电路，输出频率相位噪声低、频率分辨率高，同时可以实现频率快捷变以及宽频带的性能指标，并可扩展频率源的输出带宽，实现宽频带，适合应用于高分辨率雷达系统、频率源扫频系统。
为了实现本发明的目的，拟采用以下方案：
一种低相位噪声频率源电路，包括：
鉴相器模块U1，连接参考源模块C1和滤波器模块L4，用于对第一参考源模块输出的第一参考输入信号，以及滤波器模块L4输出的反馈输入信号进行鉴频鉴相，通过内部的电荷泵将频率差转化为控制电压信号输出；
滤波器模块L1，连接鉴相器模块U1，用于将控制电压信号中的高频信号滤除，以形成调谐电压信号并输出；
压控振荡器模块U2，连接滤波器模块L1，用于将调谐电压信号转换为频率信号并输出；
功分器模块U3，连接压控振荡器模块U2，用于将频率信号分为相同的两路频率信号，一路为直接输出信号，另一路为反馈频率信号；
混频器模块U4，连接参考源模块C2和功分器模块U3，用于对反馈频率信号和参考源模块C2输出的第二参考输入信号进行混频，输出混频后的中频信号；
DDS模块U5，连接控制模块U6和混频器模块U4，用于根据控制模块U6发送的频率控制字FTW，对混频后的中频信号进行分频处理，输出更低的反馈频率信号；
滤波器模块L4，连接DDS模块U5，用于对反馈频率信号进行谐波分量滤除处理，输出最终的反馈输入信号至鉴相器模块U1。
进一步，还包括滤波器模块L2，连接在功分器模块U3与混频器模块U4之间，用于对反馈频率信号进行高通滤波处理，防止混频器模块U4的本振端信号泄露到射频输出端口，并将处理后的反馈频率信号输出至混频器模块U4。
进一步，还包括滤波器模块L3，连接在混频器模块U4与DDS模块U5之间，用于对混频后的中频信号进行低通滤波处理，将混频后的中频信号中的高频分量滤除，并将处理后的中频信号输出至DDS模块U5。
本发明的有益效果在于：
1、相较与传统的低相位噪声频率源电路，通过转换环路的方法，可以降低整个环路的分频比，进而提高相位噪声；通过选择高鉴相频率的鉴相器，进一步能降低整个环路的分频比，进而提高相位噪声，同时加快频率锁定时间；DDS可以通过调节频率控制字，确定固定的分频比，进而调节压控振荡器的频率输出，同时因为DDS拥有较高的频率分辨率和频率切换速度，可以实现高频率分辨率和快捷变的目的，实现了相位噪声低、频率分辨率高、频率可快速跳变的效果；
2、可以通过增加混频器的振荡源来扩展频率源的输出带宽，实现宽频带，对于宽带频率源来说可以实现更宽的带宽或者实现低相位噪声和低杂散；本方案通过FPGA控制高速DAC实现DDS的功能，而不是采用集成的DDS芯片，使得高速DAC产生的谐波和杂散性能明显优于集成的DDS芯片，同时采用FPGA及高速DAC的方式，输入频率更高，频率带宽更宽，对于宽带频率源来说，可以减少参考源的数量，同时降低相位噪声和杂散；
3、通过负反馈环路调节，改变压控振荡器的调谐电压进而改变压控振荡器的输出频率Fo，进而改变鉴相器的反馈信号频率F6，直到F6和Fs频率一样，相位差恒定，频率源环路锁定，输出低相位噪声的频率信号Fo；同时可以采用振荡器电压预置的方法，在压控振荡器的输入端加入加法器，通过DAC电压预置的方法实现锁相环的快速锁定，使得频率切换速度进一步提高，实现快捷变的目的；
4、与现有技术中采用在PLL中加入缓存放大器来降低压控振荡器的相位噪声的方案相比，现有技术这种方案存在的分辨率较低、只能实现一个频率的输出而不能实现扫频输出等问题；而本方案可以实现扫频的功能，同时可以实现较高频率分辨率；
5、与现有技术中采用DDS和基准源混频来实现低相位噪声的方案相比，现有技术这种方案存在电路复杂、DDS输出频率低、在较宽的频率范围内不能实现频率连续、仅能适用在频率输出不高的场景中等问题；而本方案可以灵活变通，可以增加参考源来拓宽频率范围，同时输出频率可以很高；
6、与现有技术中采用两个PLL通过混频器实现低相位噪声的方案相比，现有技术的这种方案在锁相环中没有分频器，仅适合输出一个固定频率，而不能实现一定频率范围的扫频信号，更不能实现较高频率分辨率；而本方案却可以实现点频输出和一定范围的扫频输出，同时兼顾低相位噪声和快速捷变以及较高频率分辨率的目的。
附图说明
本文描述的附图只是为了说明所选实施例，而不是所有可能的实施方案，更不是意图限制本申请的范围。
图1示出了现有技术一种低相位噪声频率源电路原理图。
图2示出了本申请实施例一的低相位噪声频率源电路原理图。
图3示出了本申请实施例一的低相位噪声频率源电路实例结构图。
图4示出了本申请实施例二的低相位噪声快捷变频率源电路原理图。
图5示出了本申请实施例二的低相位噪声快捷变频率源电路实例结构图。
图6示出了本申请实施例三的低相位噪声快捷变宽带频率源电路原理图。
图7示出了本申请实施例三的低相位噪声快捷变宽带频率源电路实例结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。
本申请实施例提供一种低相位噪声频率源电路，通过使用高鉴相频率的鉴相器和引入混频器，将环路进行转换，降低环路分频比，实现低相位噪声的目的，采用DDS可以实现高频率分辨率的性能，同时采用电压预置的方法，可以实现快捷变的目的。
有如下公式可以估计锁相环的带内相位噪声：
PD floor 为鉴相器的相位噪声基底，f PD 为鉴相频率，f out 为压控振荡器输出的频率。鉴相频率越高，环路分频比越小，锁相环带内的相位噪声越好，同时高鉴相频率还能减少参考杂散。引入混频器，就是将环路进行转换，直接将环路分频比降低，相位噪声很低。
实施例一
如图2所示，为本申请实施例一的一种低相位噪声频率源电路原理图。
工作原理如下：通过基本锁相环电路可知，参考源模块C1的输入信号输入到鉴相器模块U1的参考输入端，之后鉴相器模块U1的参考输入端和反馈输入端通过内部鉴相，当两者输入信号的相位不恒定时，鉴相器模块U1会产生控制电压给滤波器模块L1，即环路滤波器，环路滤波器将控制电压中的高频信号滤除，进而产生控制纯净的控制电压给压控振荡器模块U2，控制电压和压控振荡器模块U2的输出频率成线性相关，所以压控振荡器模块U2的输出频率通过功分器模块U3分成两路，第一路成为最终频率输出，第二路通过锁相环的反馈环路进行频率调节，直到鉴相器模块U2参考输入信号的频率和反馈输入信号的频率在一定时间内相等，同时两个频率的相位间隔为定值，环路进入锁定状态，这时压控振荡器模块U2输出信号的频率也就稳定，达到频率锁定的目的。具体的功分器模块U3第二路首先经过滤波器模块L2，进入混频器模块U4的射频输入端，混频器模块U4的本振输入端由另一个参考源模块C2提供输入信号，混频器模块U4经过混频后，将中频信号输出，中频信号经过滤波器模块L3将高频分量滤除，之后进入DDS模块U5，DDS模块U5通过控制内部分频比，使得DDS模块U5输出一个固定频率，通过滤波器模块L4将高频信号滤除，之后进入鉴相器模块U1的反馈输入端，整个过程就是通过环路的负反馈进行调节，最终达到环路锁定的目的。
具体的，参考源模块C1输出一个参考信号Fs，Fs进入鉴相器模块U1的参考信号输入端，鉴相器模块U1通过参考输入信号Fs和反馈输入信号F6进行鉴频鉴相，通过内部的电荷泵将频率差转化为控制电压，经过滤波器模块L1，也就是环路滤波器把鉴相器产生的高频信号滤除，形成稳定的调谐电压给压控振荡器模块U2，压控振荡器就是把电压信号转化为频率信号，再通过功分器模块U3分成两路相同的频率信号Fo，一路信号直接输出，另一路信号通过滤波器模块L2，也就是通过高通滤波器，防止混频器的本振端信号泄露到射频端口，导致输出杂散变差。滤波器模块L2最后输出频率信号为F1进入混频器模块U3的射频输入端，参考源模块C2输出的信号F2进入混频器模块U3的本振输入端，之后F1与F2进行混频，输出频率信号F3，F3中包含很多交调分量，滤波器L3是一个低通滤波器，通过滤波器L3后将频率信号F3中的高频分量滤除，进而形成纯净的频率信号F4。频率信号F4进入DDS模块U5，假设DDS模块U5的频率控制字位数为32位，则DDS模块输入信号F4和输出信号F5存在以下关系：
整个低相位噪声频率源的输出和输入有如下关系：
当输出频率信号Fo固定后，通过计算可以很容易得出频率控制字FTW。通过控制模块U6将频率控制字FTW发送给DDS模块U5，之后DDS模块U5输出频率信号F5，因为DDS模块U5会输出谐波分量，所以后面加入滤波器模块L4将频率信号F5的谐波分量滤除，得到纯净的频率信号F6，之后频率信号F6和Fs进行鉴频鉴相，通过负反馈环路调节，改变压控振荡器的调谐电压进而改变压控振荡器的输出频率Fo，进而改变鉴相器的反馈信号频率F6，直到F6和Fs频率一样，相位差恒定，频率源环路锁定，输出低相位噪声的频率信号Fo。
参考图3，为实施例一的实际电路图，作为更加具体的实施方式之一，参考源模块包含两个，一个是1GHz的声表面波压控振荡器，一个是6GHz的锁相介质振荡器，这两个参考源都拥有极低的相位噪声，可以降低整个频率源的相位噪声。控制模块选用Xilinx公司生产的FPGA芯片XC7K325T，通过控制高速DAC芯片AD9162实现DDS的功能，通过FPGA控制高速DAC实现DDS的功能，而不是采用集成的DDS芯片，从而使得高速DAC产生的谐波和杂散性明显优于集成的DDS芯片，同时高速DAC的输入频率也比集成的DDS芯片要高，频率带宽更宽，对于宽带频率源来说，可以减少参考源的数量，同时降低相位噪声和杂散。
鉴相器选用HMC439，最高鉴相频率为1.3GHz，拥有超低的单边带相位噪声基底，在鉴相频率为100MHz时，单边带噪声基底为-153dBc/Hz@10kHz。环路滤波器中的运放芯片选用的是ADA4625，拥有低电压噪声密度。压控振荡器选用的是SIV007SP4，拥有较好的相位噪声曲线，输出频率为8.5-10GHz，在输出10GHz时，频偏100kHz，相位噪声为-111dBc/Hz。功分器选用的是EP2K+，工作频率为5-20GHz。高通滤波器选用的是HFCN-8400+，两个低通滤波器一个是1GHz的低通滤波器LFCN-1000+，一个是4GHz的低通滤波器LFCN-4000+。由于混频器选用的是无源双平衡混频器HMC220B，变频损耗很大，所以在混频器射频输入端之前加了低噪声放大器HMC564LC4，连接在滤波器模块L2和混频器模块U4之间，用于对滤波器模块L2处理后的反馈频率信号进行低噪声放大后输出至混频器模块U4。
实施例二
如图4所示，为本申请实施例二的一种低相位噪声快捷变频率源电路原理图。
在实施例一的基础上，实施例二还包括：DAC模块U7和加法器模块U8。
具体的，DAC模块U7连接控制模块U6和加法器模块U8，加法器模块U8连接在滤波器模块L1和压控振荡器模块U2之间。
从而，在鉴相器模块U1通过内部的电荷泵将频率差转化为控制电压V1时，控制模块U6通过计算将对应的数据通过DAC模块U6转化为电压V3，这样通过加法器模块U8将DAC模块U7给振荡器模块U2的预置电压V3与通过滤波器L1后鉴相器模块U1产生的控制电压V2进行相加，加法器U8输出最终控制电压V4后给压控振荡器模块U2，可以将整个环路的锁定时间加快，实现快捷变的目的，同时不会直接影响环路相位噪声和杂散性能等。
如图5所示，为本申请实施例二的一种实际电路图。通过本实例对应的频率有个对应的电压，通过提前给的预置电压，能让频率锁定时间加快，使频率切换时间加快，实现接变频的目的。
实施例三
如图6所示，为本申请实施例三的一种低相位噪声快捷变宽带频率源电路原理图。
在实施例二的基础上，实施例三还包括：开关模块U9和参考源模块C3、参考源模块C4、参考源模块C5。
具体的，开关模块U9连接控制模块U6和混频器模块U4，开关模块U9同时连接参考源模块C2、参考源模块C3、参考源模块C4、参考源模块C5。
工作原理如下：
参考源模块C1的输入信号输入到鉴相器模块U1的参考输入端，之后鉴相器模块U1的参考输入端和反馈输入端通过内部鉴相，当两者输入信号的相位不恒定时，鉴相器模块U1会产生控制电压V1给滤波器模块L1，即环路滤波器，环路滤波器将控制电压中的高频信号滤除，进而产生控制纯净的控制电压V2给加法器模块U8，同时根据输出的频率信号决定DAC模块U7输出的电压V3，加法器模块U8将V2和V3相加得到最终的控制电压V4，控制电压V4和压控振荡器模块U2的输出频率成线性相关，所以控制电压V4的改变会引起压控振荡器模块U2的输出频率，当压控振荡器模块U2的输出频率通过功分器模块U3分成两路，第一路成为最终频率输出Fo，第二路通过锁相环的反馈环路进行频率调节，直到鉴相器模块U1参考输入信号的频率和反馈输入信号的频率在一定时间内相等，同时两个频率的相位间隔为定值，环路进入锁定状态，这时压控振荡器模块U2输出信号的频率也就稳定，达到频率锁定的目的。具体的功分器模块U3第二路首先经过滤波器模块L2，进入混频器模块U4的射频输入端，混频器模块U4的本振输入端由开关模块U9确定，开关模块U9输出的信号由控制模块U6决定选择参考源模块C2、参考源模块C3、参考源模块C4、参考源模块C5中哪一个参考模块频率来当混频器模块的本振输入信号。混频器模块U4经过混频后，将中频信号输出，中频信号经过滤波器模块L3将高频分量滤除，之后进入DDS模块U5，DDS模块U5通过控制内部分频比，使得DDS模块U5输出一个固定频率，通过滤波器模块L4将高频信号滤除，之后进入鉴相器模块U1的反馈输入端，整个过程就是通过环路的负反馈进行调节，最终达到环路锁定的目的。
参考源模块C2、参考源模块C3、参考源模块C4、参考源模块C5
如图7所示，为本申请实施例三的一种实际电路图。参考源模块包含五个，一个是参考源模块C1，采用1GHz的声表面波压控振荡器，剩下四个参考源模块：参考源模块C2、参考源模块C3、参考源模块C4、参考源模块C5分别是7.5GHz、10GHz、12.5GHz、15GHz锁相介质振荡器，这四个参考源都拥有极低的相位噪声，可以降低整个频率源的相位噪声。控制模块U6选用Xilinx公司生产的FPGA芯片XC7K325T，通过控制高速DAC芯片AD9162实现DDS的功能，而不是采用集成的DDS芯片，从而使得高速DAC产生的谐波和杂散性明显优于集成的DDS芯片，同时高速DAC的输入频率也比集成的DDS芯片要高，频率带宽更宽，对于宽带频率源来说，可以减少参考源的数量，同时降低相位噪声和杂散。通过FPGA控制高速DAC产生模拟电压，实现压控振荡器的电压预置，实现频率快速锁定的目的。鉴相器模块U1选用HMC439，最高鉴相频率为1.3GHz，拥有超低的单边带相位噪声基底，在鉴相频率为100MHz时，单边带噪声基底为-153dBc/Hz@10kHz。滤环路滤波器中的运放芯片选用的是LT6200，加法器模块U8也是选用同样的运放芯片LT6200，它拥有低电压噪声密度。压控振荡器模块U2选用的是SIV100SP4，拥有较好的相位噪声曲线，输出频率为10-20GHz，在输出20GHz时，频偏100kHz，相位噪声为-101dBc/Hz。高通滤波器选用的是HGC170-7，低通滤波器选用的是5GHz的低通滤波器HGC178-5，AD9162输出接的滤波器选用的是带通滤波器BPF-A950+。由于混频器选用的是无源双平衡混频器HMC260A-SX，变频损耗很大，所以在混频器射频输入端之前加了低噪声放大器ADL8104，连接在两个低通滤波器HGC178-5之间，用于对混频器模块输出的反馈频率信号功率进行放大。
在实施例二的基础上，实施例三通过增加参考源模块的数量和开关模块U9实现更宽的频率范围，同时不会影响原有的相位噪声和杂散等性能。
本实施例通过转换环路的方法，可以降低整个环路的分频比，进而提高相位噪声；通过选择高鉴相频率的鉴相器，也能降低整个环路的分频比，提高相位噪声，较高的鉴相频率可以使得环路带宽变宽，加快频率锁定时间；DDS可以通过调节频率控制字，确定固定的分频比，进而调节压控振荡器的频率输出，同时因为DDS拥有较高的频率分辨率和频率切换速度，通过电压预置的方法可以加快整个锁相环的锁定时间，进而实现快捷变的目的。采用多个参考源给混频器当振荡源，可以宽频带输出的性能。
以上仅为本发明的优选实施例，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。
Claims (7)
1.一种低相位噪声频率源电路，其特征在于，包括：
鉴相器模块U1，连接参考源模块C1和滤波器模块L4，用于对第一参考源模块输出的第一参考输入信号，以及滤波器模块L4输出的反馈输入信号进行鉴频鉴相，通过内部的电荷泵将频率差转化为控制电压信号输出；
滤波器模块L1，连接鉴相器模块U1，用于将控制电压信号中的高频信号滤除，以形成调谐电压信号并输出；
压控振荡器模块U2，连接滤波器模块L1，用于将调谐电压信号转换为频率信号并输出；
功分器模块U3，连接压控振荡器模块U2，用于将频率信号分为相同的两路频率信号，一路为直接输出信号，另一路为反馈频率信号；
混频器模块U4，连接参考源模块C2和功分器模块U3，用于对反馈频率信号和参考源模块C2输出的第二参考输入信号进行混频，输出混频后的中频信号；
DDS模块U5，连接控制模块U6和混频器模块U4，用于根据控制模块U6发送的频率控制字FTW，对混频后的中频信号进行分频处理，输出更低的反馈频率信号；
滤波器模块L4，连接DDS模块U5，用于对反馈频率信号进行谐波分量滤除处理，输出最终的反馈输入信号至鉴相器模块U1；
滤波器模块L2，连接在功分器模块U3与混频器模块U4之间，用于对反馈频率信号进行高通滤波处理，防止混频器模块U4的本振端信号泄露到射频输出端口，并将处理后的反馈频率信号输出至混频器模块U4；
滤波器模块L3，连接在混频器模块U4与DDS模块U5之间，用于对混频后的中频信号进行低通滤波处理，将混频后的中频信号中的高频分量滤除，并将处理后的中频信号输出至DDS模块U5；
参考源模块C1采用1GHz的声表面波压控振荡器，参考源模块C2采用6GHz的锁相介质振荡器，控制模块U6采用FPGA芯片，DDS模块U5采用高速DAC芯片，DDS模块U5的频率调谐字位数为N位，输入DDS模块U5的混频信号和DDS模块U5输出的调谐频率信号存在关系：调谐频率信号=FTW÷2N×混频信号，N为整数，代表DDS模块U5的位数。
2.根据权利要求1所述的低相位噪声频率源电路，其特征在于，还包括放大器模块，连接在滤波器模块L2和混频器模块U4之间，用于对滤波器模块L2处理后的反馈频率信号进行低噪声放大后输出至混频器模块U4。
3.根据权利要求1所述的低相位噪声频率源电路，其特征在于，还包括DAC模块U7和加法器模块U8，加法器模块U8连接在滤波器模块L1和压控振荡器模块U2之间，DAC模块U7连接控制模块U6和加法器模块U8。
4.根据权利要求3所述的低相位噪声频率源电路，其特征在于，还包括开关模块U9和参考源模块C3、参考源模块C4、参考源模块C5，开关模块U9连接控制模块U6和混频器模块U4，开关模块U9同时连接参考源模块C2、参考源模块C3、参考源模块C4、参考源模块C5。
5.根据权利要求1所述的低相位噪声频率源电路，其特征在于，鉴相器模块U1采用HMC439，混频器模块U4采用无源双平衡混频器HMC220B。
6.根据权利要求1所述的低相位噪声频率源电路，其特征在于，滤波器模块L1采用ADA4625，压控振荡器模块U2采用SIV007SP4，功分器模块U3采用EP2K+。
7.根据权利要求1所述的低相位噪声频率源电路，其特征在于，滤波器模块L2采用HFCN-8400+，滤波器模块L4采用LFCN-1000+，滤波器模块L3采用LFCN-4000+。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110799836.2A CN113258929B (zh) | 2021-07-15 | 2021-07-15 | 一种低相位噪声频率源电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110799836.2A CN113258929B (zh) | 2021-07-15 | 2021-07-15 | 一种低相位噪声频率源电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113258929A CN113258929A (zh) | 2021-08-13 |
| CN113258929B true CN113258929B (zh) | 2021-09-24 |
Family
ID=77180469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110799836.2A Active CN113258929B (zh) | 2021-07-15 | 2021-07-15 | 一种低相位噪声频率源电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113258929B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0717491A2 (en) * | 1994-12-13 | 1996-06-19 | Hughes Aircraft Company | High precision, low phase noise synthesizer with vector modulator |
| CN102651649A (zh) * | 2012-03-14 | 2012-08-29 | 北京航空航天大学 | 一种低相噪的微波宽带频率合成器设计方法 |
| CN102769462A (zh) * | 2011-05-06 | 2012-11-07 | 成都天奥电子股份有限公司 | 直接数字频率锁相倍频器电路 |
| CN104467827A (zh) * | 2014-12-31 | 2015-03-25 | 陕西烽火电子股份有限公司 | 一种分数分频频率合成器杂散抑制方法 |
| CN106571817A (zh) * | 2016-11-10 | 2017-04-19 | 电子科技大学 | 一种宽带捷变低相位噪声频率综合发生器 |
| CN208386518U (zh) * | 2018-10-10 | 2019-01-15 | 石家庄雷迅电子科技有限公司 | X波段小步进低相噪频率源 |
| CN209345135U (zh) * | 2019-01-24 | 2019-09-03 | 成都六九一四科技有限公司 | 一种细步进超低相噪频率源 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102332914B (zh) * | 2011-08-12 | 2012-12-12 | 西安天伟电子系统工程有限公司 | 一种c波段低相位噪声频率综合发生器 |
| CN103957007B (zh) * | 2014-05-09 | 2017-05-03 | 武汉工程大学 | 低信噪比下任意波形的微弱信号检测方法及系统 |
-
2021
- 2021-07-15 CN CN202110799836.2A patent/CN113258929B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0717491A2 (en) * | 1994-12-13 | 1996-06-19 | Hughes Aircraft Company | High precision, low phase noise synthesizer with vector modulator |
| CN102769462A (zh) * | 2011-05-06 | 2012-11-07 | 成都天奥电子股份有限公司 | 直接数字频率锁相倍频器电路 |
| CN102651649A (zh) * | 2012-03-14 | 2012-08-29 | 北京航空航天大学 | 一种低相噪的微波宽带频率合成器设计方法 |
| CN104467827A (zh) * | 2014-12-31 | 2015-03-25 | 陕西烽火电子股份有限公司 | 一种分数分频频率合成器杂散抑制方法 |
| CN106571817A (zh) * | 2016-11-10 | 2017-04-19 | 电子科技大学 | 一种宽带捷变低相位噪声频率综合发生器 |
| CN208386518U (zh) * | 2018-10-10 | 2019-01-15 | 石家庄雷迅电子科技有限公司 | X波段小步进低相噪频率源 |
| CN209345135U (zh) * | 2019-01-24 | 2019-09-03 | 成都六九一四科技有限公司 | 一种细步进超低相噪频率源 |
Non-Patent Citations (1)
| Title |
|---|
| 宽带低相噪捷变频率合成器的研究;陈国伟;《中国优秀硕士学位论文全文数据库 信息科技辑》;20190115;第I135-720页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113258929A (zh) | 2021-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2879231C (en) | Ultra low phase noise signal source | |
| CN106067815B (zh) | 一种基于dds和小数分频锁相环的频率合成器 | |
| CN105245224A (zh) | 一种低相位噪声微波本振生成装置及方法 | |
| CN105141310A (zh) | 多环宽带低相噪频率合成器 | |
| CN115842549B (zh) | 一种频率综合器 | |
| CN114070307B (zh) | 一种宽带快速切换频率合成电路 | |
| CN117081583B (zh) | 一种提高相位噪声的频率源 | |
| CN113541678A (zh) | 一种双环混频锁相电路、装置及锁相方法 | |
| CN107196653B (zh) | 一种宽带低相噪频率合成装置 | |
| CN117081588A (zh) | 一种宽带低相噪捷变频率合成器及其信号合成方法 | |
| CN110729996B (zh) | 一种小型化两次锁相的锁相环电路及方法 | |
| WO2024082586A1 (zh) | 用于产生低相位噪声信号的信号发生装置和信号发生方法 | |
| CN113258929B (zh) | 一种低相位噪声频率源电路 | |
| CN109412591B (zh) | 一种x波段细步进频综生成方法及系统 | |
| CN115940938A (zh) | 一种低相位噪声快速宽带扫频频率源 | |
| CN113162617B (zh) | 一种低相噪x波段频率源及其调制方法 | |
| CN111988036A (zh) | 用于产生适用于毫米波安检的信号源的方法 | |
| CN112019214A (zh) | 适用于毫米波安检的信号源系统 | |
| CN110011673B (zh) | 基于数字偏移频率产生器的射频发射器 | |
| KR101007211B1 (ko) | 항공전자용 광대역 고주파 주파수 합성기 | |
| CN108712171B (zh) | 一种多次内插混频环的频率合成电路及其实现方法 | |
| CN110868210A (zh) | 频率合成方法、频率合成装置 | |
| CN219834143U (zh) | 一种dds和pll的s波段快速跳频本振系统 | |
| Fang et al. | A Frequency Agility Synthesizer with Low Phase Noise for Fully Electronic Millimeter Wave Imaging | |
| CN111970000A (zh) | 适用于毫米波安检的信号源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |