CN113676199A - 接收机参考频率源倍频干扰的解决方法和接收机 - Google Patents

接收机参考频率源倍频干扰的解决方法和接收机 Download PDF

Info

Publication number
CN113676199A
CN113676199A CN202110980757.1A CN202110980757A CN113676199A CN 113676199 A CN113676199 A CN 113676199A CN 202110980757 A CN202110980757 A CN 202110980757A CN 113676199 A CN113676199 A CN 113676199A
Authority
CN
China
Prior art keywords
frequency
ref
offset
receiver
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110980757.1A
Other languages
English (en)
Inventor
刘学
付文良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kirisun Communications Co ltd
Original Assignee
Fujian Kirisun Communications Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Kirisun Communications Co ltd filed Critical Fujian Kirisun Communications Co ltd
Priority to CN202110980757.1A priority Critical patent/CN113676199A/zh
Publication of CN113676199A publication Critical patent/CN113676199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

本发明公开了一种接收机参考频率源倍频干扰的解决方法以及相应的接收机。方法包括：当存在倍频干扰时，执行调偏操作和补偿操作；所述调偏操作是指调偏参考频率源的时钟频率fref，使调偏后的fref×N与接收频率Frx的频率差|fref×N‑RFrx|大于a*OBW，OBW为信道占用带宽，N为整数，a为经验参数；所述补偿操作是指对接收频率RFrx进行补偿调节，使接收电路能正常工作。经验参数a例如可取为1。本发明通过调偏参考频率源的频率，并通过补偿频率误差使接收电路正常工作，可以解决接收机参考频率源引起的倍频干扰问题，而且有助于降低成本。

Description

接收机参考频率源倍频干扰的解决方法和接收机
技术领域
本发明涉及通信技术领域，具体涉及一种接收机参考频率源倍频干扰的解决方法和接收机。
背景技术
现代接收机大部分使用晶体振荡器作为频率参考源，并采用PLL/DDS来产生本振。其中，PLL是锁相环(Phase Locked Loop)的英文简称，DDS是直接数字式频率合成器(Direct Data frequency Synthesizer)的英文简称。
但是当接收频率刚好等于晶体振荡器的倍频数时，接收机将会被晶体本身的谐波辐射干扰，这就是倍频干扰。传统的解决方案是通过增加屏蔽，使用低通滤波器等方式来加大传导/辐射到接收机的衰减，从而减小干扰。
但增加屏蔽的方案会使接收机结构复杂、成本高，滤波器方案理论上只能提供几十dB的抑制。受限于屏蔽或者滤波性能，都不能彻底解决倍频干扰问题。
发明内容
本发明的主要目的是提供一种接收机参考频率源倍频干扰的解决方法以及相应的接收机。
第一方面，提供一种接收机参考频率源倍频干扰的解决方法，包括：当存在倍频干扰时，执行调偏操作和补偿操作；所述调偏操作是指调偏参考频率源的时钟频率fref，使调偏后的fref×N与接收频率Frx的频率差|fref×N-RFrx|大于a*OBW，OBW为信道占用带宽，N为整数，a为经验参数；所述补偿操作是指对接收频率RFrx进行补偿调节，使接收电路能正常工作。经验参数a例如可取为1。
可选的，所述补偿操作包括：通过配置锁相环PLL的寄存器来调节接收频率RFrx，补偿调偏参考频率源的时钟频率fref引起的频率误差。
可选的，当0＜RFrx-fref×N≤OBW时，具体执行以下调偏操作和补偿操作：通过MCU调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref降低M个ppm；通过MCU控制接收频率为RFrx+(RFrx*M)×10-6。
可选的，当0≤fref×N-RFrx≤12.5KHz时，具体执行以下调偏操作和补偿操作：通过MCU调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref提高M个ppm；通过MCU控制接收频率为RFrx-(RFrx*M)×10-6。
第二方面，提供一种接收机，该接收机包括参考频率源、频率合成器、接收电路、数模转换器DAC和微控制单元MCU，所述MCU用于当存在倍频干扰时，执行调偏操作和补偿操作；所述调偏操作是指调偏参考频率源的时钟频率fref，使调偏后的fref×N与接收频率RFrx的频率差|fref×N-RFrx|大于信道占用带宽OBW，N为整数；所述补偿操作是指对接收频率RFrx进行补偿调节，使接收电路能正常工作。
可选的，所述补偿操作包括：通过配置锁相环PLL的寄存器来调节接收频率RFrx，补偿调偏参考频率源的时钟频率引起的频率误差。
可选的，当0＜RFrx-fref×N≤OBW时，所述MCU具体执行以下调偏操作和补偿操作：调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref降低M个ppm；控制接收频率为RFrx+(RFrx*M)×10-6。
可选的，当0≤fref×N-RFrx≤12.5KHz时，所述MCU具体执行以下调偏操作和补偿操作：调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref提高M个ppm；控制接收频率为RFrx-(RFrx*M)×10-6。
从以上技术方案可以看出，本发明实施例具有以下优点：
本发明通过调偏参考频率源的时钟频率fref使调偏后的fref×N与接收频率RFrx的频率差大于信道占用带宽OBW来解决倍频干扰问题，并通过补偿调偏参考频率源引起的频率误差使接收电路能正常工作，可以彻底解决接收机参考频率源引起的倍频干扰问题，而且相对于现有方案省掉了屏蔽罩、低通滤波器等辐射/传导抑制器件，有助于降低成本。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍。
图1是本发明实施例中接收机的结构原理框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面通过具体实施例，对本发明进行详细的说明。
本发明是通过软件的方法，避开参考频率源干扰，从而彻底解决干扰问题。
一、接收机结构：
如图1所示，接收机包括参考频率源11、频率合成器12、接收电路13、数模转换器(Digital to Analog Convertor，DAC)14和微控制单元(Microcontroller Unit，MCU)15。其中，参考频率源用来为频率合成器提供参考时钟。频率合成器用来输出接收电路需要的本振信号。参考频率源的输出频率可以通过MCU控制DAC的输出电压来调节，从而使频率合成器输出准确的本振信号。
二、干扰原理
参考频率源除了会产生参考时钟fref外，还会产生fref×N(N为整数)的谐波。当接收频率RFrx与参考频率源fref满足|fref×N-RFrx|≤OBW(occupied bandwidth，信道占用带宽)时，接收机会接收到参考频率源的谐波，从而导致同频干扰，亦称为倍频干扰。
三、本发明技术方案
本发明通过调偏参考频率源的时钟频率fref，使调偏后的fref×N与接收频率RFrx频率差|fref×N-RFrx|大于信道占用带宽OBW，来解决倍频干扰问题，并通过配置锁相环(PLL)的寄存器对接收频率RFrx进行调节，补偿调偏参考频率源引起的时钟频率fref引起的频率误差，使接收电路能正常工作。
详细操作如下：
当0＜RFrx-fref×N≤信道占用带宽12.5KHz时，执行以下操作：
1.通过MCU调节DAC输出的直流电压，控制参考频率源的频率控制端口，使之输出的时钟频率降低32ppm(1ppm等于百万分之一)；
2.通过MCU控制接收频率为RFrx+(RFrx*32)×10-6；
当0≤fref×N-RFrx≤信道占用带宽12.5KHz时，执行以下操作：
1.通过MCU调节DAC输出的直流电压，控制参考频率源的频率控制端口，使之输出频率提高32ppm(1ppm等于百万分之一)；
2.通过MCU控制接收频率为RFrx-(RFrx*32)×10-6；
需要说明的是：
1.以上计算过程中选择调偏比例为32ppm是因为接收机工作频率400MHz×32ppm＝12.8KHz＞信道带宽12.5KHz；其它实施例中，根据接收机工作频率以及信道占用带宽的不同，选择调偏的比例相应变化。
2.实际上频率调偏的值可以不需要大于信道带宽，只要大于信道占用带宽/2即可。这个频率调偏的具体数值可以以工程实际验证为准。
3.在计算频率时，计算结果保留到最小频率分辨率即可。
综上，本发明实施例公开了一种接收机参考频率源倍频干扰的解决方法以及相应的接收机。本发明实施例通过调节参考时钟源频率和通过锁相环补偿频率误差的方法解决参考频率源倍频干扰，具有以下优点：
本发明通过调偏参考频率源的时钟频率fref使调偏后的fref×N与接收频率RFrx的频率差大于信道占用带宽OBW来解决倍频干扰问题，并通过补偿调偏参考频率源引起的频率误差使接收电路能正常工作，可以彻底解决接收机参考频率源引起的倍频干扰问题，而且相对于现有方案省掉了屏蔽罩、低通滤波器等辐射/传导抑制器件，有助于降低成本。
以上，通过具体实施例对本发明的技术方案进行了详细说明。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
应当理解，上述各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员，可以对上述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和保护范围。

Claims (8)

1.一种接收机参考频率源倍频干扰的解决方法，其特征在于，包括：
当存在倍频干扰时，执行调偏操作和补偿操作；所述调偏操作是指调偏参考频率源的时钟频率fref，使调偏后的fref×N与接收频率Frx的频率差|fref×N-RFrx|大于a*OBW，OBW为信道占用带宽，N为整数，a为经验参数；所述补偿操作是指对接收频率RFrx进行补偿调节，使接收电路能正常工作。
2.根据权利要求1所述的方法，其特征在于，所述补偿操作包括：
通过配置锁相环PLL的寄存器来调节接收频率RFrx，补偿调偏参考频率源的时钟频率fref引起的频率误差。
3.根据权利要求1所述的方法，其特征在于，当0＜RFrx-fref×N≤OBW时，具体执行以下调偏操作和补偿操作：
通过MCU调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref降低M个ppm；
通过MCU控制接收频率为RFrx+(RFrx*M)×10-6。
4.根据权利要求1所述的方法，其特征在于，当0≤fref×N-RFrx≤12.5KHz时，具体执行以下调偏操作和补偿操作：
通过MCU调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref提高M个ppm；
通过MCU控制接收频率为RFrx-(RFrx*M)×10-6。
5.一种接收机，包括参考频率源、频率合成器、接收电路、数模转换器DAC和微控制单元MCU，其特征在于，所述MCU用于当存在倍频干扰时，执行调偏操作和补偿操作；所述调偏操作是指调偏参考频率源的时钟频率fref，使调偏后的fref×N与接收频率RFrx的频率差|fref×N-RFrx|大于信道占用带宽OBW，N为整数；所述补偿操作是指对接收频率RFrx进行补偿调节，使接收电路能正常工作。
6.根据权利要求5所述的接收机，其特征在于，所述补偿操作包括：
通过配置锁相环PLL的寄存器来调节接收频率RFrx，补偿调偏参考频率源的时钟频率引起的频率误差。
7.根据权利要求5所述的接收机，其特征在于，当0＜RFrx-fref×N≤OBW时，所述MCU具体执行以下调偏操作和补偿操作：
调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref降低M个ppm；
控制接收频率为RFrx+(RFrx*M)×10-6。
8.根据权利要求5所述的接收机，其特征在于，当0≤fref×N-RFrx≤12.5KHz时，所述MCU具体执行以下调偏操作和补偿操作：
调节DAC输出的直流电压，控制参考频率源的频率控制端口，使输出的时钟频率fref提高M个ppm；
控制接收频率为RFrx-(RFrx*M)×10-6。
CN202110980757.1A 2021-08-25 2021-08-25 接收机参考频率源倍频干扰的解决方法和接收机 Pending CN113676199A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110980757.1A CN113676199A (zh) 2021-08-25 2021-08-25 接收机参考频率源倍频干扰的解决方法和接收机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110980757.1A CN113676199A (zh) 2021-08-25 2021-08-25 接收机参考频率源倍频干扰的解决方法和接收机

Publications (1)

Publication Number Publication Date
CN113676199A true CN113676199A (zh) 2021-11-19

Family

ID=78546075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110980757.1A Pending CN113676199A (zh) 2021-08-25 2021-08-25 接收机参考频率源倍频干扰的解决方法和接收机

Country Status (1)

Country Link
CN (1) CN113676199A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303535A (zh) * 1998-05-29 2001-07-11 艾利森公司 抑制参考振荡器谐波干扰的方法和相关的接收机
CN1540869A (zh) * 2003-10-31 2004-10-27 清华大学 集成射频锁相环型频率合成器
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN101719766A (zh) * 2008-09-30 2010-06-02 英特尔公司 频率生成技术
US20110096864A1 (en) * 2009-10-28 2011-04-28 Maxlinear, Inc. Programmable digital clock control scheme to minimize spur effect on a receiver
US20130147529A1 (en) * 2011-12-12 2013-06-13 Raghu Ganesan Near-integer channel spur mitigation in a phase-locked loop
CN205051679U (zh) * 2015-09-30 2016-02-24 中星联华科技（北京）有限公司 频率源发生器
CN106712769A (zh) * 2016-11-24 2017-05-24 中国电子科技集团公司第四十研究所 一种具有输入频率自动识别功能的参考环电路及实现方法
CN107483051A (zh) * 2017-08-09 2017-12-15 西安电子科技大学 基于直接数字化测量和处理的精密频率改正器
CN111580380A (zh) * 2020-06-12 2020-08-25 成都七维频控科技有限公司 一种提高gnss同步授时精度方法
CN111884652A (zh) * 2020-08-26 2020-11-03 天津七一二通信广播股份有限公司 具有快速锁定频率功能的锁相环电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303535A (zh) * 1998-05-29 2001-07-11 艾利森公司 抑制参考振荡器谐波干扰的方法和相关的接收机
CN1540869A (zh) * 2003-10-31 2004-10-27 清华大学 集成射频锁相环型频率合成器
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN101719766A (zh) * 2008-09-30 2010-06-02 英特尔公司 频率生成技术
US20110096864A1 (en) * 2009-10-28 2011-04-28 Maxlinear, Inc. Programmable digital clock control scheme to minimize spur effect on a receiver
US20130147529A1 (en) * 2011-12-12 2013-06-13 Raghu Ganesan Near-integer channel spur mitigation in a phase-locked loop
CN205051679U (zh) * 2015-09-30 2016-02-24 中星联华科技（北京）有限公司 频率源发生器
CN106712769A (zh) * 2016-11-24 2017-05-24 中国电子科技集团公司第四十研究所 一种具有输入频率自动识别功能的参考环电路及实现方法
CN107483051A (zh) * 2017-08-09 2017-12-15 西安电子科技大学 基于直接数字化测量和处理的精密频率改正器
CN111580380A (zh) * 2020-06-12 2020-08-25 成都七维频控科技有限公司 一种提高gnss同步授时精度方法
CN111884652A (zh) * 2020-08-26 2020-11-03 天津七一二通信广播股份有限公司 具有快速锁定频率功能的锁相环电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓迅等: "基于DDS的C波段宽带小步进低相噪频率源的设计与实现", 《磁性材料及器件》 *

Similar Documents

Publication Publication Date Title
KR101515737B1 (ko) 2 포인트 변조 디지털 위상 고정 루프
US7586378B2 (en) Method and system for using a frequency locked loop logen in oscillator systems
US9444474B2 (en) Crystal oscillator noise compensation method for a multi-loop PLL
US8045670B2 (en) Interpolative all-digital phase locked loop
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
JP7377603B2 (ja) 位相変動補償装置及び方法
CN103281052B (zh) 极坐标传送器以及极坐标传送方法
KR101395760B1 (ko) 서로 다른 샘플 레이트들에서 동작하는 부분들을 가진 디지털 위상 고정 루프
CN106230446B (zh) 一种抗干扰电路、移动终端及抑制谐波干扰的方法
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
JP2009177685A (ja) 通信用半導体集積回路
CN114337662B (zh) 一种数字锁相环和噪声消除方法
EP3931968B1 (en) Generator and method for generating a controlled frequency
WO2011053726A1 (en) Programmable digital clock control scheme to minimize spur effect on a receiver
US7250887B2 (en) System and method for spur cancellation
JP2007208367A (ja) 同期信号生成装置、送信機及び制御方法
CN113711494B (zh) 用于产生可控频率的产生器和方法
CN101132247A (zh) 一种实现主备时钟相位对齐的方法及其装置
US6333678B1 (en) Method and apparatus for agile phase noise filtering using phase locked loops
CN113676199A (zh) 接收机参考频率源倍频干扰的解决方法和接收机
CN112087276A (zh) 一种时钟校准的方法及装置
US10879998B1 (en) Rate adaptive reference synthesizer for frequency converters used in satellite communication systems
US20060279365A1 (en) Digital phase locked loop and method for correcting interference components in a phase locked loop
WO1992010879A1 (en) Parameter tolerant pll synthesizer
US5619543A (en) Digital phase-locked loop filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230310

Address after: Third Floor, Building A, Tongfang Information Port, No. 11, Langshan Road, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, 518000

Applicant after: SHENZHEN KIRISUN COMMUNICATIONS CO.,LTD.

Address before: 362000 building C, Haixi electronic information industry breeding base, Keji Road, high tech Industrial Park, Fengze District, Quanzhou City, Fujian Province

Applicant before: FUJIAN KIRISUN COMMUNICATIONS CO.,LTD.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20211119

RJ01 Rejection of invention patent application after publication