CN101719766A

CN101719766A - 频率生成技术

Info

Publication number: CN101719766A
Application number: CN200910211675A
Authority: CN
Inventors: C·L·佩里; A·J·马丁; R·J·萨尔特
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2008-09-30
Filing date: 2009-09-30
Publication date: 2010-06-02
Anticipated expiration: 2029-09-30
Also published as: US20100081405A1; CN101719766B; WO2010039638A2; TW201020715A; JP2012503956A; EP2329598A4; JP5367828B2; TWI451227B; WO2010039638A3; EP2329598A2; US8121569B2

Abstract

本发明名称为“频率生成技术”。公开了一种涉及在特定频率的信号的生成的技术。例如，设备可包括振荡器模块、合成器模块、和控制模块。振荡器模块产生具有第一频率的振荡器信号。从该振荡器信号，合成器模块产生具有第二频率的输出信号。频率乘数对应于第一和第二频率。控制模块选择第一频率和频率乘数，使得第二频率和第一频率的最接近整数倍数之间的差大于预定阈值。结果，可以实现乱真输出的减小。

Description

频率生成技术

技术领域

本发明涉及频率生成技术。

背景技术

许多装置，例如调谐器，接收器，发射器，上变频器，下变频器等等，要求生成具有精确频率的振荡器信号。合成器(其通常包括压控振荡器(VCO))以期望频率产生输出信号。例如，小数N合成器生成具有某个频率的输出信号，该频率被表达为参考频率的整数数量加上该参考频率的零数。所述参考频率通常由晶体振荡器提供。因此，由于其产生非常精细的频率阶跃的能力，以及获得低相位噪声性能的能力，小数N合成器被经常采用。

但是，在某些条件下(例如当VCO、晶体振荡器参考和其他逻辑在单个管芯上实现时)，不需要的交互会在偏离期望频率的偏移频率导致毛刺(spur)。这个偏移频率通常是VCO频率和晶体振荡器参考频率的最接近谐波之间的差。

这些毛刺对于整数N合成器不是问题，因为它们将与期望频率对齐。但是，在小数N合成器中，VCO频率会在偏离晶体振荡器频率的谐波的小偏移处。

通常，这些毛刺的水平随着偏移频率增加，以每倍频程6dB减小。因此，在典型的系统中，一旦偏移超过特定阈值(例如，50kHz)，这些毛刺将充分地衰减。但是，如果要求的合成频率接近晶体振荡器频率的谐波，则毛刺可导致例如干扰和性能下降的问题。

发明内容

本发明提供一种设备，包括：振荡器模块，产生振荡器信号，所述振荡器信号具有第一频率；合成器模块，从所述振荡器信号产生输出信号，所述输出信号具有第二频率，其中频率乘数对应于所述第一和第二频率；以及控制模块，选择所述第一频率并选择所述频率乘数，使得所述第二频率和所述第一频率的最接近整数倍数之间的差大于预定阈值。

本发明还提供一种方法，包括：基于指定的频率，选择参考频率和频率乘数；生成在所述参考频率的第一信号；以及从所述第一信号生成第二信号，所述第二信号在所指定的频率，其中所指定的频率等于所述频率乘数乘以所述参考频率；其中选择所述频率乘数包括选择所述频率乘数以具有大于预定阈值的非整数部分。

本发明还提供一种系统，包括：下变频器，基于调谐信号对RF信号进行下变频；以及调谐模块，提供所述调谐信号；其中所述调谐模块包括：振荡器模块，产生振荡器信号，所述振荡器信号具有第一频率；合成器模块，从所述振荡器信号产生所述调谐信号，所述调谐信号具有第二频率，其中频率乘数对应于所述第一和第二频率；以及控制模块，选择所述第一频率并选择所述频率乘数，使得所述第二频率和所述第一频率的最接近整数倍数之间的差大于预定阈值。

附图说明

在附图中，相同的引用数字一般指示相同的、功能相似的、和/或结构相似的元件。其中元件首次出现的附图由引用数字中最左边的数字来指示。本发明将参考附图进行描述，其中：

图1是示范性设备的示意图；

图2是示范性振荡器模块实现的示意图；

图3是示范性合成器模块实现的示意图；

图4是示范性控制模块的示意图；

图5是示范性逻辑流程的示意图；

图6是示范性系统的示意图。

具体实施方式

实施例提供用于特定频率处信号的生成的技术。例如，实施例提供用于在合成器中减小不需要的乱真输出。这可以通过以下先验知识而获得：即频率乘数值和第一频率值(例如，晶体振荡器频率)的哪些组合获得具有减小的乱真输出的期望输出频率。因此，实施例可有利地允许获得较好性能(例如，减小的乱真输出)的不那么复杂的合成器实现。

作为一个示例，设备可以包括振荡器模块、合成器模块、和控制模块。振荡器模块产生具有第一频率的振荡器信号。合成器模块从该振荡器信号产生具有第二频率的输出信号。频率乘数与第一频率和第二频率对应。控制模块选择第一频率和频率乘数以便第二频率和第一频率的最接近整数倍数之间的差比预定阈值大。但是，实施例不限于这个示范性设备。

贯穿本说明书对“一个实施例”或“实施例”的引用表示结合该实施例描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。因此，贯穿本说明书各个地方中的短语“在一个实施例中”或者“在实施例中”的出现不一定都指同一个实施例。此外，在一个或多个实施例中，可以以任何合适的方式将特定特征、结构或者特性加以组合。

图1是设备100的示意图，其中可采用各种的频率生成技术。如图1所示，设备100包括振荡器模块102、合成器模块104、和控制模块106。这些元件可以在硬件、软件、或者它们的任何组合中实现。

图1显示振荡器模块102包括修整模块(trimming module)108和振荡器电路110。振荡器电路110生成振荡器信号120。在实施例中，振荡器信号120具有基于振荡器电路110的特性以及基于修整模块108的设置的频率。图1显示这些设置以修整指示128的形式从控制模块106接收。下面将参考图2提供有关振荡器模块102的实现的进一步细节。

如图1中所示，振荡器信号120被发送至合成器模块104。接着，合成器模块104以期望频率生成输出信号122。这个期望频率(也称为输出频率)由振荡器信号120的频率(也称为参考频率)和合成器模块104从控制模块106接收的控制指示126来确定。

在实施例中，振荡器信号120的频率可以在1MHz到40MHz的范围内。而且，输出信号122的频率可以在2GHz到8GHz的范围内。但是，实施例不限于这些频率范围。

合成器模块104可提供小数N合成特征。这些特征提供使输出信号122的频率成为参考频率的整数倍数加上参考频率的零数。这个关系在等式(1)中表达如下。

f_{2} = (N + \frac{k}{M}) \times f_{1} - - - (1)

在等式(1)中，f₁表示参考频率且f₂表示输出频率。N、k、和M是整数。更具体来说，N表示f₁的整数倍数，而k/M表示f₁的零数。此外，M表示由合成器模块104提供的小数化(fractionality)的量。

图1显示控制模块106接收频率指示124，其指定输出信号122的期望频率。基于这个指示，控制模块106生成控制指示126(其被发送至合成器模块104)和修整指示128(其被发送至振荡器模块102中的修整模块108)。

控制指示126为合成器模块104提供比率(例如，非整数，小数N比率)。在实施例中，控制指示126可实现为包含多个位的数字字。但是，也可采用其他实现方式。

修整模块128“修整”或者使得振荡器电路110的调谐被修改。例如，修整指示128可包括多个控制信号。这些控制信号的每个可将一个或多个元件(例如，一个或多个电容器)耦合到振荡器电路110中。这种耦合可通过开关元件来提供，例如晶体管。但是，可备选地采用其他开关元件(例如，机械的和/或电子的)。备选地或者附加地，修整指示128可以调节修整模块108内的可变电抗或者电抗负载以调谐振荡器电路110

在一般操作中，控制模块106接收频率指示124。基于这个指示，控制模块106生成控制指示126和修整指示128。例如，控制模块106可选择指示126和128以便输出频率(即输出信号122的频率)和参考频率(即振荡器信号120的频率)的最接近整数倍数之间的差大于预定阈值。因此，实施例可有利地控制与输出频率的毛刺的偏移。

现在提供涉及20Mhz的参考频率和799.99MHz的期望输出信号频率的示例。这个布置需要39.9995的频率乘数。而且，利用此布置，期望频率与参考频率的40次谐波偏移了10kHz。通过以1.5kHz修整参考频率到19.9985MHz，它的40次谐波变成799.94MHz。这从期望频率偏移了50kHz。这个更大的偏移提供更低的毛刺水平，这可能是更合乎需要的。通过以1.5kHz修整参考频率，(75ppm)，频率乘数现在变成40.00250019以获得期望的输出信号频率。

图2是显示振荡器模块102的示范性实现200的示意图。显示该实现是用于说明性而非限制性的目的。因此，实施例可采用其他实现。在图2中，振荡器模块102的振荡器电路110被实现为考毕兹(Colpitts)晶体振荡器。特别地，图2显示振荡器电路110包括晶体(XTAL)、电容器C3、电容器C4、晶体管M3和直流源(IDC)。M3耦合到提供操作电压V_dd的节点。如图2所示，输出节点N₀产生输出信号120。显示该实现是用于说明性而非限制性的目的。例如，也可采用其他元件(例如陶瓷谐振器，或者微机械(MEM)元件)，而不是采用XTAL。

修整模块108可包括一个或多个电抗元件。例如，图2显示修整模块108可包括多对电容器和晶体管，其中每一对都与振荡器电路110的晶体(XTAL)并联。例如，图2显示与晶体管M1串联的电容器C1，以及与晶体管M2串联的电容器C2。尽管只显示两对，但是可采用任何数量的对。

控制信号220a和220b(其可以从图1中的控制模块106接收)选择性地分别接通晶体管M1和M2。结果，电容器C1和/或C2可各自选择性地被引入以并联至振荡器电路110的晶体(XTAL)。此类引入改变振荡器电路110的谐振。而这又改变(降低或者修整)振荡器信号120的频率。因此，参考图1，控制信号220a和220b可包含在修整指示128中。

备选地或者附加地，修整模块108可包括具有可变电抗的一个或多个元件。这类元件的示例包括可变电抗器、可变电感器等等。为了调节振荡器电路110的谐振，这类可变电抗可选择性地被引入以并联至XTAL，和/或基于可包含在修整指示128中的控制信号来进行调节。

在实施例中，修整可能实际上对振荡器电路110进行降Q(de-Q)。但是，对于这种效应的补偿能够通过自动电平电路(ALC)维持最佳振幅而获得。例如，图2显示包括维持振荡器电路120的振幅的ALC 202的振荡器电路110。如图2所示，ALC 202提供从振荡器信号120到电流源IDC的反馈。

尽管实现200采用晶体管将电容器C1和/或C2耦合到振荡器电路110的XTAL，但是也可采用其他开关元件(例如，电子的和/或机械的开关元件)。

如上所述，合成器模块104将振荡器信号120(在参考频率)变换为输出信号122(在输出频率)。图3是显示合成器模块104的示范性实现300的示意图。显示该实现是用于说明性而非限制性的目的。因此，实施例可采用其他实现。

实现300被布置为锁相环(PLL)。如图3所示，实现300包括鉴频鉴相器(phase-frequency detector)302、电荷泵304、低通滤波器306、压控振荡器(VCO)308和分频器310。这些元件可在硬件、软件、或者它们的任何组合中实现。

鉴频鉴相器302检测振荡器信号120和反馈信号320之间的频率差。基于这个检测，鉴频鉴相器302产生代表该频率差的信号。这个信号被发送至电荷泵304。而电荷泵304又产生对应的信号，其被发送至低通滤波器306。从这个信号，低通滤波器306输出已滤波信号，其被发送至压控振荡器(VCO)。结果，VCO 308产生在期望输出频率的信号322。更具体来说，将已滤波信号施加到VCO 308将导致PLL“锁定”。通过该锁定，信号320的平均频率将以恒定的平均相位偏移匹配参考信号120的平均频率。

如图3所示，信号352可由输出放大器312放大以产生输出信号122。此外，信号322被发送至分频器310。

分频器310对信号322的频率做除法。该分频产生反馈信号320，其被发送至鉴频鉴相器302。该除法中采用的除数作为控制字324被提供给分频器310。在图1的上下文中，控制字324对应于控制指示126。

在实施例中，分频器310能够以控制字324指定的方式执行小数N分频。如上所述，小数N分频以被包括整数和零数的值除信号322的频率，以便信号322的频率是反馈信号320的频率的整数倍数加上反馈信号320的频率的零数。因此，分频器310可以用西格玛-德尔塔技术来实现以提供此类小数N除法特征。但是实施例并不限于此类技术。

图4是显示控制模块106的示范性实现400的示意图。显示该实现是用于说明性而非限制性的目的。因此，实施例可采用其他实现。如图4所示，实现400包括存储介质402、寻址模块404、修整指示生成模块406和控制指示生成模块408。这些元件可在硬件、软件、或者它们的任何组合中实现。

存储介质402(例如，存储器)提供查找表(LUT)。这个查找表存储用于频率指示124的值的修整指示128和控制指示126的值。存储介质402可以以各种方式实现。例如，存储介质402可包括只读存储器(ROM)、随机访问存储器(RAM)、动态RAM(DRAM)、双数据速率DRAM(DDRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、闪存、例如铁电聚合物存储器的聚合物存储器、奥氏存储器、相变或者铁电存储器、硅氧化氮氧化硅(silicon-oxide-nitride-oxide-silicon)(SONOS)存储器、磁卡或光卡、或者适于存储信息的任何其他类型的介质。但是实施例不限于这些示例。

如图4所示，寻址模块404接收频率指示124。寻址模块404由此生成对应于频率指示124的值的地址420。利用这个地址，存储介质402的内容422被访问。

这些被访问的内容提供控制指示126和修整指示128的值。这些值将实现由频率指示124指定的用于输出信号122(参见图1)的频率。而且，在实施例中，控制指示126和修整指示128的值将使得输出频率(即，参见图1中输出信号122的频率)和参考频率(即，参见图1中振荡器信号120的频率)的最接近整数倍数之间的差大于预定阈值。

图4显示内容422被发送至修整指示生成模块406和控制指示生成模块408。修整指示生成模块406和控制指示生成模块408由此分别生成修整指示128和控制指示126。例如，这可涉及从内容422表示的数字值生成不同的信号(例如，参见图2中的信号220a-b和/或参见图3中的控制字324)。

图5是显示示范性逻辑流程500的示意图。尽管这个流程在图1的上下文中加以描述，但是它也可在其他上下文中采用。图5的流程包括在其接收指定的输出频率(例如，图1中用于输出信号122的频率)的框502。因此，在图1的上下文中，这可涉及控制模块106接收频率指示124。

基于指定的输出频率，框504和506被执行。特别地，在框504选择参考频率，以及在框506选择频率乘数。参考图1，选择参考频率可涉及通过生成修整指示128来修整振荡器电路110。同样，参考图1，选择频率乘数可涉及生成控制指示126。

基于这些选择，框508和510被执行。例如，在框508调节振荡器。参考图1，这可涉及修整振荡器电路110。例如，可以将一个或多个电容耦合到晶体振荡器。

在框510，调节合成器。在图1的上下文中，这可涉及发送控制指示126到合成器模块。这也可涉及调节PLL。例如，可以根据在框508选择的频率乘数来设置PLL的反馈部分中的分频器。

在框512，生成在参考频率的第一信号(例如，振荡器信号120)。同样，在框514，从第一信号生成第二信号(例如，输出信号122)。第二信号是在指定频率的。此外，该指定频率大致等于频率乘数乘以参考频率。

如本文所述，在框504选择参考频率，以及在框506选择频率乘数。频率乘数可以是根据上述等式(1)的小数N乘数。因此，这个乘数具有整数部分(N)和零数(k/M)。在框506选择频率乘数可涉及选择其而使其非整数(小数)部分大于预定阈值。

图6是示范性系统600的示意图，其包括下变频器602、滤波器604、解调器606、和频率确定模块608。系统600还包括图1的设备100(本文也称为调谐模块)。这些元件可以在硬件、软件或者它们的组合中实现。

如图6所示，下变频器602接收射频(RF)信号620。RF信号620可从有线或者无线通信介质接收。下变频器602从这个信号生成在更低频范围的下变频信号622。由下变频器602执行的下变频(或者频率转换)的量基于调谐信号624。

如图6所示，下变频器602从设备100(调谐模块)接收调谐信号624。因此，按照上述技术，调谐信号624具有从频率指示124生成的频率。因此，参见图1，调谐信号624对应于输出信号122。

滤波器604接收下变频信号622并产生发送至解调器606的已滤波信号626。在实施例中滤波器604是带通滤波器。但是，也可采用其他滤波器类型(例如，低通滤波器)。滤波器604具有通频带。因此，在此通频带之外的信号能量被拒绝。

因此，针对其通频带而精确地调谐下变频器602是合乎需要的。本文描述的技术提供具有减少的乱真输出的精确频率合成。这样的乱真输出减少有利地允许下变频器602精确地对RF信号620进行下变频。

解调器606将已滤波信号626变换为信息序列(例如，数字符号流)。这个变换可以依据一种或多种解调技术。

如图6所示，频率确定模块608生成频率指示124。该生成可基于频率选择625，以及基于从解调器606接收的反馈信号627。频率选择625可以是从用户接收的调谐信号(或者调谐信息)。反馈信号627可以提供调谐选择625的调节。

该调节可以基于由解调器606提供的自动频率控制(AFC)特征。特别地，解调器606可检测已滤波信号626中的频率误差。这样的误差可能产生自各种源。一个这样的源可以是由振荡器模块102中的晶体容限引起的参考频率误差。另一个这样的源可以是RF输入频率偏移(例如，由于多普勒效应)。

在检测到这些误差后，解调器606可生成反馈信号627以补偿频率选择625。结果，频率指示124基于频率选择625和反馈信号627。

如本文所述，各种实施例可使用硬件元件、软件元件、或者它们的任何组合来实现。硬件元件的示例可包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器，电感器等等)、集成电路、专用集成电路(ASIC)、可编程逻辑装置(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片组等等。

软件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子程序、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或者它们的任何组合。

例如，一些实施例可使用可存储指令或指令集的机器可读介质或者物品来实现，如果机器执行所述指示或指令集，可以使该机器执行依照实施例的方法和/或操作。例如，这样的机器可包括任何适用的处理平台、计算平台、计算装置、处理装置、计算系统、处理系统、计算机、处理器或诸如此类，并且可使用任何适合的硬件和/或软件的组合来实现。

例如，机器可读介质或物品可包括任何合适类型的存储器单元、存储器装置、存储器物品、存储器介质、存储装置、存储物品、存储介质和/或存储单元，例如，存储器、可移动或不可移动介质、可擦或不可擦介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、光盘只读存储器(CD-ROM)，可记录光盘(CD-R)、可重写光盘(CD-RW)、光盘、磁介质、磁光介质、可移动存储器卡或盘、各种类型的数字多用光盘(DVD)、磁带、盒式磁带或诸如此类。指令可包括任何合适类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、加密代码及诸如此类，并使用任何合适的高级的、低级的、面向对象的、可视的、编译的和/或解释的编程语言来实现。

虽然已经在上面描述了本发明的各个实施例，但是应理解，它们通过仅作为示例而非限制的方式来提出。

因此，对相关领域的技术人员来说将明白，在不脱离本发明精神和范围的前提下，能做出形式和细节上的各种改变。因此，本发明的广度和范围不应受上述任何示范性实施例的限制，而应当仅依照所附权利要求及其等价物来限定。

Claims

1.一种设备，包括：

振荡器模块，产生振荡器信号，所述振荡器信号具有第一频率；

合成器模块，从所述振荡器信号产生输出信号，所述输出信号具有第二频率，其中频率乘数对应于所述第一和第二频率；以及

控制模块，选择所述第一频率并选择所述频率乘数，使得所述第二频率和所述第一频率的最接近整数倍数之间的差大于预定阈值。

2.如权利要求1所述的设备，其中所述控制模块将接收所述第二频率的指示。

3.如权利要求1所述的设备，其中所述控制模块将确定修整设置，所述修整设置确立所述第一频率。

4.如权利要求3所述的设备，还包括存储多个修整设置的存储介质，所述修整设置的每个对应于第二频率值。

5.如权利要求1所述的设备，其中所述频率乘数是小数N乘数。

6.如权利要求1所述的设备，

其中所述振荡器模块包括振荡器电路和一个或多个电抗元件；以及

其中所述控制模块将基于所选择的第一频率选择性地将所述电抗元件的一个或多个耦合到所述振荡器电路。

7.如权利要求6所述的设备，其中所述一个或多个电抗元件包括具有可变电抗的电抗元件。

8.如权利要求1所述的设备，其中所述振荡器模块包括晶体振荡器电路、陶瓷谐振器、或微机械(MEM)元件中的至少一个。

9.如权利要求1所述的设备，其中所述合成器模块包括锁相环(PLL)。

10.如权利要求1所述的设备，其中所述控制模块将根据所述频率乘数来调节所述PLL。

11.一种方法，包括：

基于指定的频率，选择参考频率和频率乘数；

生成在所述参考频率的第一信号；以及

从所述第一信号生成第二信号，所述第二信号在所指定的频率，其中所指定的频率等于所述频率乘数乘以所述参考频率；

其中选择所述频率乘数包括选择所述频率乘数以具有大于预定阈值的非整数部分。

12.如权利要求11所述的方法，其中选择所述参考频率包括为振荡器确定修整设置。

13.如权利要求12所述的方法，还包括根据所述修整设置来调节所述振荡器。

14.如权利要求11所述的方法，还包括根据所述频率乘数来调节合成器。

15.如权利要求14所述的方法：

其中所述合成器包括包含分频器的锁相环(PLL)；以及

其中所述调节所述振荡器包括调节锁相环的分频器。

16.如权利要求11所述的方法，还包括：

接收所指定的频率。

17.一种系统，包括：

下变频器，基于调谐信号对RF信号进行下变频；以及

调谐模块，提供所述调谐信号；

其中所述调谐模块包括：

合成器模块，从所述振荡器信号产生所述调谐信号，所述调谐信号具有第二频率，其中频率乘数对应于所述第一和第二频率；以及

18.如权利要求17所述的系统，其中所述调谐模块将接收所述第二频率的指示。

19.如权利要求17所述的系统：

其中所述振荡器模块包括振荡器电路和一个或多个修整电容器；以及

其中所述控制模块将基于所选择的第一频率选择性地将所述修整电容器的一个或多个耦合到所述振荡器电路。

20.如权利要求17所述的系统：

其中所述合成器模块包括锁相环(PLL)；

以及其中所述控制模块将根据所述频率乘数来调节所述PLL。