JPH08330998A

JPH08330998A - チューナ装置

Info

Publication number: JPH08330998A
Application number: JP13643695A
Authority: JP
Inventors: Shigeto Masuda; 成人升田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】受信帯域が広帯域でも位相雑音特性が殆ど変
化しないチューナ装置を提供することを目的とする。【構成】ＶＣＯ４、分周器５、位相比較器６、基準周
波数発振器７、第１のループフィルタ９、第２のループ
フィルタ１０、スイッチ１１、１２から成るＰＬＬ回路
は、マイクロコンピュータ１３の指令によって切り換え
制御回路８がスイッチ１１と１２を切り換えて、第１の
ループフィルタ９と第２のループフィルタ１０の選択を
行う。これにより、位相雑音特性の殆ど変化しない局部
発振回路を構成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＬＬ(Phase Locked
Loop)シンセサイザ選局方式チューナに用いるチューナ
装置であり、特にディジタル対応ＣＡＴＶ用のチューナ
装置に関する。

【０００２】

【従来の技術】従来のチューナ装置の構成を図９に示
す。同図において、４は電圧制御型局部発振器（以下
「ＶＣＯ」と略す）、５は分周器、６は位相比較器、７
は基準発振器、１３はマイクロコンピュータ、１７は増
幅器である。以上のように構成された従来のチューナ装
置につき、以下にその動作を説明する。

【０００３】基準発振器７からの出力周波数ｆｒは、位
相比較器６に入力され、ＶＣＯ４の出力周波数ｆｖｃｏ
を分周器５で１／Ｎ分周した結果と比較され、増幅器１
７、抵抗器Ｒ１、Ｒ２およびコンデンサＣから成るルー
プフィルタで平滑されＶＣＯ４に制御電圧を与える。こ
のとき、分周比Ｎは、マイクロコンピュータ１３によっ
て可変される。

【０００４】このような回路は、基準発振器７の出力周
波数ｆｒに位相同期してＮ倍するＰＬＬを構成してお
り、マイクロコンピュータ１３の出力する分周比は、ユ
ーザが選局したチャネルに対応して変化される。これに
よって、ＶＣＯ４の出力周波数ｆｖｃｏは、ミキサ（図
示せず）に送られ、受信したＲＦ信号をＩＦ周波数に変
換するものである。このようなチューナ装置の選局方法
をＰＬＬシンセサイザ選局方式と呼ぶ。

【０００５】ここで、図９に示す抵抗器Ｒ１、Ｒ２とコ
ンデンサＣで決定されるＰＬＬループフィルタ（低域通
過フィルタ）の時定数および利得は選局チャネルに対し
て固定値である。図９に示すＰＬＬ回路において、ＶＣ
Ｏ４の出力周波数ｆｖｃｏは、上述のように、ｆｖｃｏ＝Ｎ・ｆｒ（１）で表され、選局は、マイクロコンピュータ１３によって
分周器５の分周比Ｎを変ることによって行われる。

【０００６】このような従来のチューナ装置におけるＰ
ＬＬシンセサイザの位相雑音特性を決定づける位相伝達
関数Ｈ（ｓ）は、次式で与えられる。

【０００７】

【数１】

【０００８】ここにフィルタ時定数τ₁、τ₂は、τ₁＝
Ｒ１・Ｃ、τ₂＝Ｒ２・Ｃで与えられ、自然周波数ω_nと
ダンピングファクタζは、それぞれω_n＝（Ｋ／τ₁）
^1/2、ζ＝τ₂／２・（Ｋ／τ₁）^1/2であたえられ、また
ループゲインＫは、Ｋ＝Ｋφ・Ｋｖｃｏ／Ｎである。但
し、Ｋφは位相比較器６の感度、Ｋｖｃｏは、ＶＣＯの
感度であり、Ｓはラプラス演算子である。

【０００９】

【発明が解決しようとする課題】ここで、チャネル選局
にて式（１）におけるＮが変化すると、上に示した関係
から明らかなようにループゲインＫが変化し、自然周波
数ω_n及びダンピングファクタζが変化する。すなわ
ち、受信チャネルによって式（２）で表される位相伝達
関数Ｈ（ｓ）は変化するという問題点がある。

【００１０】図１１は、ダンピングファクタζをパタメ
ータに取った位相伝達関数Ｈ（ｓ）の周波数応答を表す
周波数特性図である。縦軸は分周比Ｎで正規化したＨ
（ｓ）の利得を表し、横軸は自然周波数で正規化した角
周波数ωを表す。前述の通り、チャネル選局にてＮが変
化すると、ω_n及びζが変化し、図１１のように周波数
応答特性は変化する。ＰＬＬシンセサイザの位相雑音特
性は、この位相伝達関数Ｈ（ｓ）の周波数応答特性に近
似的に比例するため、分周比Ｎが変化すれば、位相雑音
特性が変わる。

【００１１】従来のチューナ装置におけるＰＬＬループ
フィルタの時定数は、選局チャネルに対し、固定値をと
るため、位相雑音特性はチャネルによって大きく変化す
るという問題点があった。特にディジタル対応ＣＡＴＶ
チューナにおいては受信帯域が５０ＭＨｚ〜８０６ＭＨ
ｚ（米国仕様）と非常に広帯域で、位相雑音特性は図１
０に示すように５０ＭＨｚ受信時と８０６ＭＨｚ受信時
では大きく変動するという問題点があった。

【００１２】本発明は、上記問題点に鑑み成されたもの
であり、受信帯域が広帯域でも位相雑音特性が殆ど変化
しないチューナ装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に本発明のチューナ装置は、請求項１では、入力される
電圧に応じて出力周波数を変化させる電圧制御型発振器
で構成された局部発振器と、外部からの指令に応じて分
周比を可変でき、かつこの分周比に応じて前記局部発振
器の出力を分周した分周信号を出力する分周器と、基準
周波数信号を発生する基準周波数発振器と、この基準周
波数信号と上記分周信号の間の位相を比較する位相比較
器と、この位相比較器の出力を平滑して前記局部発振器
に入力するループフィルタと、前記ループフィルタの特
性を前記外部からの指令に応じて可変する制御手段とを
備えるものである。

【００１４】また、請求項２では、前記制御手段は、マ
イクロコンピュータを含み、このマイクロコンピュータ
の発生するバンド切換信号に応じて前記ループフィルタ
の伝達特性を第１の伝達関数から第２の伝達関数に切り
替えるよう制御することを特徴とするものである。

【００１５】また、請求項３では、前記制御手段は、前
記分周比の数値に応じて前記ループフィルタの伝達特性
を第１の伝達関数から第２の伝達関数に切り替えること
を特徴とするものである。

【００１６】また、請求項４では、入力される電圧に応
じて出力周波数を変化させる電圧制御型発振器で構成さ
れた局部発振器と、外部からの指令に応じて分周比を可
変でき、かつこの分周比に応じて前記局部発振器の出力
を分周した分周信号を出力する分周器と、基準周波数信
号を発生する基準周波数発振器と、この基準周波数信号
と上記分周信号の間の位相を比較する位相比較器と、こ
の位相比較器の出力を平滑して前記局部発振器に入力す
るループフィルタと、前記ループフィルタの特性を前記
ループフィルタの出力電圧に応じて可変する制御手段と
を備えるものである。

【００１７】

【作用】上記した構成により、請求項１〜３では、分周
器の分周比が変化しても外部からの指令によって制御手
段がその分周比に応じたループフィルタの特性に可変さ
せることとなる。また、請求項４では、分周器の分周比
が変化しても自動的に制御手段によってその分周比に応
じたループフィルタの特性を可変させることとなる。

【００１８】

【実施例】図１は、本発明のチューナ装置の第１の実施
例の構成を示すブロック図である。同図において、１は
入力端子、３は出力端子、３０、３２、３４、３６は帯
域通過フィルタ、３１、３３はアンプ、２は第１のミキ
サ、３５は第２のミキサ、３７はＰＬＬ、９は第１のル
ープフィルタ、１０は第２のループフィルタ、８は切り
換え制御回路、１１と１２はスイッチ、１４はＶＣＯで
ある。分周器５、ＶＣＯ４、基準発振器７、位相比較器
６、マイクロコンピュータ１３は、従来例におけるそれ
らと同一である。

【００１９】以上のように構成された本発明のチューナ
装置につき、その動作を説明する。まず、入力端子１か
ら入力されるＲＦ信号は帯域通過フィルタ（以下「ＢＰ
Ｆ」と略す）３０とアンプ３１を介して第１のミキサ２
においてＶＣＯ４の出力する周波数信号と乗算され、周
波数変換される。この第１のミキサの出力はＢＰＦ３
２、アンプ３３、ＢＰＦ３４を介してＩＦ信号だけが抜
き出され、更に第２のミキサ３５においてＰＬＬ３７を
構成するＶＣＯ１４の出力と乗算されて周波数変換さ
れ、ＢＰＦ３６を介して出力端子３から出力される。

【００２０】さて、第１のＰＬＬシンセサイザ回路は、
ＶＣＯ４、分周器５、位相比較器６、基準発振器７、切
り換え制御回路８、第１のループフィルタ９、第２のル
ープフィルタ１０、スイッチ１１と１２から構成されて
おり、マイクロコンピュータ１３の出力する制御信号に
よって分周比を切り替えるとともに切り換え制御回路８
によってスイッチ１１、１２を切り換え、分周比に適し
た第１のループフィルタ９あるいは第２のループフィル
タ１０が選択される。なお、第２のＰＬＬシンセサイザ
回路は、ＰＬＬ３７と第２のＶＣＯ１４から構成され、
固定周波数を発振するため、公知であり、説明を省略す
る。

【００２１】この第１のＰＬＬシンセサイザ回路の具体
的構成は、図２および図５によって示される。まず図２
から説明する。一般にＰＬＬシンセサイザ回路は、基準
発振器７、位相比較器６（ディジタル／アナログ変換用
チャージポンプ回路を含む）および分周器５がＩＣ化さ
れており、また付加機能としてＴＶチューナ用ＶＨＦロ
ーチャネル／ＶＨＦハイチャネル／ＵＨＦチャネルのバ
ンド切り換え回路を内蔵しているものもある。本実施例
では、このＩＣ１８を用い、ＩＣ外部に第１、第２ルー
プフィルタ９、１０及びＶＣＯ４を設けてＰＬＬシンセ
サイザを構成する。

【００２２】ＰＬＬシンセサイザ回路の動作は、基準周
波数発振器７にて作られた基準周波数ｆｒとＶＣＯ４の
出力周波数ｆｖｃｏを分周器５にて分周した周波数ｆｐ
の２つの信号の位相差を位相比較器６にて検出し、その
位相差に比例する電圧を抵抗器Ｒ１〜Ｒ４、コンデンサ
Ｃ，増幅器１７およびアナログスイッチ１６から成るル
ープフィルタに出力する。

【００２３】これによって直流成分のみを取り出してＶ
ＣＯ４の制御電圧とする。ＶＣＯ４の出力信号は、再び
上記分周器５に入力され、このループを何回か繰り返す
ことにより、基準周波数ｆｒと分周器５の出力周波数ｆ
ｐとの間に一定の位相関係が成立するようにループは収
束する。

【００２４】こうして（１）式で表されるＶＣＯ出力周
波数ｆｖｃｏが得られ、その信号をチューナローカルオ
シレータ周波数として第１のミキサ２に入力し、受信信
号周波数ｆ_RFとミキシングされてチャネル選局動作が行
われる。

【００２５】また、受信チャネルの設定は、チューナ外
部に設けられたマイクロコンピュータ１３より式（１）
のＮに相当するバイナリチャネルデータを送り、分周器
５の分周比を設定することにより行われる。

【００２６】さて、図２に示すループフィルタは、抵抗
器Ｒ１、Ｒ２、コンデンサＣ或いは抵抗器Ｒ３、Ｒ４、
コンデンサＣ及び増幅器１７から成るアクティブローパ
スフィルタの構成を取る。本実施例では、受信帯域を２
つに分け、抵抗器Ｒ１、Ｒ２と抵抗器Ｒ３、Ｒ４をアナ
ログスイッチ１６で切り換えている。

【００２７】切り換え制御信号は、図３に示すチャネル
データフォーマット例のように選局チャネルデータと併
せてマイクロコンピュータ１３にて作られてバンド切り
換え回路１５を介してアナログスイッチ１６に入力され
る。なお、このアナログスイッチは、汎用ＩＣ化された
ものでよい。

【００２８】図３において先頭４ビットのバンド切り換
えデータＢＳ１〜ＢＳ４の４ビットの情報をバンド切り
換え回路１５においてデコードし、アナログスイッチ１
６を駆動する論理「０」若しくは「１」の信号を生成す
るものである。図示のアナログスイッチの接片の位置は
バンド切り換え回路の出力が「０」のときのものであ
る。

【００２９】帯域分割数、ループフィルタ時定数の選
定、時定数のτ₁、τ₂のすべてを変化させるのか、ある
いはτ₁のみを変化させるのかという選び方はアプリケ
ーションやチューナ仕様によって変えることができる。
例えば、よりチャネル間偏差の少ない位相雑音特性が要
求されるならば、帯域分割数を３帯域あるいは４帯域と
増やすことによって対応できる。

【００３０】また、コストを抑える必要があったり基板
専有面積を減らしたい場合等では、フィルタ時定数決定
素子Ｒ１、Ｒ２およびＣのうち、Ｒ１のみを変化させる
だけでも位相雑音特性改善効果を出すことができる。

【００３１】図４は、受信帯域を５０ＭＨｚ〜４５０Ｍ
Ｈｚおよび４５０ＭＨｚ〜８０６ＭＨｚの２つの帯域に
分割し、またフィルタ時定数はＲ１およびＲ２をそれぞ
れＲ３及びＲ４に変化させた場合の雑音特性データであ
る。図１０の従来のチューナ装置で見られたオフセット
周波数４ｋＨｚの位相雑音の劣化が本回路を用いること
により改善されていることが判る。

【００３２】図５は本実施例におけるＰＬＬシンセサイ
ザの他の構成例を示す回路図である。同図は、図３に示
したバンド切り換えデータが送られて来ない場合の回路
構成例であり、バンド切り換え回路の代わりに１３ビッ
トシフトレジスタ２０、ラッチ２１、２２及びアンド回
路２３を設けたものである。その他の回路構成は図２と
同一である。但し基準発振器７、位相比較器６、分周器
５は１チップのＩＣ１９に内蔵されているものとする。

【００３３】マイクロコンピュータ１３より送られてく
る選局チャネルデータは、式（１）に示す分周比Ｎのバ
イナリシリアルデータである。例えば、チャネルデータ
が１３ビットのデータである場合、Ｎは、Ｎ＝ｎ₁₂２¹²＋ｎ₁₁２¹¹＋・・・＋ｎ₀２⁰ （３）で表される。ここにｎ₁₂，・・・，ｎ₀は０または１で
ある。

【００３４】ここで、ＶＣＯ４の出力周波数範囲を１０
５０ＭＨｚ〜１８００ＭＨｚとし、基準周波数ｆｒを２
５０ｋＨｚとした場合、Ｎは４２００〜７２００の整数
値をとる。図５において、マイクロコンピュータ１３よ
り作られるチャネルデータは、２分配されて、分周器５
に入力されるとともに、一方は１３ビットのシフトレジ
スタ２０に入力されて、１３ビットのパラレルデータに
変換される。

【００３５】上記の例において、Ｎのバイナリデータ範
囲は、１０００００１１０１０００（４２００₁₀）〜１
１１００００１０００００（７２００₁₀）となる。ここ
で上位２ビットが共に１の場合、即ち１１００００００
０００００のときをバンド切り換えの閾値とすると、こ
のときのＮは１０進数にて６１４４、周波数で６１４４
×０．２５＝１５３６ＭＨｚとなる。

【００３６】即ち、Ｎが４２００〜６１４３と６１４４
〜７２００の２バンドに分けることにする。したがっ
て、６１４４を閾値とする場合、式（３）におけるｎ₁₂
およびｎ₁₁を検出することによってループフィルタ時定
数切り換え信号を作ることができる。

【００３７】このシフトレジスタ２０でパラレルデータ
に変換された信号から２¹²および２¹¹の各係数、即ちシ
フトレジスタ２０の出力端子Ｑ₁₂とＱ₁₁を得る。この２
信号は、ラッチ２１と２２を介してアンド回路２３に入
力されＱ₁₂及びＱ₁₁がともに”１”となる場合を判定す
る。これにより、Ｎが４２００〜６１４３の範囲ではア
ンド回路２３の出力は論理「０」、また６１４４〜７２
００の範囲では論理「１」となる。

【００３８】このアンド回路２３の出力をアナログスイ
ッチ１６に供給し、図２の例と同様にＰＬＬループフィ
ルタの時定数を切り換えることができる。なお、シフト
レジスタ２０の出力に入れてあるラッチ２１、２２は、
次の選局が行われるまで現在のチャネルデータを保持す
る働きをする。

【００３９】以上のように本実施例によれば、いずれの
チャネルを選局してもそのチャネルに適したＰＬＬルー
プフィルタの時定数が設定され、チャネル間偏差の少な
い位相雑音特性を有するチューナ装置を実現できる。

【００４０】さて、図６は本発明の第２の実施例におけ
るチューナ装置の構成を示すブロック図である。同図に
おいて、スイッチ１１と１２の切り換え制御回路８の入
力をループフィルタ９若しくは１０の出力としている。
それ以外の構成は先に第１の実施例と同一であり、詳し
い説明を省略する。

【００４１】このような切り換え回路８の構成は、図７
によって実現できる。位相比較器６において位相比較さ
れた信号は、増幅器１７、抵抗器Ｒ１〜Ｒ４、コンデン
サＣおよびアナログスイッチ１６から成るループフィル
タを通してＶＣＯ４の制御信号となる。ここでＶＣＯの
発振周波数の関係は、図８のような特性を持つ。

【００４２】そこで、ＶＣＯ４の発振周波数をｆ_L〜ｆ_M
およびｆ_M〜ｆ_H（ｆ_L＜ｆ_M＜ｆ_H）の２つの帯域に分け
て考え、このときのＶＣＯ４の制御電圧をＶ_L、Ｖ_M及び
Ｖ_Hとすると、Ｖ_Mを境界値として帯域の区別を行うこと
ができる。本実施例では、このようにＶＣＯの制御電圧
を用いてループフィルタの時定数を切り換えるものであ
る。

【００４３】図７においてループフィルタの出力信号
は、２分配され、一方はＶＣＯ制御信号としてＰＬＬを
構成するとともに、もう一方は抵抗器Ｒ５を介してコン
パレータ２４の正入力端子に入力される。ここでコンパ
レータ２４の負入力端子は、抵抗器Ｒ７及びＲ８にて帯
域境界電圧（Ｖ_M）に設定されており、ＶＣＯ４の制御
電圧がＶ_Mよりも低い場合は、コンパレータ２４の出力
はローレベル（論理「０」）に、またＶＣＯ４の制御電
圧がＶ_Mより高い場合はコンパレータ出力はハイレベル
（論理「１」）になる。

【００４４】なお、ＶＣＯ４の制御電圧が帯域境界電圧
Ｖ_M近傍で微小変動した場合は、コンパレータ２４の出
力はハイレベル／ローレベルを繰り返してしまうので、
抵抗器Ｒ５とＲ６でコンパレータにヒステリシス特性を
持たせている。このコンパレータ２４の出力は、抵抗器
Ｒ９およびダイオードＤ１から成る電圧リミッタを通
し、アナログスイッチ１６の制御端子に入力され、ＰＬ
Ｌループフィルタ時定数を切り換える。なお、コンパレ
ータ２４の入力インピーダンスは非常に高いため、ＰＬ
Ｌループに影響を与えることはない。

【００４５】以上のように本実施例によれば、外部から
の切り換え指令を得ること無く、ループフィルタの時定
数を最適に切り換えることができる。したがって、いず
れのチャネルを選局しても、そのチャネルに適したＰＬ
Ｌループフィルタ時定数が設定され、チャネル間偏差の
少ない位相雑音特性を有するディジタル対応ＣＡＴＶチ
ューナを実現することができる。

【００４６】

【発明の効果】以上のように本発明によれば、請求項１
では、入力される電圧に応じて出力周波数を変化させる
電圧制御型発振器で構成された局部発振器と、外部から
の指令に応じて分周比を可変でき、かつこの分周比に応
じて前記局部発振器の出力を分周した分周信号を出力す
る分周器と、基準周波数信号を発生する基準周波数発振
器と、この基準周波数信号と上記分周信号の間の位相を
比較する位相比較器と、この位相比較器の出力を平滑し
て前記局部発振器に入力するループフィルタと、前記ル
ープフィルタの特性を前記外部からの指令に応じて可変
する制御手段とを備えるので、いずれのチャネルを選局
しても、そのチャネルに適したＰＬＬループフィルタ時
定数が設定され、チャネル間偏差の少ない位相雑音特性
を有するディジタル対応ＣＡＴＶチューナを実現するこ
とができるという効果がある。

【００４７】また、請求項２では、前記制御手段は、マ
イクロコンピュータを含み、このマイクロコンピュータ
の発生するバンド切換信号に応じて前記ループフィルタ
の伝達特性を第１の伝達関数から第２の伝達関数に切り
替えるよう制御するので、いずれのチャネルを選局して
も、そのチャネルに適したＰＬＬループフィルタ時定数
が設定され、チャネル間偏差の少ない位相雑音特性を有
するディジタル対応ＣＡＴＶチューナを実現することが
できるという効果がある。

【００４８】また、請求項３では、前記制御手段は、前
記分周比の数値に応じて前記ループフィルタの伝達特性
を第１の伝達関数から第２の伝達関数に切り替えるの
で、特に請求項２のように専用の制御信号を設けること
なく、いずれのチャネルを選局しても、そのチャネルに
適したＰＬＬループフィルタ時定数が設定され、チャネ
ル間偏差の少ない位相雑音特性を有するディジタル対応
ＣＡＴＶチューナを実現することができるという効果が
ある。

【００４９】また、請求項４では、入力される電圧に応
じて出力周波数を変化させる電圧制御型発振器で構成さ
れた局部発振器と、外部からの指令に応じて分周比を可
変でき、かつこの分周比に応じて前記局部発振器の出力
を分周した分周信号を出力する分周器と、基準周波数信
号を発生する基準周波数発振器と、この基準周波数信号
と上記分周信号の間の位相を比較する位相比較器と、こ
の位相比較器の出力を平滑して前記局部発振器に入力す
るループフィルタと、前記ループフィルタの特性を前記
ループフィルタの出力電圧に応じて可変する制御手段と
を備えるので、外部からの信号を得ること無く、ループ
フィルタの時定数を自動的に切り換えることができると
いう効果がある。

【００５０】したがって、より簡単な構成によって、い
ずれのチャネルを選局しても、そのチャネルに適したＰ
ＬＬループフィルタ時定数が設定され、チャネル間偏差
の少ない位相雑音特性を有するディジタル対応ＣＡＴＶ
チューナを実現することができるという効果がある。

【図面の簡単な説明】

【図１】本発明のチューナ装置の第１の実施例の構成
を示すブロック図である。

【図２】同実施例における主要部の一構成例を示す回
路図である。

【図３】同実施例におけるマイクロコンピュータから
の送信データの一例を示す図である。

【図４】同実施例における位相雑音特性を示す図であ
る。

【図５】同実施例における主要部の他の構成例を示す
回路図である。

【図６】本発明のチューナ装置の第２の実施例の構成
を示すブロック図である。

【図７】同実施例における主要部の一構成例を示す回
路図である。

【図８】同実施例におけるＶＣＯの制御電圧対発振周
波数の特性図である。

【図９】本発明のチューナ装置の従来例の構成を示す
ブロック図である。

【図１０】同従来例における位相雑音特性を示す図で
ある。

【図１１】同従来例における位相伝達関数の周波数特
性を示す図である。

【符号の説明】

１入力端子２第１のミキサ３出力端子４ＶＣＯ５分周器６位相比較器７基準周波数発振器８切り換え制御回路９第１のループフィルタ１０第２のループフィルタ１１、１２スイッチ１４ＶＣＯ３０、３２、３４、３６ＢＰＦ３１、３３アンプ３７ＰＬＬ

Claims

【特許請求の範囲】

【請求項１】入力される電圧に応じて出力周波数を変
化させる電圧制御型発振器で構成された局部発振器と、外部からの指令に応じて分周比を可変でき、かつこの分
周比に応じて前記局部発振器の出力を分周した分周信号
を出力する分周器と、基準周波数信号を発生する基準周波数発振器と、この基準周波数信号と上記分周信号の間の位相を比較す
る位相比較器と、この位相比較器の出力を平滑して前記局部発振器に入力
するループフィルタと、前記ループフィルタの特性を前記外部からの指令に応じ
て可変する制御手段と、を備えるチューナ装置。
【請求項２】前記制御手段は、マイクロコンピュータ
を含み、このマイクロコンピュータの発生するバンド切
換信号に応じて前記ループフィルタの伝達特性を第１の
伝達関数から第２の伝達関数に切り替えるよう制御する
ことを特徴とする請求項１に記載のチューナ装置。
【請求項３】前記制御手段は、前記分周比の数値に応
じて前記ループフィルタの伝達特性を第１の伝達関数か
ら第２の伝達関数に切り替えることを特徴とする請求項
１に記載のチューナ装置。
【請求項４】入力される電圧に応じて出力周波数を変
化させる電圧制御型発振器で構成された局部発振器と、外部からの指令に応じて分周比を可変でき、かつこの分
周比に応じて前記局部発振器の出力を分周した分周信号
を出力する分周器と、基準周波数信号を発生する基準周波数発振器と、この基準周波数信号と上記分周信号の間の位相を比較す
る位相比較器と、この位相比較器の出力を平滑して前記局部発振器に入力
するループフィルタと、前記ループフィルタの特性を前記ループフィルタの出力
電圧に応じて可変する制御手段と、を備えるチューナ装
置。