JPH08321774A - 位相同期式周波数シンセサイザ - Google Patents
位相同期式周波数シンセサイザInfo
- Publication number
- JPH08321774A JPH08321774A JP7126083A JP12608395A JPH08321774A JP H08321774 A JPH08321774 A JP H08321774A JP 7126083 A JP7126083 A JP 7126083A JP 12608395 A JP12608395 A JP 12608395A JP H08321774 A JPH08321774 A JP H08321774A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- phase
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 title abstract 3
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】周波数シンセサイザに関し、周波数切り換え時
間が短い、位相同期式周波数シンセサイザを提供するこ
とを目的とする。 【構成】位相同期式周波数シンセサイザにおいては、基
準発振器１の出力信号ｆ r と、電圧制御発振器４の出力
信号ｆout を分周した信号ｆp とを、位相比較器３によ
って位相比較して得られた位相比較誤差信号を、チャー
ジ・ポンプ回路８に加えて得た制御電圧によって、電圧
制御発振器４の発振周波数を制御するとともに、分周比
を変化させることによって出力信号ｆout の周波数を切
り換える。この場合に、チャージ・ポンプ回路８に電源
電圧を供給するスイッチ１１を設け、周波数切り換え時
における、位相比較誤差信号の出力タイミングに応じて
スイッチ１１を制御して、チャージ・ポンプ回路８の電
源電圧として、通常の電圧よりも高い電圧を供給するこ
とによって、周波数切り換え時間を短縮する。
間が短い、位相同期式周波数シンセサイザを提供するこ
とを目的とする。 【構成】位相同期式周波数シンセサイザにおいては、基
準発振器１の出力信号ｆ r と、電圧制御発振器４の出力
信号ｆout を分周した信号ｆp とを、位相比較器３によ
って位相比較して得られた位相比較誤差信号を、チャー
ジ・ポンプ回路８に加えて得た制御電圧によって、電圧
制御発振器４の発振周波数を制御するとともに、分周比
を変化させることによって出力信号ｆout の周波数を切
り換える。この場合に、チャージ・ポンプ回路８に電源
電圧を供給するスイッチ１１を設け、周波数切り換え時
における、位相比較誤差信号の出力タイミングに応じて
スイッチ１１を制御して、チャージ・ポンプ回路８の電
源電圧として、通常の電圧よりも高い電圧を供給するこ
とによって、周波数切り換え時間を短縮する。
Description
【０００１】
【産業上の利用分野】本発明は、周波数シンセサイザに
関し、特に周波数切り換え時間が短い、位相同期式周波
数シンセサイザに関するものである。
関し、特に周波数切り換え時間が短い、位相同期式周波
数シンセサイザに関するものである。
【０００２】周波数シンセサイザは、分周比を変えるこ
とによって、基準周波数間隔の、所望周波数の出力信号
ｆout を得ることができるものであって、自動車電話,
パーソナル無線, コードレス電話等の、可変送受信周波
数の無線機や、電子同調式ラジオ等の電子機器の局部発
振器として広く用いられている。
とによって、基準周波数間隔の、所望周波数の出力信号
ｆout を得ることができるものであって、自動車電話,
パーソナル無線, コードレス電話等の、可変送受信周波
数の無線機や、電子同調式ラジオ等の電子機器の局部発
振器として広く用いられている。
【０００３】電子機器に用いられる周波数シンセサイザ
においては、出力周波数の切り換えに要する時間が、な
るべく短いことが、要求されている。
においては、出力周波数の切り換えに要する時間が、な
るべく短いことが、要求されている。
【０００４】
【従来の技術】図８は、従来の周波数シンセサイザの構
成例を示したものであって、パルス・スワロー方式の周
波数シンセサイザを示している。この周波数シンセサイ
ザにおいては、基準発振器１の出力信号の周波数ｆref
を、分周器２によって１／Ｍに分周して得た基準周波数
ｆr の信号を、位相比較器（ＰＤ）３の一方の入力に加
える。また、高周波帯の電圧制御発振器（ＶＣＯ）４の
出力信号の周波数を、プリスケーラ５で１／Ｐまたは１
／（Ｐ＋１）に分周するとともに、分周した信号を可変
分周器６で１／Ａに分周した信号で、１／Ｐと１／（Ｐ
＋１）の分周比を交互に切り換える。
成例を示したものであって、パルス・スワロー方式の周
波数シンセサイザを示している。この周波数シンセサイ
ザにおいては、基準発振器１の出力信号の周波数ｆref
を、分周器２によって１／Ｍに分周して得た基準周波数
ｆr の信号を、位相比較器（ＰＤ）３の一方の入力に加
える。また、高周波帯の電圧制御発振器（ＶＣＯ）４の
出力信号の周波数を、プリスケーラ５で１／Ｐまたは１
／（Ｐ＋１）に分周するとともに、分周した信号を可変
分周器６で１／Ａに分周した信号で、１／Ｐと１／（Ｐ
＋１）の分周比を交互に切り換える。
【０００５】さらにプリスケーラ５の出力信号を可変分
周器７で１／Ｎに分周した分周信号ｆp を、ＰＤ３の他
方の入力に加えて、基準周波数ｆr の信号と位相比較す
る。位相比較結果のパルス信号は、チャージ・ポンプ回
路（ＣＰ）８によって直流電圧に変換され、抵抗とコン
デンサとからなる、低域通過特性のループ・フィルタ
（ＬＰＦ）９によって時間積分されて、積分電圧が出力
される。ＬＰＦ９の積分電圧出力は、ＶＣＯ４に制御電
圧として与えられて、その発振周波数を変化させること
によって、分周出力ｆp の位相を変化させる。
周器７で１／Ｎに分周した分周信号ｆp を、ＰＤ３の他
方の入力に加えて、基準周波数ｆr の信号と位相比較す
る。位相比較結果のパルス信号は、チャージ・ポンプ回
路（ＣＰ）８によって直流電圧に変換され、抵抗とコン
デンサとからなる、低域通過特性のループ・フィルタ
（ＬＰＦ）９によって時間積分されて、積分電圧が出力
される。ＬＰＦ９の積分電圧出力は、ＶＣＯ４に制御電
圧として与えられて、その発振周波数を変化させること
によって、分周出力ｆp の位相を変化させる。
【０００６】このような動作を繰り返して、位相比較器
３の出力する位相誤差がなくなるまで、ループ制御が行
なわれる。このときのＶＣＯ４の出力信号ｆout が、局
部発振器の出力となる。制御回路１０は、この際、各分
周器６，７の分周比を変化させることによって、周波数
シンセサイザから所望の出力周波数を発生するように制
御を行なう。
３の出力する位相誤差がなくなるまで、ループ制御が行
なわれる。このときのＶＣＯ４の出力信号ｆout が、局
部発振器の出力となる。制御回路１０は、この際、各分
周器６，７の分周比を変化させることによって、周波数
シンセサイザから所望の出力周波数を発生するように制
御を行なう。
【０００７】
【発明が解決しようとする課題】周波数シンセサイザの
周波数切り換え時間（ロック・アップ・タイム）は、位
相比較器の位相誤差φ（ｔ）がゼロになるまでに必要な
時間によって定まる。この場合、位相誤差φ（ｔ）は振
動しながら次第にゼロになる。図９は、ＰＬＬのステッ
プ応答特性を示したものであって、横軸にωn （ｔ）
（ωn は固有角周波数，ｔは周波数切り換え時間）をと
ったときの位相誤差φ（ｔ）を示したものである。
周波数切り換え時間（ロック・アップ・タイム）は、位
相比較器の位相誤差φ（ｔ）がゼロになるまでに必要な
時間によって定まる。この場合、位相誤差φ（ｔ）は振
動しながら次第にゼロになる。図９は、ＰＬＬのステッ
プ応答特性を示したものであって、横軸にωn （ｔ）
（ωn は固有角周波数，ｔは周波数切り換え時間）をと
ったときの位相誤差φ（ｔ）を示したものである。
【０００８】ＬＰＦにアクティブ・フィルタを用いた場
合、周波数がステップ状にΔω変化したときのステップ
応答は、次式によって示される。
合、周波数がステップ状にΔω変化したときのステップ
応答は、次式によって示される。
【数１】 上式から、ωn （固有角周波数）が大きければ、ｔ（周
波数切り換え時間）は短くなる。
波数切り換え時間）は短くなる。
【０００９】図１０は、ＰＬＬの特性解析のための基本
ブロックを示す図であって、図中、１０１は位相比較器
（ＰＤ）、１０２はループ・フィルタ（ＬＰＦ）、１０
３は電圧制御発振器（ＶＣＯ）、１０４はプログラマブ
ル・デバイダである。また、θr (S) は基準入力信号、
θ0(S)は位相出力信号、１／ＮT はプログラマブル・デ
バイダ１０４の分周比、ＫPDは位相比較器１０１の利得
（感度）定数、Ｋ (ｓ）はＬＰＦ１０２の伝達関数、Ｋ
V はＶＣＯ１０３の利得（感度）定数である。
ブロックを示す図であって、図中、１０１は位相比較器
（ＰＤ）、１０２はループ・フィルタ（ＬＰＦ）、１０
３は電圧制御発振器（ＶＣＯ）、１０４はプログラマブ
ル・デバイダである。また、θr (S) は基準入力信号、
θ0(S)は位相出力信号、１／ＮT はプログラマブル・デ
バイダ１０４の分周比、ＫPDは位相比較器１０１の利得
（感度）定数、Ｋ (ｓ）はＬＰＦ１０２の伝達関数、Ｋ
V はＶＣＯ１０３の利得（感度）定数である。
【００１０】図１０に示された基本ブロックから、固有
角周波数ωn を大きくするためには、ＰＬＬのループ・
ゲインＫを大きくする必要がある。ここで、ループ・ゲ
インＫは、次式によって表される。 Ｋ＝（ＫPD・ＫV ）／ＮT …（２）
角周波数ωn を大きくするためには、ＰＬＬのループ・
ゲインＫを大きくする必要がある。ここで、ループ・ゲ
インＫは、次式によって表される。 Ｋ＝（ＫPD・ＫV ）／ＮT …（２）
【００１１】固有角周波数ωn は、ＬＰＦにラグリード
・フィルタを用いた場合は、次のようになる。 ωn ＝〔Ｋ／（τ1 ＋τ2 ）〕1/2 …（３） なお、上式において、τ1,τ2 は、フィルタ中に含まれ
るＣＲ回路の時定数である。
・フィルタを用いた場合は、次のようになる。 ωn ＝〔Ｋ／（τ1 ＋τ2 ）〕1/2 …（３） なお、上式において、τ1,τ2 は、フィルタ中に含まれ
るＣＲ回路の時定数である。
【００１２】また、固有角周波数ωn は、ＬＰＦにアク
ティブ・フィルタを用いた場合は、次のようになる。 ωn ＝〔Ｋ／τ1 〕1/2 …（４） なお、上式において、τ1 は、フィルタ中に含まれるＣ
Ｒ回路の時定数である。
ティブ・フィルタを用いた場合は、次のようになる。 ωn ＝〔Ｋ／τ1 〕1/2 …（４） なお、上式において、τ1 は、フィルタ中に含まれるＣ
Ｒ回路の時定数である。
【００１３】ループ・ゲインＫを大きくするためには、
（２）式の関係から、ＫPD・ＫV を大きくするか、また
はＮT を小さくすればよい。しかしながら、実現性を考
えた場合には、ＮT すなわちプログラマブル・デバイダ
の分周比は、システム設計で決定しているので、変更す
ることは不可能である。また、ＶＣＯ感度ＫV を大きく
することは、全体のＳ／Ｎ，Ｃ／Ｎ（雑音）に関係して
くるため、困難である。また、ＫV を大きくすることが
可能だとしても、ＶＣＯの新規開発には膨大な費用がか
かるので、好ましくない。
（２）式の関係から、ＫPD・ＫV を大きくするか、また
はＮT を小さくすればよい。しかしながら、実現性を考
えた場合には、ＮT すなわちプログラマブル・デバイダ
の分周比は、システム設計で決定しているので、変更す
ることは不可能である。また、ＶＣＯ感度ＫV を大きく
することは、全体のＳ／Ｎ，Ｃ／Ｎ（雑音）に関係して
くるため、困難である。また、ＫV を大きくすることが
可能だとしても、ＶＣＯの新規開発には膨大な費用がか
かるので、好ましくない。
【００１４】一方、位相比較器感度ＫPDは、位相比較器
の出力におけるハイ（Ｈ）レベルをＰＤH ，ロー（Ｌ）
レベルをＰＤL とすると、次式によって表される。 ＫPD＝（ＰＤH −ＰＤL ）／４π …（５）
の出力におけるハイ（Ｈ）レベルをＰＤH ，ロー（Ｌ）
レベルをＰＤL とすると、次式によって表される。 ＫPD＝（ＰＤH −ＰＤL ）／４π …（５）
【００１５】位相比較器感度ＫPDを大きくするために
は、電源電圧を高くすればよいが、実際のシステムの傾
向としては、乾電池動作のため、低消費電力化を目的と
して、電源電圧を低くする方向にあって、電源電圧を高
くすることはできない。また、高電圧で位相比較器を駆
動すると、不要波（スプリアス）が増加するため、不要
波を減衰させるフィルタが必要となって、ループ特性
（周波数切り換え時間）に悪影響を生じる。
は、電源電圧を高くすればよいが、実際のシステムの傾
向としては、乾電池動作のため、低消費電力化を目的と
して、電源電圧を低くする方向にあって、電源電圧を高
くすることはできない。また、高電圧で位相比較器を駆
動すると、不要波（スプリアス）が増加するため、不要
波を減衰させるフィルタが必要となって、ループ特性
（周波数切り換え時間）に悪影響を生じる。
【００１６】そこで、周波数シンセサイザの高速化手段
として、ループ・ゲインとは無関係にＰＬＬの動作を強
制的に変えるように、Ｄ／Ａコンバータを使用して、Ｖ
ＣＯのコントロール電圧に一定電圧を供給する方法が多
く用いられていた。この方法では、ＰＬＬの動作に不都
合を生じるため、供給する一定電圧の精度を上げたり、
またはＡ／Ｄコンバータを用いてフィード・バックし
て、電圧を監視する方法が考えられていた。そのため、
装置が複雑化し、設備が大きくなって小型化が難しいと
されていた。
として、ループ・ゲインとは無関係にＰＬＬの動作を強
制的に変えるように、Ｄ／Ａコンバータを使用して、Ｖ
ＣＯのコントロール電圧に一定電圧を供給する方法が多
く用いられていた。この方法では、ＰＬＬの動作に不都
合を生じるため、供給する一定電圧の精度を上げたり、
またはＡ／Ｄコンバータを用いてフィード・バックし
て、電圧を監視する方法が考えられていた。そのため、
装置が複雑化し、設備が大きくなって小型化が難しいと
されていた。
【００１７】本発明は、このような従来技術の課題を解
決しようとするものであって、位相同期式周波数シンセ
サイザにおいて、周波数切り換え時のみ位相比較器感度
ＫPDを大きくすることによって、小規模かつ小型の回路
で、周波数切り換え動作の高速化を実現可能にすること
を目的としている。
決しようとするものであって、位相同期式周波数シンセ
サイザにおいて、周波数切り換え時のみ位相比較器感度
ＫPDを大きくすることによって、小規模かつ小型の回路
で、周波数切り換え動作の高速化を実現可能にすること
を目的としている。
【００１８】
(1) 基準発振器１の出力信号ｆr と、電圧制御発振器４
の出力信号ｆout を分周した信号ｆp とを、位相比較器
３によって位相比較して得られた位相比較誤差信号を、
チャージ・ポンプ回路８に加えて得た制御電圧によっ
て、電圧制御発振器４の発振周波数を制御するととも
に、分周比を変化させることによって出力信号ｆout の
周波数を切り換える位相同期式周波数シンセサイザにお
いて、チャージ・ポンプ回路８に電源電圧を供給するス
イッチ１１を設け、周波数切り換え時における、位相比
較誤差信号の出力タイミングに応じてスイッチ１１を制
御して、チャージ・ポンプ回路８の電源電圧として、通
常の電圧よりも高い電圧を供給する。
の出力信号ｆout を分周した信号ｆp とを、位相比較器
３によって位相比較して得られた位相比較誤差信号を、
チャージ・ポンプ回路８に加えて得た制御電圧によっ
て、電圧制御発振器４の発振周波数を制御するととも
に、分周比を変化させることによって出力信号ｆout の
周波数を切り換える位相同期式周波数シンセサイザにお
いて、チャージ・ポンプ回路８に電源電圧を供給するス
イッチ１１を設け、周波数切り換え時における、位相比
較誤差信号の出力タイミングに応じてスイッチ１１を制
御して、チャージ・ポンプ回路８の電源電圧として、通
常の電圧よりも高い電圧を供給する。
【００１９】(2) 基準発振器１の出力信号ｆr と、電圧
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８にグランド電
位を供給するスイッチ１２を設け、周波数切り換え時に
おける、位相比較誤差信号の出力タイミングに応じてス
イッチ１２を制御して、チャージ・ポンプ回路８のグラ
ンド電位として、通常の電位より低い電圧を供給する。
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８にグランド電
位を供給するスイッチ１２を設け、周波数切り換え時に
おける、位相比較誤差信号の出力タイミングに応じてス
イッチ１２を制御して、チャージ・ポンプ回路８のグラ
ンド電位として、通常の電位より低い電圧を供給する。
【００２０】(3) 基準発振器１の出力信号ｆr と、電圧
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８に、電源電圧
を供給する第１のスイッチ１１とグランド電位を供給す
る第２のスイッチ１２とを設け、周波数を高い方に切り
換えるときは、周波数切り換え時における位相比較誤差
信号の出力タイミングに応じて第１のスイッチ１１を制
御して、チャージ・ポンプ回路８の電源電圧として、通
常の電圧よりも高い電圧を供給し、周波数を低い方に切
り換えるときは、周波数切り換え時における位相比較誤
差信号の出力タイミングに応じて第２のスイッチ１２を
制御して、チャージ・ポンプ回路８のグランド電位とし
て、通常の電位より低い電圧を供給する。
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８に、電源電圧
を供給する第１のスイッチ１１とグランド電位を供給す
る第２のスイッチ１２とを設け、周波数を高い方に切り
換えるときは、周波数切り換え時における位相比較誤差
信号の出力タイミングに応じて第１のスイッチ１１を制
御して、チャージ・ポンプ回路８の電源電圧として、通
常の電圧よりも高い電圧を供給し、周波数を低い方に切
り換えるときは、周波数切り換え時における位相比較誤
差信号の出力タイミングに応じて第２のスイッチ１２を
制御して、チャージ・ポンプ回路８のグランド電位とし
て、通常の電位より低い電圧を供給する。
【００２１】(4) 基準発振器１の出力信号ｆr と、電圧
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８に電源電圧を
供給するＤＣ−ＤＣコンバータ回路１５を設け、周波数
切り換え時における位相比較誤差信号の出力タイミング
に応じてＤＣ−ＤＣコンバータ回路１５を動作させて、
チャージ・ポンプ回路８の電源電圧として、ＤＣ−ＤＣ
コンバータ回路１５の不動作時の電圧より高い電圧を供
給する。
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８に電源電圧を
供給するＤＣ−ＤＣコンバータ回路１５を設け、周波数
切り換え時における位相比較誤差信号の出力タイミング
に応じてＤＣ−ＤＣコンバータ回路１５を動作させて、
チャージ・ポンプ回路８の電源電圧として、ＤＣ−ＤＣ
コンバータ回路１５の不動作時の電圧より高い電圧を供
給する。
【００２２】(5) 基準発振器１の出力信号ｆr と、電圧
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８にグランド電
位を供給するＤＣ−ＤＣコンバータ２４を設け、周波数
切り換え時における位相比較誤差信号の出力タイミング
に応じてＤＣ−ＤＣコンバータ２４を動作させて、チャ
ージ・ポンプ回路８のグランド電位として、ＤＣ−ＤＣ
コンバータ回路２４の不動作時の電位より低い電位を供
給する。
制御発振器４の出力信号ｆout を分周した信号ｆp と
を、位相比較器３によって位相比較して得られた位相比
較誤差信号を、チャージ・ポンプ回路８に加えて得た制
御電圧によって、電圧制御発振器４の発振周波数を制御
するとともに、分周比を変化させることによって出力信
号ｆout の周波数を切り換える位相同期式周波数シンセ
サイザにおいて、チャージ・ポンプ回路８にグランド電
位を供給するＤＣ−ＤＣコンバータ２４を設け、周波数
切り換え時における位相比較誤差信号の出力タイミング
に応じてＤＣ−ＤＣコンバータ２４を動作させて、チャ
ージ・ポンプ回路８のグランド電位として、ＤＣ−ＤＣ
コンバータ回路２４の不動作時の電位より低い電位を供
給する。
【００２３】(6) (1) から(5) までのうちいずれかの場
合に、位相比較器３における位相比較結果の位相誤差パ
ルスをローパス特性を有するフィルタで積分し、この積
分結果の出力を振幅一定の信号に変換することによっ
て、位相比較誤差信号を生成する。
合に、位相比較器３における位相比較結果の位相誤差パ
ルスをローパス特性を有するフィルタで積分し、この積
分結果の出力を振幅一定の信号に変換することによっ
て、位相比較誤差信号を生成する。
【００２４】
【作用】位相同期式周波数シンセサイザにおいては、周
波数切り換え時に、位相比較器出力信号を直流電圧に変
換するチャージ・ポンプ回路の電源電圧を上げるか、ま
たはグランド電圧を負電位にすることによって、一時的
に位相比較器感度ＫPDが大きくなるので、周波数シンセ
サイザの出力周波数切り換え時間を短縮することができ
る。
波数切り換え時に、位相比較器出力信号を直流電圧に変
換するチャージ・ポンプ回路の電源電圧を上げるか、ま
たはグランド電圧を負電位にすることによって、一時的
に位相比較器感度ＫPDが大きくなるので、周波数シンセ
サイザの出力周波数切り換え時間を短縮することができ
る。
【００２５】この際の電源電圧の可変方法としては、外
部から一時的に電源電圧を供給し、位相比較誤差信号を
基に、アナログスイッチ等によって電圧を切り換える方
法をとることができる。
部から一時的に電源電圧を供給し、位相比較誤差信号を
基に、アナログスイッチ等によって電圧を切り換える方
法をとることができる。
【００２６】または、ＤＣ−ＤＣコンバータ等を用い、
位相比較誤差信号を用いてクロック信号のオン／オフ制
御を行なって、電源電圧を昇圧し、または負電圧を内部
で発生させることによって、チャージ・ポンプ回路の電
源電圧を制御する方法をとることもできる。
位相比較誤差信号を用いてクロック信号のオン／オフ制
御を行なって、電源電圧を昇圧し、または負電圧を内部
で発生させることによって、チャージ・ポンプ回路の電
源電圧を制御する方法をとることもできる。
【００２７】
【実施例】図１は、本発明の実施例(1) を示したもので
あって、チャージ・ポンプ回路の電源電圧を高電圧に変
化させる場合の実施例を示している。図８の場合と同じ
ものを同じ番号で示し、１１はアナログスイッチ回路等
からなるスイッチ（ＳＷ）である。図中、(a) は回路構
成例を示し、(b) は各部電圧を示すタイムチャートであ
る。
あって、チャージ・ポンプ回路の電源電圧を高電圧に変
化させる場合の実施例を示している。図８の場合と同じ
ものを同じ番号で示し、１１はアナログスイッチ回路等
からなるスイッチ（ＳＷ）である。図中、(a) は回路構
成例を示し、(b) は各部電圧を示すタイムチャートであ
る。
【００２８】チャージ・ポンプ８は、常時は、電源供給
側に挿入されたスイッチ１１を経て、通常の電源電圧
（正電圧）を供給されている。位相比較器３は、基準周
波数ｆ r の信号と、分周信号ｆp とを加えられることに
よって、周波数切り換え時に、位相比較誤差信号（ＬＤ
信号）がハイ（Ｈ）レベルになるが、スイッチ１１は、
ＬＤ信号のＨレベルに応じて、チャージ・ポンプ回路８
の電源電圧を、高電圧に切り換える。ここで、位相比較
誤差信号（ＬＤ信号）は、位相比較結果の位相誤差パル
スの発生期間に対応して、位相比較器３から出力される
振幅一定の信号である。
側に挿入されたスイッチ１１を経て、通常の電源電圧
（正電圧）を供給されている。位相比較器３は、基準周
波数ｆ r の信号と、分周信号ｆp とを加えられることに
よって、周波数切り換え時に、位相比較誤差信号（ＬＤ
信号）がハイ（Ｈ）レベルになるが、スイッチ１１は、
ＬＤ信号のＨレベルに応じて、チャージ・ポンプ回路８
の電源電圧を、高電圧に切り換える。ここで、位相比較
誤差信号（ＬＤ信号）は、位相比較結果の位相誤差パル
スの発生期間に対応して、位相比較器３から出力される
振幅一定の信号である。
【００２９】これによって、ＰＬＬ全体としては、通常
時と変わらない動作を繰り返しているが、チャージ・ポ
ンプ回路８の電源電圧が上がるので、位相比較器感度が
上がって、迅速に、位相比較誤差が小さくなり、または
ゼロに近づいて、ＬＤ信号がロー（Ｌ）レベルに切り換
えられる。ＬＤ信号がＬレベルになったとき、スイッチ
１１は再び正電圧側に切り換えられて、チャージ・ポン
プ回路８は通常の動作状態に戻る。
時と変わらない動作を繰り返しているが、チャージ・ポ
ンプ回路８の電源電圧が上がるので、位相比較器感度が
上がって、迅速に、位相比較誤差が小さくなり、または
ゼロに近づいて、ＬＤ信号がロー（Ｌ）レベルに切り換
えられる。ＬＤ信号がＬレベルになったとき、スイッチ
１１は再び正電圧側に切り換えられて、チャージ・ポン
プ回路８は通常の動作状態に戻る。
【００３０】図１に示された実施例によれば、閉ループ
状態のままで、位相比較感度を向上させることによっ
て、周波数シンセサイザの出力周波数切り換え時間を短
縮して、高速動作を行なうので、ＰＬＬのループ動作上
からは不都合がなく、スムーズに動作を行なうことがで
きる。さらに、チャージ・ポンプ回路は、周波数切り換
え時には高電圧で動作するが、通常時（ＰＬＬロック状
態）には、正電圧駆動されているので、不要波を発生す
る恐れはない。
状態のままで、位相比較感度を向上させることによっ
て、周波数シンセサイザの出力周波数切り換え時間を短
縮して、高速動作を行なうので、ＰＬＬのループ動作上
からは不都合がなく、スムーズに動作を行なうことがで
きる。さらに、チャージ・ポンプ回路は、周波数切り換
え時には高電圧で動作するが、通常時（ＰＬＬロック状
態）には、正電圧駆動されているので、不要波を発生す
る恐れはない。
【００３１】図２は、本発明の実施例(2) を示したもの
であって、位相誤差パルスから位相比較誤差信号（ＬＤ
信号）を生成する回路の実施例を示している。図中にお
いて、(a) は回路構成例を示し、(b) は各部電圧を示す
タイムチャートである。
であって、位相誤差パルスから位相比較誤差信号（ＬＤ
信号）を生成する回路の実施例を示している。図中にお
いて、(a) は回路構成例を示し、(b) は各部電圧を示す
タイムチャートである。
【００３２】図２において、抵抗Ｒ１、コンデンサＣ
１，Ｃ２、ダイオードＤ１からなる回路は、ローパス・
フィルタを構成し、位相誤差パルスを積分した信号を出
力する。インバータ回路Ｉ１は、この積分出力信号を一
定レベルのＬＤ信号に変換して出力する。なおインバー
タ回路の代わりに、ゲート回路を使用してもよい。イン
バータ回路を使用する場合は、実施例(1) の場合とタイ
ミング関係が逆になるので、インバータ回路Ｉ１の後段
にさらにインバータ回路を挿入する。
１，Ｃ２、ダイオードＤ１からなる回路は、ローパス・
フィルタを構成し、位相誤差パルスを積分した信号を出
力する。インバータ回路Ｉ１は、この積分出力信号を一
定レベルのＬＤ信号に変換して出力する。なおインバー
タ回路の代わりに、ゲート回路を使用してもよい。イン
バータ回路を使用する場合は、実施例(1) の場合とタイ
ミング関係が逆になるので、インバータ回路Ｉ１の後段
にさらにインバータ回路を挿入する。
【００３３】図３は、本発明の実施例(3) を示したもの
であって、チャージ・ポンプ回路のグランド電位として
負電圧を使用する場合の実施例を示している。図８の場
合と同じものを同じ番号で示し、１２はアナログスイッ
チ回路等からなるスイッチ（ＳＷ）である。
であって、チャージ・ポンプ回路のグランド電位として
負電圧を使用する場合の実施例を示している。図８の場
合と同じものを同じ番号で示し、１２はアナログスイッ
チ回路等からなるスイッチ（ＳＷ）である。
【００３４】位相比較器３とチャージ・ポンプ回路８の
動作は、実施例(1) の場合と同様である。スイッチ１２
は、通常時、ＬＤ信号のＬレベルに応じて、チャージ・
ポンプ回路８のグランド電位としてゼロ電位を接続して
いるが、周波数切り替え時には、ＬＤ信号のＨレベルに
応じて、チャージ・ポンプ回路８のグランド電位を、負
電圧に切り換える。
動作は、実施例(1) の場合と同様である。スイッチ１２
は、通常時、ＬＤ信号のＬレベルに応じて、チャージ・
ポンプ回路８のグランド電位としてゼロ電位を接続して
いるが、周波数切り替え時には、ＬＤ信号のＨレベルに
応じて、チャージ・ポンプ回路８のグランド電位を、負
電圧に切り換える。
【００３５】位相比較器感度ＫPDは、前述のように
（５）式によって示される。（５）式において、ＰＤL
は、グランド電位がゼロの場合は、通常、０Ｖ〜０．２
Ｖと考えられるが、グランド電位を−５Ｖにすれば、 ＫPD＝〔＋５−（−５）〕／４π …（６） となって、位相比較器感度ＫPDが大きくなるので、実施
例(1) の場合と同様に、周波数シンセサイザの出力周波
数切り換え時間を短縮することができる。
（５）式によって示される。（５）式において、ＰＤL
は、グランド電位がゼロの場合は、通常、０Ｖ〜０．２
Ｖと考えられるが、グランド電位を−５Ｖにすれば、 ＫPD＝〔＋５−（−５）〕／４π …（６） となって、位相比較器感度ＫPDが大きくなるので、実施
例(1) の場合と同様に、周波数シンセサイザの出力周波
数切り換え時間を短縮することができる。
【００３６】図４は、本発明の実施例(4) を示したもの
であって、チャージ・ポンプ回路の電源電圧として高電
圧と負電圧とを使用する場合の実施例を示し、図１およ
び図３の場合と同じものを同じ番号で示している。図
中、(a) は回路構成例を示し、(b) は各部電圧を示すタ
イムチャートである。
であって、チャージ・ポンプ回路の電源電圧として高電
圧と負電圧とを使用する場合の実施例を示し、図１およ
び図３の場合と同じものを同じ番号で示している。図
中、(a) は回路構成例を示し、(b) は各部電圧を示すタ
イムチャートである。
【００３７】図４に示された実施例では、チャージ・ポ
ンプ回路８の電源電圧として、スイッチ１１を経て正電
圧と高電圧とを切り替えて供給し、チャージ・ポンプ回
路８のグランド電位として、スイッチ１２を経てゼロ電
位と負電圧とを切り替えて供給するようになっている。
ンプ回路８の電源電圧として、スイッチ１１を経て正電
圧と高電圧とを切り替えて供給し、チャージ・ポンプ回
路８のグランド電位として、スイッチ１２を経てゼロ電
位と負電圧とを切り替えて供給するようになっている。
【００３８】図５は、チャージ・ポンプ回路の構成例を
示したものであって、Ａ，Ｂはそれぞれスイッチを示し
ている。周波数を高い方に切り換えるときは、位相比較
器からの出力に応じてＡスイッチのオン状態が長くな
り、ＬＰＦの積分電圧を上昇させるように動作する。逆
に、周波数を低い方に切り換えるときは、位相比較器か
らの出力に応じてＢスイッチのオン状態が長くなり、Ｌ
ＰＦの積分電圧を降下させるように動作する。
示したものであって、Ａ，Ｂはそれぞれスイッチを示し
ている。周波数を高い方に切り換えるときは、位相比較
器からの出力に応じてＡスイッチのオン状態が長くな
り、ＬＰＦの積分電圧を上昇させるように動作する。逆
に、周波数を低い方に切り換えるときは、位相比較器か
らの出力に応じてＢスイッチのオン状態が長くなり、Ｌ
ＰＦの積分電圧を降下させるように動作する。
【００３９】図４の回路において、周波数を高い方に切
り換える場合には、切り換え信号がＨレベルとなって、
ＬＤ信号に応じてアンド回路１３から信号が発生し
て、スイッチ１１がオンとなり、高電圧がチャージ・ポ
ンプ回路８に供給されて、ＬＰＦの積分電圧をより速く
上昇させることができるようになる。この状態では、ス
イッチ１２はオフとなる。
り換える場合には、切り換え信号がＨレベルとなって、
ＬＤ信号に応じてアンド回路１３から信号が発生し
て、スイッチ１１がオンとなり、高電圧がチャージ・ポ
ンプ回路８に供給されて、ＬＰＦの積分電圧をより速く
上昇させることができるようになる。この状態では、ス
イッチ１２はオフとなる。
【００４０】一方、周波数を低い方に切り換える場合に
は、切り換え信号がＬレベルとなって、ＬＤ信号に応じ
てアンド回路１４から信号が発生して、スイッチ１２
がオンとなり、負電圧がチャージ・ポンプ回路８に供給
されて、ＬＰＦの積分電圧をより速く降下させることが
できるようになる。この状態では、スイッチ１１はオフ
となる。
は、切り換え信号がＬレベルとなって、ＬＤ信号に応じ
てアンド回路１４から信号が発生して、スイッチ１２
がオンとなり、負電圧がチャージ・ポンプ回路８に供給
されて、ＬＰＦの積分電圧をより速く降下させることが
できるようになる。この状態では、スイッチ１１はオフ
となる。
【００４１】ＰＬＬの高速動作が終了して、ＬＤ信号が
Ｌレベルになると、スイッチ１１，１２はそれぞれ正電
圧側とグランド電位側に切り換えられて、通常の動作を
開始する。
Ｌレベルになると、スイッチ１１，１２はそれぞれ正電
圧側とグランド電位側に切り換えられて、通常の動作を
開始する。
【００４２】図６は、本発明の実施例(5) を示したもの
であって、ＤＣ−ＤＣコンバータ回路を用いてチャージ
・ポンプ回路に正電圧と高電圧とを供給する場合の実施
例を示している。図８の場合と同じものを同じ番号で示
し、１５はチャージ・ポンプ回路に電源を供給するＤＣ
−ＤＣコンバータ回路である。
であって、ＤＣ−ＤＣコンバータ回路を用いてチャージ
・ポンプ回路に正電圧と高電圧とを供給する場合の実施
例を示している。図８の場合と同じものを同じ番号で示
し、１５はチャージ・ポンプ回路に電源を供給するＤＣ
−ＤＣコンバータ回路である。
【００４３】ＤＣ−ＤＣコンバータ回路１５において、
１６はクロック発生回路であって、一定周波数のクロッ
クを発生する。周波数切り換え時には、位相比較器３か
らのＬＤ信号がＨレベルになるので、アンド回路１７を
経てクロック信号の供給が開始され、インバータ１８を
経て、コンデンサ２２の一端を、クロックに応じて＋５
Ｖとゼロ電位とに交互に制御することによって、ダイオ
ード２０，２１とコンデンサ２２，２３からなる回路を
経て、インバータ出力と＋５Ｖを加算した電圧（＋１０
Ｖ）が出力されて、チャージ・ポンプ回路８に電源電圧
として供給される。位相誤差が小さくなった状態で、Ｌ
Ｄ信号がＬレベルになると、クロックの供給が停止され
て、チャージ・ポンプ回路８の電源電圧は＋５Ｖに戻
る。
１６はクロック発生回路であって、一定周波数のクロッ
クを発生する。周波数切り換え時には、位相比較器３か
らのＬＤ信号がＨレベルになるので、アンド回路１７を
経てクロック信号の供給が開始され、インバータ１８を
経て、コンデンサ２２の一端を、クロックに応じて＋５
Ｖとゼロ電位とに交互に制御することによって、ダイオ
ード２０，２１とコンデンサ２２，２３からなる回路を
経て、インバータ出力と＋５Ｖを加算した電圧（＋１０
Ｖ）が出力されて、チャージ・ポンプ回路８に電源電圧
として供給される。位相誤差が小さくなった状態で、Ｌ
Ｄ信号がＬレベルになると、クロックの供給が停止され
て、チャージ・ポンプ回路８の電源電圧は＋５Ｖに戻
る。
【００４４】図６の回路によれば、周波数切り換え時に
は、ＬＤ信号がＨレベルとなるので、チャージ・ポンプ
回路に高電圧が供給されて、高速動作が行なわれる。位
相誤差が小さくなった状態では、ＬＤ信号がＬレベルと
なるので、チャージ・ポンプ回路に正電圧が供給され
て、通常のＰＬＬ動作が行なわれる。インバータ１８
は、出力容量を増大するために、２個並列にしてもよ
い。
は、ＬＤ信号がＨレベルとなるので、チャージ・ポンプ
回路に高電圧が供給されて、高速動作が行なわれる。位
相誤差が小さくなった状態では、ＬＤ信号がＬレベルと
なるので、チャージ・ポンプ回路に正電圧が供給され
て、通常のＰＬＬ動作が行なわれる。インバータ１８
は、出力容量を増大するために、２個並列にしてもよ
い。
【００４５】図７は、本発明の実施例(6) を示したもの
であって、ＤＣ−ＤＣコンバータを用いてチャージ・ポ
ンプ回路に負電圧を供給する場合の実施例を示してい
る。図８の場合と同じものを同じ番号で示し、２４はチ
ャージ・ポンプ回路にグランド電位を供給するＤＣ−Ｄ
Ｃコンバータ回路である。
であって、ＤＣ−ＤＣコンバータを用いてチャージ・ポ
ンプ回路に負電圧を供給する場合の実施例を示してい
る。図８の場合と同じものを同じ番号で示し、２４はチ
ャージ・ポンプ回路にグランド電位を供給するＤＣ−Ｄ
Ｃコンバータ回路である。
【００４６】図７の回路においては、周波数切り換え時
には、ＬＤ信号がＨレベルになるので、アンド回路１７
を経てクロック信号の供給が開始され、インバータ１８
を経て、コンデンサ２２の一端を、クロックに応じて＋
５Ｖとゼロ電位とに交互に制御することによって、ダイ
オード２０，２１とコンデンサ２２，２３からなる回路
を経て、インバータ出力の極性を反転した電圧（−５
Ｖ）が出力されて、チャージ・ポンプ回路８にグランド
電位として供給される。位相誤差が小さくなった状態
で、ＬＤ信号がＬレベルになると、クロックの供給が停
止されて、チャージ・ポンプ回路８のグランド電位はゼ
ロ電位に戻る。
には、ＬＤ信号がＨレベルになるので、アンド回路１７
を経てクロック信号の供給が開始され、インバータ１８
を経て、コンデンサ２２の一端を、クロックに応じて＋
５Ｖとゼロ電位とに交互に制御することによって、ダイ
オード２０，２１とコンデンサ２２，２３からなる回路
を経て、インバータ出力の極性を反転した電圧（−５
Ｖ）が出力されて、チャージ・ポンプ回路８にグランド
電位として供給される。位相誤差が小さくなった状態
で、ＬＤ信号がＬレベルになると、クロックの供給が停
止されて、チャージ・ポンプ回路８のグランド電位はゼ
ロ電位に戻る。
【００４７】この場合も、実施例(5) の場合と同様に、
ＰＬＬの周波数切り換えの高速化を実現することができ
るとともに、位相誤差が小さくなった状態では、通常の
ＰＬＬ動作を行なうことができる。
ＰＬＬの周波数切り換えの高速化を実現することができ
るとともに、位相誤差が小さくなった状態では、通常の
ＰＬＬ動作を行なうことができる。
【００４８】実施例(5) または(6) の構成では、ＣＭＯ
Ｓインバータを使用してＤＣ−ＤＣコンバータを形成す
ることによって、外部から高電圧を供給する必要がな
く、通常の電圧のみで高電圧または負電圧を発生するこ
とができるので、回路規模を小さくすることができ、小
型化に有効である。
Ｓインバータを使用してＤＣ−ＤＣコンバータを形成す
ることによって、外部から高電圧を供給する必要がな
く、通常の電圧のみで高電圧または負電圧を発生するこ
とができるので、回路規模を小さくすることができ、小
型化に有効である。
【００４９】
【発明の効果】以上説明したように本発明によれば、位
相同期式周波数シンセサイザにおいて、周波数切り換え
時に、一時的に、チャージ・ポンプ回路の電源電圧を昇
圧し、またはグランド電位を負電圧とすることによっ
て、短時間、位相比較器感度ＫPDを大きくするようにし
たので、周波数切り換え時間を短縮することができると
ともに、ＰＬＬロック時の位相誤差が大きくなって、Ｓ
／Ｎ，Ｃ／Ｎの劣化を招く恐れがない。
相同期式周波数シンセサイザにおいて、周波数切り換え
時に、一時的に、チャージ・ポンプ回路の電源電圧を昇
圧し、またはグランド電位を負電圧とすることによっ
て、短時間、位相比較器感度ＫPDを大きくするようにし
たので、周波数切り換え時間を短縮することができると
ともに、ＰＬＬロック時の位相誤差が大きくなって、Ｓ
／Ｎ，Ｃ／Ｎの劣化を招く恐れがない。
【００５０】この際、高電圧または負電圧を発生するた
めに、ＣＭＯＳインバータを用いてＤＣ−ＤＣコンバー
タを構成した場合には、通常の電源電圧のみを使用し
て、高電圧または負電圧を発生することができるので、
回路を小型化することができる。
めに、ＣＭＯＳインバータを用いてＤＣ−ＤＣコンバー
タを構成した場合には、通常の電源電圧のみを使用し
て、高電圧または負電圧を発生することができるので、
回路を小型化することができる。
【００５１】本発明の構成の実現に際しては、Ｄ／Ａコ
ンバータ等を使用しないので、回路構成が大規模化する
ことがなく、消費電力が増加することがないので、位相
同期式周波数シンセサイザを用いた機器の低消費電力化
に有効である。
ンバータ等を使用しないので、回路構成が大規模化する
ことがなく、消費電力が増加することがないので、位相
同期式周波数シンセサイザを用いた機器の低消費電力化
に有効である。
【図１】本発明の実施例(1) を示す図であって、(a) は
回路構成例を示し、(b) は各部電圧を示すタイムチャー
トである。
回路構成例を示し、(b) は各部電圧を示すタイムチャー
トである。
【図２】本発明の実施例(2) を示す図であって、(a) は
回路構成例を示し、(b) は各部電圧を示すタイムチャー
トである。
回路構成例を示し、(b) は各部電圧を示すタイムチャー
トである。
【図３】本発明の実施例(3) を示す図である。
【図４】本発明の実施例(4) を示す図であって、(a) は
回路構成例を示し、(b) は各部電圧を示すタイムチャー
トである。
回路構成例を示し、(b) は各部電圧を示すタイムチャー
トである。
【図５】チャージ・ポンプ回路の構成例を示す図であ
る。
る。
【図６】本発明の実施例(5) を示す図である。
【図７】本発明の実施例(6) を示す図である。
【図８】従来の周波数シンセサイザの構成例を示す図で
ある。
ある。
【図９】ＰＬＬのステップ応答特性を例示する図であ
る。
る。
【図１０】ＰＬＬの特性解析のための基本ブロックを示
す図である。
す図である。
１ 基準発振器 ３ 位相比較器 ４ 電圧制御発振器 ８ チャージ・ポンプ回路 １１ スイッチ １２ スイッチ １５ ＤＣ−ＤＣコンバータ回路 ２４ ＤＣ−ＤＣコンバータ回路
Claims (6)
- 【請求項１】 基準発振器の出力信号と、電圧制御発振
器の出力信号を分周した信号とを、位相比較器によって
位相比較して得られた位相比較誤差信号を、チャージ・
ポンプ回路に加えて得た制御電圧によって、前記電圧制
御発振器の発振周波数を制御するとともに、前記分周比
を変化させることによって前記出力信号の周波数を切り
換える位相同期式周波数シンセサイザにおいて、 前記チャージ・ポンプ回路に電源電圧を供給するスイッ
チを設け、周波数切り換え時における前記位相比較誤差
信号の出力タイミングに応じて該スイッチを制御して、
前記チャージ・ポンプ回路の電源電圧として、通常の電
圧よりも高い電圧を供給するようにしたことを特徴とす
る位相同期式周波数シンセサイザ。 - 【請求項２】 基準発振器の出力信号と、電圧制御発振
器の出力信号を分周した信号とを、位相比較器によって
位相比較して得られた位相比較誤差信号を、チャージ・
ポンプ回路に加えて得た制御電圧によって、前記電圧制
御発振器の発振周波数を制御するとともに、前記分周比
を変化させることによって前記出力信号の周波数を切り
換える位相同期式周波数シンセサイザにおいて、 前記チャージ・ポンプ回路にグランド電位を供給するス
イッチを設け、周波数切り換え時における前記位相比較
誤差信号の出力タイミングに応じて該スイッチを制御し
て、前記チャージ・ポンプ回路のグランド電位として、
通常の電位よりも低い電位を供給するようにしたことを
特徴とする位相同期式周波数シンセサイザ。 - 【請求項３】 基準発振器の出力信号と、電圧制御発振
器の出力信号を分周した信号とを、位相比較器によって
位相比較して得られた位相比較誤差信号を、チャージ・
ポンプ回路に加えて得た制御電圧によって、前記電圧制
御発振器の発振周波数を制御するとともに、前記分周比
を変化させることによって前記出力信号の周波数を切り
換える位相同期式周波数シンセサイザにおいて、 前記チャージ・ポンプ回路に、電源電圧を供給する第１
のスイッチとグランド電位を供給する第２のスイッチと
を設け、周波数を高い方に切り換えるときは、周波数切
り換え時における前記位相比較誤差信号の出力タイミン
グに応じて該第１のスイッチを制御して、前記チャージ
・ポンプ回路の電源電圧として、通常の電圧よりも高い
電圧を供給し、周波数を低い方に切り換えるときは、周
波数切り換え時における前記位相比較誤差信号の出力タ
イミングに応じて該第２のスイッチを制御して、前記チ
ャージ・ポンプ回路のグランド電位として、通常の電位
より低い電位を供給するようにしたことを特徴とする位
相同期式周波数シンセサイザ。 - 【請求項４】 基準発振器の出力信号と、電圧制御発振
器の出力信号を分周した信号とを、位相比較器によって
位相比較して得られた位相比較誤差信号を、チャージ・
ポンプ回路に加えて得た制御電圧によって、前記電圧制
御発振器の発振周波数を制御するとともに、前記分周比
を変化させることによって前記出力信号の周波数を切り
換える位相同期式周波数シンセサイザにおいて、 前記チャージ・ポンプ回路に電源電圧を供給するＤＣ−
ＤＣコンバータ回路を設け、周波数切り換え時における
前記位相比較誤差信号の出力タイミングに応じて該ＤＣ
−ＤＣコンバータ回路を動作させて、前記チャージ・ポ
ンプ回路の電源電圧として、該ＤＣ−ＤＣコンバータ回
路の不動作時の電圧より高い電圧を供給するようにした
ことを特徴とする位相同期式周波数シンセサイザ。 - 【請求項５】 基準発振器の出力信号と、電圧制御発振
器の出力信号を分周した信号とを、位相比較器によって
位相比較して得られた位相比較誤差信号を、チャージ・
ポンプ回路に加えて得た制御電圧によって、前記電圧制
御発振器の発振周波数を制御するとともに、前記分周比
を変化させることによって前記出力信号の周波数を切り
換える位相同期式周波数シンセサイザにおいて、 前記チャージ・ポンプ回路にグランド電位を供給するＤ
Ｃ−ＤＣコンバータを設け、周波数切り換え時における
前記位相比較誤差信号の出力タイミングに応じて該ＤＣ
−ＤＣコンバータを動作させて、前記チャージ・ポンプ
回路のグランド電位として、該ＤＣ−ＤＣコンバータ回
路の不動作時の電位より低い電位を供給するようにした
ことを特徴とする位相同期式周波数シンセサイザ。 - 【請求項６】 請求項１から５までのうちいずれかに記
載の位相同期式周波数シンセサイザにおいて、前記位相
比較器における位相比較結果の位相誤差パルスをローパ
ス特性を有するフィルタで積分し、該積分結果の出力を
振幅一定の信号に変換することによって、前記位相比較
誤差信号を生成することを特徴とする位相同期式周波数
シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7126083A JPH08321774A (ja) | 1995-05-25 | 1995-05-25 | 位相同期式周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7126083A JPH08321774A (ja) | 1995-05-25 | 1995-05-25 | 位相同期式周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321774A true JPH08321774A (ja) | 1996-12-03 |
Family
ID=14926189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7126083A Withdrawn JPH08321774A (ja) | 1995-05-25 | 1995-05-25 | 位相同期式周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321774A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| JP2008206035A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | Ｐｌｌ回路 |
-
1995
- 1995-05-25 JP JP7126083A patent/JPH08321774A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| JP2008206035A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337998B1 (ko) | 위상동기루프회로 | |
| JP2000174616A (ja) | 半導体集積回路 | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| JP2007142791A (ja) | 周波数シンセサイザ | |
| JPH08321774A (ja) | 位相同期式周波数シンセサイザ | |
| US20020163395A1 (en) | Phase-locked loop frequency synthesizer | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| JP3505263B2 (ja) | Ｐｌｌシンセサイザ | |
| JP2909653B2 (ja) | Ｐｌｌ回路 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2004080624A (ja) | 周波数シンセサイザ | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| JP2000040959A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US20050266816A1 (en) | PLL synthesizer | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP2876797B2 (ja) | 位相同期回路 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPH05327492A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JPH09223963A (ja) | 周波数逓倍装置 | |
| JPH11195982A (ja) | Ｐｌｌ回路 | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |