JP2000040959A - Ｐｌｌ周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【課題】 周波数を変更する際の引き込み時間を短縮す
ることができるＰＬＬ周波数シンセサイザを提供するこ
と。 【解決手段】 周波数シンセサイザ１０は、位相比較器
２０、チャージポンプ２２、ＬＰＦ３０、３２、アナロ
グスイッチ３４、３６、ループフィルタ４０、加算器４
２、Ｄ／Ａ変換器４４、ＶＣＯ５０、ミキサ５２、分周
器５４を含んで構成されている。周波数変更時にはアナ
ログスイッチ３４、３６がオフ状態となってチャージポ
ンプ２２の動作が停止し、ループフィルタ４０の出力電
圧Ｖpdが０Ｖに収束するため、ＶＣＯ５０の発振周波数
は、Ｄ／Ａ変換器４４によるプリチャージ動作によって
安定的に目標周波数近傍に設定される。その後、アナロ
グスイッチ３４、３６がオン状態になってチャージポン
プ２２が動作を開始し、速やかにＶＣＯ５０の発振周波
数が目標周波数に同期する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラムアナ
ライザ等に使用されるチャージポンプ付きのＰＬＬ（位
相同期ループ）回路に関する。

【０００２】

【従来の技術】従来からスペクトラムアナライザ等の各
種の計測器には、チャージポンプ付きのＰＬＬ周波数シ
ンセサイザが用いられている。図４は、チャージポンプ
付きの従来のＰＬＬ周波数シンセサイザの構成を示す図
である。同図に示すＰＬＬ周波数シンセサイザ１００
は、位相比較器１０２、チャージポンプ１０４、ループ
フィルタ１０６、加算器１０８、ＶＣＯ（電圧制御発振
器）１１０、ミキサ１１２、分周器１１４、Ｄ／Ａ変換
器１２０を含んで構成されている。ミキサ１１２には、
ＶＣＯ１１０の出力信号の他に周波数設定用信号が入力
されており、この周波数設定用信号の周波数Ｆmix を変
更することにより、ＰＬＬ周波数シンセサイザの出力周
波数が変更される。また、加算器１０８は、周波数引き
込み時間を短縮するために、周波数変更時にプリチュー
ン動作を行うためのものである。このプリチューン動作
とは、周波数設定用信号の周波数Ｆmix に対応する発振
周波数Ｆvco でＶＣＯ１１０を動作させるために必要な
制御電圧を生成してＶＣＯ１１０に印加する動作であ
り、Ｄ／Ａ変換器１２０から加算器１０８に印加する電
圧値を調整して、周波数引き込み後のＶＣＯ１１０に印
加される制御電圧相当の電圧を加算器１０８からＶＣＯ
１１０に印加する。実際には、温度等によってＶＣＯ１
１０の発振状態が変化するため、同期が確立するまでに
はプリチューン動作後ある程度の時間がかかる。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来のＰＬＬ周波数シンセサイザは、原理的にはプリチュ
ーン動作を行うことによって目的とする周波数に短時間
で引き込むことができるが、実際には周波数変更時に一
時的に動作状態が不安定になって同期が確立しなくなる
状態を回避するために、ＶＣＯ１１０の発振周波数を目
標値に設定する前に、一旦発振周波数を下限値あるいは
上限値に設定している。

【０００４】図５は、図４に示したＰＬＬ周波数シンセ
サイザの出力周波数を変更した場合のループフィルタ１
０６の出力電圧Ｖpdの変化の様子を示すタイムチャート
である。また、図６は図４に示したＰＬＬ周波数シンセ
サイザの出力周波数を変更した場合のＶＣＯ１１０の発
振周波数の変化の様子を示すタイムチャートである。

【０００５】ＶＣＯ１１０の発振周波数Ｆvco をＦ１か
らＦ２に変更する場合には、ミキサ１１２に入力される
周波数設定用信号の周波数Ｆmix を変更すればよい。し
かし、周波数Ｆmix を変更するだけだと、一時的に分周
器１１４の出力信号の位相がずれてループフィルタ１０
６の出力電圧が正側電源電圧＋Ｖmax あるいは負側電源
電圧−Ｖmin となって、ＶＣＯ１１０の発振周波数Ｆvc
o がＦmix より高くなって、同期ループに周波数のロッ
クがかからなくなる場合がある。そのため、一時的にＶ
ＣＯ１１０の発振周波数Ｆvco がその下限値であるＦmi
n になるように、Ｄ／Ａ変換器１２０から加算器１０８
に印加される電圧を設定するプリチューン動作が行われ
る。その後、ＶＣＯ１１０の発振周波数Ｆvco がＦ２に
なるように再度プリチューン動作が行われ、所定時間経
過の後、ＰＬＬ周波数シンセサイザ１００の出力周波数
が目標値であるＦ２に収束する。

【０００６】このように、ＰＬＬ周波数シンセサイザ１
００の出力周波数を変更する際に、一旦ＶＣＯ１１０の
発振周波数を下限値であるＦmin に設定して安定する時
間を待つ必要があるため、出力周波数の変更を開始して
から目標値となる周波数に収束するまでの時間は、図５
に示したように、周波数Ｆmin に安定するまでの時間ｔ
１とその後目標周波数Ｆ２に収束する間での時間ｔ２と
を合計した時間となって、引き込み時間が長くなるとい
う問題があった。

【０００７】本発明は、このような点に鑑みて創作され
たものであり、その目的は、周波数を変更する際の引き
込み時間を短縮することができるＰＬＬ周波数シンセサ
イザを提供することにある。

【０００８】

【課題を解決するための手段】上述した課題を解決する
ために、本発明のＰＬＬ周波数シンセサイザは、周波数
変更時に、チャージポンプの動作を一時的に停止させる
とともに、変更後の周波数に対応する電圧制御発振器の
制御電圧に相当する所定の電圧を電圧発生手段によって
発生している。チャージポンプの動作が一時的に停止す
るため、周波数変更時に同期外れ状態となってもループ
フィルタの出力電圧が大きく変動することがなく、しか
も電圧発生手段が発生する電圧によって電圧制御発振器
の発振周波数がほぼ目標値に設定されるため、チャージ
ポンプの動作が再開された後に同期確立までに要する時
間が短縮され、周波数引き込み時間を短くすることがで
きる。

【０００９】チャージポンプの動作を一時的に停止させ
る動作制限手段としては、チャージポンプに対する動作
電源の接続状態を切り替えるスイッチを用いることが好
ましい。動作電源を切断することにより、容易に動作状
態を停止させることができる。また、この動作制限手段
には、動作電源とチャージポンプとの間に接続されたロ
ーパスフィルタを備えることが好ましい。チャージポン
プに印加する動作電源電圧を徐々に高くすることによ
り、動作再開時にループフィルタ内のキャパシタに対す
る急激な充放電動作が抑制されるため、ループフィルタ
の出力電圧の大きな変動を抑えることができ、電圧制御
発振器の発振周波数が目標値に収束するまでの時間が短
くなって、同期確立までに要する時間をさらに短縮する
ことができる。

【００１０】また、上述した電圧発生手段は、デジタル
・アナログ変換器で構成することが好ましい。このデジ
タル・アナログ変換器に、変更後の周波数に対応するデ
ジタルデータを入力することにより、必要な電圧を容易
に生成することができる。

【００１１】また、電圧制御発振器の出力信号と所定の
周波数設定用信号とをミキサによって混合し、この混合
信号を可変分周比の分周器で分周した後の信号と所定の
基準周波数信号とを同期させることが好ましい。チャー
ジポンプが常時動作している場合には、周波数変更時に
電圧制御発振器から出力される信号の周波数が不安定に
なるため、電圧制御発振器から出力される信号の周波数
と周波数設定用信号の周波数との大小関係が逆転するな
どの現象が生じて周波数のロックがかからない場合もあ
るが、本発明では周波数変更時に電圧制御発振器の発振
周波数が目標値近傍に速やかに変化し、このような逆転
現象は生じないため、電圧制御発振器の発振周波数を一
旦上限値あるいは下限値に設定した後に目標値に設定す
る必要がなく、余分な制御動作が不要になった分、周波
数引き混みの時間を短縮することができる。

【００１２】

【発明の実施の形態】以下、本発明を適用した一実施形
態のＰＬＬ周波数シンセサイザについて、図面を参照し
ながら説明する。

【００１３】図１は、本実施形態のＰＬＬ周波数シンセ
サイザの構成を示す図である。図１に示す周波数シンセ
サイザ１０は、位相比較器２０、チャージポンプ２２、
ＬＰＦ（ローパスフィルタ）３０、３２、アナログスイ
ッチ３４、３６、ループフィルタ４０、加算器４２、Ｄ
／Ａ変換器４４、ＶＣＯ５０、ミキサ５２、分周器５４
を含んで構成されている。

【００１４】位相比較器２０は、２つの入力端子Ａ、Ｂ
を有しており、一方の入力端子Ａに入力される基準周波
数信号としての参照信号と、他方の入力端子Ｂに入力さ
れる分周器５４の出力信号（分周信号）との位相比較を
行う。また、位相比較器２０は、２つの出力端子Ｃ、Ｄ
を有しており、参照信号の位相が分周信号の位相よりも
進んでいる場合にはその位相差に応じたデューティ比を
有する制御信号を一方の出力端子Ｃから出力し、反対に
参照信号の位相が分周信号の位相よりも遅れている場合
にはその位相差に応じたデューティ比を有する制御信号
を他方の出力端子Ｄから出力する。

【００１５】チャージポンプ２２は、２つの定電流源２
４、２６によって構成されている。一方の定電流源２４
は、ＬＰＦ３０およびアナログスイッチ３４を介して電
圧＋Ｖmax の正側電源ラインに接続されており、位相比
較器２０の一方の出力端子Ｃから出力される制御信号に
応じた電流供給動作を行う。また、他方の定電流源２６
は、ＬＰＦ３２およびアナログスイッチ３６を介して電
圧−Ｖmin の負側電源ラインに接続されており、位相比
較器２０の他方の出力端子Ｄから出力される制御信号に
応じた電流供給動作を行う。

【００１６】ループフィルタ４０は、チャージポンプ２
２から供給される電流によって内蔵されるキャパシタに
対して充放電動作を行うものであり、チャージポンプ２
２内の一方の定電流源２４が動作して充電動作が行われ
ると出力電圧Ｖpdが上昇し、反対にチャージポンプ２２
内の他方の定電流源２６が動作して放電動作が行われる
と出力電圧Ｖpdが下降する。また、加算器４２は、プリ
チューン動作を行うためのものであり、Ｄ／Ａ変換器４
４から印加されるプリチューン電圧Ｖdaとループフィル
タ４０の出力電圧Ｖpdとを合成して電圧加算を行い、そ
の加算電圧Ｖerr を出力する。

【００１７】ＶＣＯ５０は、加算器４２の出力電圧Ｖer
r が印加され、これを制御電圧として所定の発振動作を
行う。ＶＣＯ５０の出力は、本実施形態のＰＬＬ周波数
シンセサイザ１０の出力として取り出される。ミキサ５
２は、ＶＣＯ５０から出力される周波数Ｆvco の出力信
号と、別に入力される周波数Ｆmix の周波数設定用信号
とを混合して、周波数Ｆvco ±Ｆmix の信号を出力す
る。分周器５４は、分周比が１／Ｎに設定されており、
ミキサ５２から入力される信号をＮ分周した分周信号を
出力する。このＮの値は、外部から変更が可能である。

【００１８】上述したＬＰＦ３０、３２、アナログスイ
ッチ３４、３６が動作制限手段に、Ｄ／Ａ変換器４４が
電圧発生手段に、加算器４２が電圧合成手段にそれぞれ
対応している。

【００１９】本実施形態のＰＬＬ周波数シンセサイザ１
０はこのような構成を有しており、次にその動作を説明
する。図２は、ＰＬＬ周波数シンセサイザ１０の各部の
出力波形を示す図である。また、図３はＰＬＬ周波数シ
ンセサイザ１０の出力周波数を変更した場合のＶＣＯ５
０の発振周波数の変化の様子を示す図である。例えば、
ＶＣＯ５０の周波数Ｆvco をＦ１からＦ２（＜Ｆ１）に
変更する場合の動作を説明する。

【００２０】（１）周波数安定時の動作 図２に示すように、ＰＬＬ周波数シンセサイザ１０の出
力周波数であるＶＣＯ５０の発振周波数Ｆvco がＦ１で
安定している状態では、２つのアナログスイッチ３４、
３６に入力されるチャージポンプ制御信号ＣＰcontがハ
イレベルに設定されており、これら２つのアナログスイ
ッチ３４、３６がともにオン状態にある。このため、チ
ャージポンプ２２内の一方の定電流源２４に正側電源電
圧＋Ｖmax が印加されるとともに、他方の定電流源２６
に負側電源電圧−Ｖmin が印加される。

【００２１】また、ＶＣＯ５０を周波数Ｆ２で発振させ
るために必要な所定の電圧がＤ／Ａ変換器４４によって
生成されており、このＤ／Ａ変換器４４の出力電圧とル
ープフィルタ４０の出力電圧Ｖpdとが加算された電圧が
発振周波数を設定する制御電圧としてＶＣＯ５０に印加
されている。したがって、Ｄ／Ａ変換器４４によって生
成される電圧によってＶＣＯ５０の発振周波数Ｆvco が
ほぼ目標値Ｆ２に設定されており、動作温度等によって
生じる誤差分がループフィルタ４０の出力電圧Ｖpdによ
って調整されている。

【００２２】（２）周波数変更時の動作 上述したようにＰＬＬ周波数シンセサイザ１０が安定し
て動作している状態において、以下の設定変更を行うこ
とにより、その出力周波数がＦ１からＦ２に変更され
る。 （ａ）ミキサ５２に入力する周波数設定用信号の周波数
Ｆmix を周波数Ｆ２に対応した値に設定する。 （ｂ）チャージポンプ制御信号ＣＰcontをローレベルに
変更する。 （ｃ）Ｄ／Ａ変換器４４に入力するプリチューン用デー
タを変更して、プリチューン設定電圧ＶdaをＶＣＯ５０
の発振周波数Ｆvco が目標値Ｆ２となる値に変更する。

【００２３】例えば、ミキサ５２から出力される差成分
（Ｆmix −Ｆvco ）が用いられて同期引き込みが行われ
る場合を考える。ミキサ５２から周波数Ｆmix −Ｆvco
の信号が出力されると、分周器５４ではこの信号をＮ分
周した周波数（Ｆmix −Ｆvco ）／Ｎの信号が出力さ
れ、位相比較器２０の一方の入力端子Ｂに入力される。
位相比較器２０の他方の入力端子Ａには周波数Ｆref の
参照信号が入力されている。ＰＬＬ周波数シンセサイザ
１０では、位相比較器２０の２つの入力端子Ａ、Ｂに入
力される信号の位相が一致するように動作するため、こ
れら２つの入力信号の周波数が一致するものとすると、 （Ｆmix −Ｆvco ）／Ｎ＝Ｆref となる。この式を変形して、ＰＬＬ周波数シンセサイザ
１０の出力周波数がＦ２となる周波数設定用信号の周波
数Ｆmix を求めると、 Ｆmix ＝Ｎ×Ｆref ＋Ｆvco ＝Ｎ×Ｆref ＋Ｆ２ となる。このように、ＰＬＬ周波数シンセサイザ１０の
出力周波数をＦ２に変更するために、まずミキサ５２に
入力される周波数設定用信号の周波数Ｆmix がＮ×Ｆre
f ＋Ｆ２に設定される。

【００２４】また、上述した周波数設定用信号の周波数
変更動作と並行して、チャージポンプ制御信号ＣＰcont
がローレベルに変更され、２つのアナログスイッチ３
４、３６がともにオフ状態になる。したがって、チャー
ジポンプ２２は、正側電源ラインおよび負側電源ライン
の両方と切り離された状態となるため、ローパスフィル
タ３０、３２や内部の回路を通して流れる漏れ電流によ
ってその出力電圧が０Ｖに収束する。したがって、この
チャージポンプ２２の後段に接続されたループフィルタ
４０の出力電圧Ｖpdも次第に０Ｖに収束する。

【００２５】また、チャージポンプ制御信号ＣＰcontが
ローレベルに変更されると同時、あるいはその後速やか
に、Ｄ／Ａ変換器４４によって発生されるプリチューン
設定電圧Ｖdaが、発振周波数Ｆ２に対応したＶＣＯ５０
の制御電圧の値に設定される。

【００２６】このようにして各種の設定がなされた場合
のＰＬＬ周波数シンセサイザ１０の動作を以下に示す。
図２に示すように、ＰＬＬ周波数シンセサイザ１０の周
波数変更時にはチャージポンプ制御信号ＣＰcontがロー
レベルになって、ループフィルタ４０の出力電圧Ｖpdが
次第に０Ｖに収束する。この動作と並行して、Ｄ／Ａ変
換器４４の出力電圧であるプリチューン設定電圧Ｖdaを
Ｖ１からＶ２に変更すると、加算器４２の出力電圧Ｖer
r もほぼＶ１からＶ２に変化する。したがって、ＶＣＯ
５０の発振周波数Ｆvco はＦ１からＦ２に変更される。
なお、これらの動作と並行して、ミキサ５２に入力され
る周波数設定用信号の周波数Ｆmix も変更されるが、ア
ナログスイッチ３４、３６がオフ状態となってチャージ
ポンプ２２の本来の動作が停止した状態にあるため、こ
の時点ではこの周波数変更動作はループフィルタ４０の
出力電圧Ｖpdには反映されない。

【００２７】このようにしてＶＣＯ５０の発振周波数Ｆ
vco がプリチューン動作によって目標周波数Ｆ２近傍
（動作温度等によって正確には目標周波数Ｆ２にはなら
ない）に設定された後、チャージポンプ制御信号ＣＰco
ntがハイレベルに変更され、２つのアナログスイッチ３
４、３６がともにオン状態に変更される。正側電源ライ
ンとチャージポンプ２２との間にはＬＰＦ３０が、負側
電源ラインとチャージポンプ２２との間にはＬＰＦ３２
がそれぞれ挿入されているため、図２に示すように、チ
ャージポンプ２２の動作電圧Ｖｓが徐々に高くなってい
って、チャージポンプ２２が本来の動作を開始する。こ
のとき、ＶＣＯ５０の発振周波数Ｆvco はほぼＦ２とな
っているため（この周波数をＦ２′とする）、ミキサ５
２からは周波数がＦmix −Ｆ２′となる信号が出力さ
れ、分周器５４から位相比較器２０に対して周波数（Ｆ
mix −Ｆ２′）／Ｎの信号が入力される。したがって、
チャージポンプ制御信号ＣＰcontがハイレベルになって
所定時間経過の後、ＶＣＯ５０の発振周波数Ｆvco がＦ
２に収束し、参照信号Ｆref に同期した周波数Ｆ２の信
号がＰＬＬ周波数シンセサイザ１０から出力される。し
かも、チャージポンプ２２が動作を開始する前に、すで
にＶＣＯ５０の発振周波数Ｆvco はＦ２に近いＦ２′に
設定されているため、その後この発振周波数Ｆvco がＦ
２に収束して安定するまでの時間はごく短時間となる。

【００２８】このように、本実施形態のＰＬＬ周波数シ
ンセサイザ１０は、チャージポンプ２２と電源ラインと
の間にアナログスイッチ３４、３６とＬＰＦ３０、３２
が接続されており、出力周波数をＦ１からＦ２に変更す
る際には、このアナログスイッチ３４、３６が一時的に
オフ状態になる。したがって、チャージポンプ２２の動
作が一旦停止し、ループフィルタ４０の出力電圧Ｖpdが
０Ｖに収束する。したがって、ミキサ５２に入力される
周波数設定用信号の周波数Ｆmix をＶＣＯ５０の発振周
波数Ｆ２に対応した値に設定する際に、位相比較器２０
の出力状態が不安定になった場合であっても、ループフ
ィルタ４０の出力電圧Ｖpdが正側電源電圧＋Ｖmax ある
いは負側電源電圧−Ｖmin まで大きく変動することがな
く、ＶＣＯ５０にはＤ／Ａ変換器４４によって生成され
たプリチューン設定電圧Ｖ２が印加され、確実に目標周
波数Ｆ２近傍のＦ２′でＶＣＯ５０を発振させることが
できる。したがって、周波数引き込み時間は、チャージ
ポンプ制御信号ＣＰcontがローレベルになってからプリ
チューン動作によってＶＣＯ５０の発振周波数がＦ２′
に変化するまでの時間Ｔ１と、その後チャージポンプ制
御信号ＣＰcontが再びハイレベルになってＶＣＯ５０の
発振周波数が最終的に目標周波数Ｆ２となるまでの時間
Ｔ２とを足し合わせたものとなる。しかも、ループフィ
ルタ４０の出力電圧Ｖpdは、常に０Ｖ近傍を推移するた
め、上述した時間Ｔ２はごく短時間であり、引き込み時
間を短縮することができる。

【００２９】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。例えば、上述した実施形態では、周波数
変換手段としてミキサ５２と分周器５４の両方を備える
ようにしたが、単に周波数変更時の引き込み時間を短縮
するためであれば、ミキサ５２と分周器５４のいずれか
一方を除いて位相同期ループを構成するようにしてもよ
い。

【００３０】また、上述した実施形態では、チャージポ
ンプ２２の動作が停止したときにループフィルタ４０の
出力電圧が０Ｖに収束する場合について説明したが、０
Ｖ以外の所定値に収束する場合にも本発明を適用するこ
とができる。この場合には、この収束する所定値を考慮
してＤ／Ａ変換器４４の出力電圧Ｖdaを設定すればよ
い。

【００３１】

【発明の効果】上述したように、本発明によれば、周波
数変更時に、チャージポンプの動作を一時的に停止させ
るとともに、変更後の周波数に対応する電圧制御発振器
の制御電圧に相当する所定の電圧を電圧発生手段によっ
て発生しており、チャージポンプの動作を一時的に停止
させることにより、周波数変更時に同期外れ状態となっ
てもループフィルタの出力電圧が大きく変動することが
なく、しかも電圧発生手段が発生する電圧によって電圧
制御発振器の発振周波数がほぼ目標値に設定されるた
め、チャージポンプの動作が再開された後に同期確立ま
でに要する時間が短縮され、周波数引き込み時間を短く
することができる。

【図面の簡単な説明】

【図１】一実施形態のＰＬＬ周波数シンセサイザの構成
を示す図である。

【図２】図１に示すＰＬＬ周波数シンセサイザの各部の
信号波形を示す図である。

【図３】周波数変更時のＶＣＯの発振周波数の変化の様
子を示す図である。

【図４】従来のＰＬＬ周波数シンセサイザの構成を示す
図である。

【図５】図４に示す従来のＰＬＬ周波数シンセサイザの
各部の信号波形を示す図である。

【図６】従来のＰＬＬ周波数シンセサイザの周波数変更
時のＶＣＯの発振周波数の変化の様子を示す図である。

【符号の説明】

１０ ＰＬＬ周波数シンセサイザ ２０ 位相比較器 ２２ チャージポンプ ２４、２６ 定電流源 ３０、３２ ＬＰＦ（ローパスフィルタ） ３４、３６ アナログスイッチ ４０ ループフィルタ ４２ 加算器 ４４ Ｄ／Ａ変換器 ５０ ＶＣＯ（電圧制御発振器） ５２ ミキサ ５４ 分周器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定の基準周波数信号に同期した信号を
   生成するＰＬＬ周波数シンセサイザであって、 ループフィルタに含まれるキャパシタに対して充放電を
   行うチャージポンプの動作を制限する動作制限手段と、 前記チャージポンプの非動作状態において電圧制御発振
   器を所定の発振周波数で動作させる制御電圧に対応する
   電圧を発生する電圧発生手段と、 前記電圧発生手段によって発生した電圧と前記ループフ
   ィルタの出力電圧とを合成した電圧を前記制御電圧とし
   て前記電圧制御発振器に印加する電圧合成手段と、 を備え、周波数変更時に前記動作制限手段によって前記
   チャージポンプの動作を一時的に停止させるとともに、
   前記電圧発生手段によって変更後の周波数に対応する電
   圧を発生することを特徴とするＰＬＬ周波数シンセサイ
   ザ。
2. 【請求項２】 請求項１において、 前記動作制限手段は、前記チャージポンプに対する動作
   電源の接続状態を切り替えるスイッチを有することを特
   徴とするＰＬＬ周波数シンセサイザ。
3. 【請求項３】 請求項２において、 前記動作制限手段は、前記動作電源と前記チャージポン
   プとの間に接続されたローパスフィルタを有することを
   特徴とするＰＬＬ周波数シンセサイザ。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記電圧発生手段は、デジタル・アナログ変換器であ
   り、変更後の周波数に対応するデジタルデータが入力さ
   れ、このデジタルデータに基づいて電圧生成動作を行う
   ことを特徴とするＰＬＬ周波数シンセサイザ。
5. 【請求項５】 請求項１〜４のいずれかにおいて、 前記電圧制御発振器から出力される信号と、所定の周波
   数設定用信号とを混合するミキサと、 前記ミキサから出力される信号を所定の可変分周比で分
   周する分周器と、 前記分周器から出力される分周信号と前記基準周波数信
   号との位相比較を行い、その比較結果が前記チャージポ
   ンプに入力される位相比較器と、 をさらに備えることを特徴とするＰＬＬ周波数シンセサ
   イザ。