JP2001016103A - Ｐｌｌシンセサイザ - Google Patents
ＰｌｌシンセサイザInfo
- Publication number
- JP2001016103A JP2001016103A JP11185109A JP18510999A JP2001016103A JP 2001016103 A JP2001016103 A JP 2001016103A JP 11185109 A JP11185109 A JP 11185109A JP 18510999 A JP18510999 A JP 18510999A JP 2001016103 A JP2001016103 A JP 2001016103A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- frequency band
- frequency
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 使用するシステム周波数が変更された場合で
も、ＰＬＬ閉ループゲインの変化を抑え、ロックタイム
の変動や位相エラーの増加を抑えることができるＰＬＬ
シンセサイザを提供する。 【解決手段】 基準信号発生器１、基準信号用可変分周
器２、位相比較器５、ループフィルタ６、電圧制御発振
器３、及び発振信号用分周器４により閉ループを構成す
るＰＬＬシンセサイザ。制御部７は使用するシステムに
応じてシステム切替え時に周波数帯を選択する為のシス
テム周波数帯切替信号ＦＳＬを出力する。前記位相比較
器５は位相比較用基準信号ｆr2と分周信号ｆout／Ｎと
の位相誤差を検出し、前記システム周波数切替え信号Ｆ
ＳＬに応じて電流ゲインを切り替え、前記位相誤差に対
応する電流を出力する。
も、ＰＬＬ閉ループゲインの変化を抑え、ロックタイム
の変動や位相エラーの増加を抑えることができるＰＬＬ
シンセサイザを提供する。 【解決手段】 基準信号発生器１、基準信号用可変分周
器２、位相比較器５、ループフィルタ６、電圧制御発振
器３、及び発振信号用分周器４により閉ループを構成す
るＰＬＬシンセサイザ。制御部７は使用するシステムに
応じてシステム切替え時に周波数帯を選択する為のシス
テム周波数帯切替信号ＦＳＬを出力する。前記位相比較
器５は位相比較用基準信号ｆr2と分周信号ｆout／Ｎと
の位相誤差を検出し、前記システム周波数切替え信号Ｆ
ＳＬに応じて電流ゲインを切り替え、前記位相誤差に対
応する電流を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は１つの電話機で、周
波数帯の異なる複数のシステムに対応したセルラー移動
無線電話機に使用するＰＬＬ(Phase Locked Loop)シン
セサイザに関する。
波数帯の異なる複数のシステムに対応したセルラー移動
無線電話機に使用するＰＬＬ(Phase Locked Loop)シン
セサイザに関する。
【０００２】
【従来の技術】従来のＰＬＬシンセサイザについて図１
１を用いて説明する。
１を用いて説明する。
【０００３】基準信号発生器１は基準信号ｆr1を発生す
る。分周器２は信号ｆr1をＲ回分周することによって、
位相比較の基準信号となる信号ｆr2を出力する。
る。分周器２は信号ｆr1をＲ回分周することによって、
位相比較の基準信号となる信号ｆr2を出力する。
【０００４】電圧制御発振器３は、ループフィルタ６か
らの制御電圧Ｖc及び制御部７からの周波数切替え信号
ＦＳＬにより発振周波数が制御され、発振周波数信号ｆ
outを出力する。可変分周器４は、この信号ｆout を制
御部７からのチャンネル選択信号ＣＳＬに応じてＮ回分
周し、分周信号ｆout ／Ｎを出力する。位相比較器５で
は分周信号ｆout ／Ｎと信号ｆr2を位相比較し、比較結
果をチャージポンプにより直流信号として出力する。従
ってチャージポンプは分周信号ｆout ／Ｎと信号ｆr2の
位相差に対応する電流を出力する。チャージポンプから
の電流信号は、ループフィルタ６にて平滑化され、制御
電圧Ｖcを発生する。以上の構成により位相ロックルー
プが形成される。
らの制御電圧Ｖc及び制御部７からの周波数切替え信号
ＦＳＬにより発振周波数が制御され、発振周波数信号ｆ
outを出力する。可変分周器４は、この信号ｆout を制
御部７からのチャンネル選択信号ＣＳＬに応じてＮ回分
周し、分周信号ｆout ／Ｎを出力する。位相比較器５で
は分周信号ｆout ／Ｎと信号ｆr2を位相比較し、比較結
果をチャージポンプにより直流信号として出力する。従
ってチャージポンプは分周信号ｆout ／Ｎと信号ｆr2の
位相差に対応する電流を出力する。チャージポンプから
の電流信号は、ループフィルタ６にて平滑化され、制御
電圧Ｖcを発生する。以上の構成により位相ロックルー
プが形成される。
【０００５】電圧制御発振器３は広範囲の周波数帯を発
振しなくてはならないので、内部で周波数帯の切替えを
行う。切替制御信号は、制御部７より周波数帯切替信号
ＦＳＬとして出力される。なお、電圧制御発振器３の周
波数帯切替え方法は図に記したように、例えば８００Ｍ
Ｈｚ付近の低周波帯で発振するときには符号３２ａで示
す発振回路を選択し、例えば１．５ＧＨｚ付近の高周波
周波数帯で発振するときには符号３３ａで示す発振回路
を選択するように切替えることができる。又、図１２の
ように、発振回路を切替えるのではなく、共振器部分３
４を低周波数帯で発振するときにはコイル部分がＬ１＋
Ｌ２となるように、スイッチ３４ｅをオフにし、また高
周波数帯で発振するときには、コイル部分がＬ１となる
ようにスイッチ３４ｅをオンに切替える方法でもよい。
振しなくてはならないので、内部で周波数帯の切替えを
行う。切替制御信号は、制御部７より周波数帯切替信号
ＦＳＬとして出力される。なお、電圧制御発振器３の周
波数帯切替え方法は図に記したように、例えば８００Ｍ
Ｈｚ付近の低周波帯で発振するときには符号３２ａで示
す発振回路を選択し、例えば１．５ＧＨｚ付近の高周波
周波数帯で発振するときには符号３３ａで示す発振回路
を選択するように切替えることができる。又、図１２の
ように、発振回路を切替えるのではなく、共振器部分３
４を低周波数帯で発振するときにはコイル部分がＬ１＋
Ｌ２となるように、スイッチ３４ｅをオフにし、また高
周波数帯で発振するときには、コイル部分がＬ１となる
ようにスイッチ３４ｅをオンに切替える方法でもよい。
【０００６】次に、位相比較器の位相誤差信号電流をＫ
cp[A/Hz・sec]、ループフィルタのループ定数をＫlpf[V/
A] 、電圧制御発振器３の発振周波数対制御電圧特性
を、低周波数帯でＫvco1[Hz/V]、高周波数帯でＫvco2[H
z/V]とする。仮にＫvco1＝Ｋvco2＝Ｋvco で一定とする
と、このときのＰＬＬ閉ループゲインＫは次式に示す特
性を有する。
cp[A/Hz・sec]、ループフィルタのループ定数をＫlpf[V/
A] 、電圧制御発振器３の発振周波数対制御電圧特性
を、低周波数帯でＫvco1[Hz/V]、高周波数帯でＫvco2[H
z/V]とする。仮にＫvco1＝Ｋvco2＝Ｋvco で一定とする
と、このときのＰＬＬ閉ループゲインＫは次式に示す特
性を有する。
【０００７】 Ｋ＝Ｋcp・Ｋlpf ・Ｋvco ／Ｎ …（１） また、発振周波数ｆout と可変分周器４の分周数Ｎは次
式に示す関係を有する。
式に示す関係を有する。
【０００８】 Ｎ＝ｆout ／ｆr2 …（２） 可変分周器４は制御部７からのチャンネル選択信号ＣＳ
Ｌに応じて分周数Ｎを変更し、その結果、発振周波数ｆ
outは変更される。つまり、分周数Ｎは発振周波数ｆout
が高くなると増加している。
Ｌに応じて分周数Ｎを変更し、その結果、発振周波数ｆ
outは変更される。つまり、分周数Ｎは発振周波数ｆout
が高くなると増加している。
【０００９】発振周波数ｆoutのうち、低周波数帯を周
波数ｆ1 からｆ2 、高周波数帯を周波数ｆ3からｆ4 と
し、それぞれの発振周波数のときの分周数をＮ1、Ｎ2
、Ｎ3、Ｎ4 とする。また、そのときのＰＬＬ閉ループ
ゲインをＫ1 、Ｋ2 、Ｋ3 、Ｋ4とし、分周器２の出力
周波数fr2は一定とする。
波数ｆ1 からｆ2 、高周波数帯を周波数ｆ3からｆ4 と
し、それぞれの発振周波数のときの分周数をＮ1、Ｎ2
、Ｎ3、Ｎ4 とする。また、そのときのＰＬＬ閉ループ
ゲインをＫ1 、Ｋ2 、Ｋ3 、Ｋ4とし、分周器２の出力
周波数fr2は一定とする。
【００１０】可変分周器４の分周数の関係は、Ｎ1 ＜Ｎ
2 ＜Ｎ3 ＜Ｎ4 となるので、前出の（１）式より、ＰＬ
Ｌ閉ループゲインは、Ｋ1 ＞Ｋ2 ＞Ｋ3 ＞Ｋ4 となる。
従って、発振周波数が高くなると閉ループゲインは小さ
くなる。閉ループゲインの増減はロックタイム、位相エ
ラーに影響を与える。
2 ＜Ｎ3 ＜Ｎ4 となるので、前出の（１）式より、ＰＬ
Ｌ閉ループゲインは、Ｋ1 ＞Ｋ2 ＞Ｋ3 ＞Ｋ4 となる。
従って、発振周波数が高くなると閉ループゲインは小さ
くなる。閉ループゲインの増減はロックタイム、位相エ
ラーに影響を与える。
【００１１】閉ループゲインのロックタイムへの影響を
図１３を用いて説明する。周波数ｆ1 からｆ4 へ発振周
波数foutが変化すると、ＰＬＬの閉ループゲインが小さ
くなることによって、ロックタイムがｔ1 ＜ｔ2 ＜ｔ3
＜ｔ4 と遅くなる。また、周波数ｆ1 からｆ2 の低周波
数帯と、周波数ｆ3 からｆ4 の高周波数帯の２つの帯域
を切替えることによって、ロックタイムにｔ3 −ｔ1
（又はｔ4−ｔ2） の差が生じる。尚、周波数ｆ１から
ｆ2及びｆ3 からｆ4の周波数帯にはそれぞれ複数のチャ
ンネル周波数が設定されている。
図１３を用いて説明する。周波数ｆ1 からｆ4 へ発振周
波数foutが変化すると、ＰＬＬの閉ループゲインが小さ
くなることによって、ロックタイムがｔ1 ＜ｔ2 ＜ｔ3
＜ｔ4 と遅くなる。また、周波数ｆ1 からｆ2 の低周波
数帯と、周波数ｆ3 からｆ4 の高周波数帯の２つの帯域
を切替えることによって、ロックタイムにｔ3 −ｔ1
（又はｔ4−ｔ2） の差が生じる。尚、周波数ｆ１から
ｆ2及びｆ3 からｆ4の周波数帯にはそれぞれ複数のチャ
ンネル周波数が設定されている。
【００１２】
【発明が解決しようとする課題】時分割多重アクセス方
式をとるセルラー移動無線電話機では、チャンネル周波
数を高速に切替える必要があるため、ロックタイムの速
さが要求される。また、位相エラーも変調精度に影響を
与えるため、少ないことが要求される。
式をとるセルラー移動無線電話機では、チャンネル周波
数を高速に切替える必要があるため、ロックタイムの速
さが要求される。また、位相エラーも変調精度に影響を
与えるため、少ないことが要求される。
【００１３】しかし、広範囲の周波数帯を発振する場合
に、上記のように発振周波数帯の切替えによってＰＬＬ
閉ループゲインが変化して、ロックタイムや位相エラー
が増加する。
に、上記のように発振周波数帯の切替えによってＰＬＬ
閉ループゲインが変化して、ロックタイムや位相エラー
が増加する。
【００１４】本発明は上記課題を解決すべくなされたも
ので、使用するシステム周波数が変更された場合でも、
ＰＬＬ閉ループゲインの変化を抑え、ロックタイムの変
動や位相エラーの増加を抑えることができるＰＬＬシン
セサイザを提供することを目的とする。
ので、使用するシステム周波数が変更された場合でも、
ＰＬＬ閉ループゲインの変化を抑え、ロックタイムの変
動や位相エラーの増加を抑えることができるＰＬＬシン
セサイザを提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明のＰＬＬシンセサ
イザは、発振周波数帯に応じて、位相比較器の位相誤差
信号の電流ゲインや、ループフィルタのループ定数や、
電圧制御発振器の発振周波数対制御電圧特性を切替える
ことによって、発振周波数帯の切替えによるＰＬＬ閉ル
ープゲインの変化を小さくし、発振周波数帯の切替えに
よるロックタイムや位相エラーの増加を小さくする。
イザは、発振周波数帯に応じて、位相比較器の位相誤差
信号の電流ゲインや、ループフィルタのループ定数や、
電圧制御発振器の発振周波数対制御電圧特性を切替える
ことによって、発振周波数帯の切替えによるＰＬＬ閉ル
ープゲインの変化を小さくし、発振周波数帯の切替えに
よるロックタイムや位相エラーの増加を小さくする。
【００１６】即ち本発明のＰＬＬシンセサイザは、位相
比較用基準信号を出力する基準信号発生器と、使用する
システムに応じてシステム切替え時に周波数帯を選択す
る為のシステム周波数帯切替信号を出力する制御部と、
前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差を検出し、前記制御部から
供給される前記システム周波数切替え信号に応じて電流
ゲインを切り替え、前記位相誤差に対応する電流を位相
誤差信号として出力する位相比較器と、前記位相比較器
から供給される前記位相誤差信号から制御電圧を生成す
るループフィルタと、前記制御部から供給される前記シ
ステム周波数帯切替信号に応じて発振周波数帯を該切替
信号に対応する周波数帯に切替える機能を有し、前記ル
ープフィルタから供給される前記制御電圧に対応した周
波数の発振信号を、それぞれの発振周波数帯にて出力す
る電圧制御発振器と、前記電圧制御発振器から供給され
る前記発振信号を分周して前記位相比較器に前記分周信
号を出力する分周器とを具備する。
比較用基準信号を出力する基準信号発生器と、使用する
システムに応じてシステム切替え時に周波数帯を選択す
る為のシステム周波数帯切替信号を出力する制御部と、
前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差を検出し、前記制御部から
供給される前記システム周波数切替え信号に応じて電流
ゲインを切り替え、前記位相誤差に対応する電流を位相
誤差信号として出力する位相比較器と、前記位相比較器
から供給される前記位相誤差信号から制御電圧を生成す
るループフィルタと、前記制御部から供給される前記シ
ステム周波数帯切替信号に応じて発振周波数帯を該切替
信号に対応する周波数帯に切替える機能を有し、前記ル
ープフィルタから供給される前記制御電圧に対応した周
波数の発振信号を、それぞれの発振周波数帯にて出力す
る電圧制御発振器と、前記電圧制御発振器から供給され
る前記発振信号を分周して前記位相比較器に前記分周信
号を出力する分周器とを具備する。
【００１７】又、本発明のＰＬＬシンセサイザは、位相
比較用基準信号を出力する基準信号発生器と、使用する
システムに応じてシステム切替え時に周波数帯を選択す
る為のシステム周波数帯切替信号を出力する制御部と、
前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、前記制御部から出力される前記システム周波数帯切
替信号に応じて、複数のフィルタを切替えるかもしくは
フィルタ構成要素の定数を切替えることにより、使用す
るシステムに応じてループ定数を切替える機能を有し、
前記位相誤差信号から制御電圧を生成するループフィル
タと、前記制御部から供給される前記システム周波数帯
切替信号に応じて発振周波数帯を該切替信号に対応する
周波数帯に切替える機能を有し、前記ループフィルタか
ら供給される前記制御電圧に対応した周波数の発振信号
を、それぞれの発振周波数帯にて出力する電圧制御発振
器と、前記電圧制御発振器から供給される前記発振信号
を分周して前記位相比較器に前記分周信号を出力する分
周器とを具備する。
比較用基準信号を出力する基準信号発生器と、使用する
システムに応じてシステム切替え時に周波数帯を選択す
る為のシステム周波数帯切替信号を出力する制御部と、
前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、前記制御部から出力される前記システム周波数帯切
替信号に応じて、複数のフィルタを切替えるかもしくは
フィルタ構成要素の定数を切替えることにより、使用す
るシステムに応じてループ定数を切替える機能を有し、
前記位相誤差信号から制御電圧を生成するループフィル
タと、前記制御部から供給される前記システム周波数帯
切替信号に応じて発振周波数帯を該切替信号に対応する
周波数帯に切替える機能を有し、前記ループフィルタか
ら供給される前記制御電圧に対応した周波数の発振信号
を、それぞれの発振周波数帯にて出力する電圧制御発振
器と、前記電圧制御発振器から供給される前記発振信号
を分周して前記位相比較器に前記分周信号を出力する分
周器とを具備する。
【００１８】又、本発明のＰＬＬシンセサイザは、位相
比較用基準信号を出力する基準信号発生器と、使用する
システムに応じてシステム切替え時に周波数帯を選択す
る為のシステム周波数帯切替信号を出力する制御部と、
前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、前記位相比較器から供給される前記位相誤差信号か
ら制御電圧を生成するループフィルタと、前記制御部か
ら提供される前記システム周波数帯切替信号によって発
振周波数帯を該切替信号に対応する周波数帯に切替え、
発振周波数対制御電圧特性を該切替信号に応じて切替え
る機能を有し、前記制御電圧に対応した周波数の発振信
号を出力する電圧制御発振器と、前記電圧制御発振器か
ら供給される前記発振信号を分周して前記位相比較器に
前記分周信号を出力する分周器とを具備する。
比較用基準信号を出力する基準信号発生器と、使用する
システムに応じてシステム切替え時に周波数帯を選択す
る為のシステム周波数帯切替信号を出力する制御部と、
前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、前記位相比較器から供給される前記位相誤差信号か
ら制御電圧を生成するループフィルタと、前記制御部か
ら提供される前記システム周波数帯切替信号によって発
振周波数帯を該切替信号に対応する周波数帯に切替え、
発振周波数対制御電圧特性を該切替信号に応じて切替え
る機能を有し、前記制御電圧に対応した周波数の発振信
号を出力する電圧制御発振器と、前記電圧制御発振器か
ら供給される前記発振信号を分周して前記位相比較器に
前記分周信号を出力する分周器とを具備する。
【００１９】更に本発明のＰＬＬシンセサイザは、位相
比較用基準信号を出力する基準信号発生器と、前記基準
信号発生器から出力される前記位相比較用基準信号と分
周信号との位相誤差を検出し、外部から供給されるシス
テム周波数切替え信号に応じて電流ゲインを切り替え、
前記位相誤差に対応する電流を位相誤差信号として出力
する位相比較器と、前記位相比較器から供給される前記
位相誤差信号から制御電圧を生成するループフィルタ
と、前記外部から供給される前記システム周波数帯切替
信号に応じて発振周波数帯を該切替信号に対応する周波
数帯に切替える機能を有し、前記ループフィルタから供
給される前記制御電圧に対応した周波数の発振信号を、
それぞれの発振周波数帯にて出力する電圧制御発振器
と、前記電圧制御発振器から供給される前記発振信号を
分周して前記位相比較器に前記分周信号を出力する分周
器とを具備する。
比較用基準信号を出力する基準信号発生器と、前記基準
信号発生器から出力される前記位相比較用基準信号と分
周信号との位相誤差を検出し、外部から供給されるシス
テム周波数切替え信号に応じて電流ゲインを切り替え、
前記位相誤差に対応する電流を位相誤差信号として出力
する位相比較器と、前記位相比較器から供給される前記
位相誤差信号から制御電圧を生成するループフィルタ
と、前記外部から供給される前記システム周波数帯切替
信号に応じて発振周波数帯を該切替信号に対応する周波
数帯に切替える機能を有し、前記ループフィルタから供
給される前記制御電圧に対応した周波数の発振信号を、
それぞれの発振周波数帯にて出力する電圧制御発振器
と、前記電圧制御発振器から供給される前記発振信号を
分周して前記位相比較器に前記分周信号を出力する分周
器とを具備する。
【００２０】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について詳細に説明する。
明の実施の形態について詳細に説明する。
【００２１】図１は本発明によるＰＬＬシンセサイザの
第１の実施形態を示す回路構成図である。このＰＬＬシ
ンセサイザは、基準信号発生器１と、基準信号用可変分
周器２と、チャージポンプ電流の切替え回路を内蔵した
位相比較器５と、ループフィルタ６と、帯域切替え機能
をもち複数の周波数帯で発振することができる電圧制御
発振器３と、発振信号用可変分周器４と、制御部７を備
えている。
第１の実施形態を示す回路構成図である。このＰＬＬシ
ンセサイザは、基準信号発生器１と、基準信号用可変分
周器２と、チャージポンプ電流の切替え回路を内蔵した
位相比較器５と、ループフィルタ６と、帯域切替え機能
をもち複数の周波数帯で発振することができる電圧制御
発振器３と、発振信号用可変分周器４と、制御部７を備
えている。
【００２２】発振周波数のうち、低周波数帯の中心周波
数をｆa 、高周波数帯の中心周波数をｆb とし、それぞ
れの発振周波数のときの発振用分周器４の分周数をＮa
、Ｎb とする。また、そのときのＰＬＬ閉ループゲイ
ンをＫa 、Ｋb とし、電圧制御発振器３の発振周波数対
制御電圧特性をＫvco1＝Ｋvco2＝Ｋvco で一定とする。
数をｆa 、高周波数帯の中心周波数をｆb とし、それぞ
れの発振周波数のときの発振用分周器４の分周数をＮa
、Ｎb とする。また、そのときのＰＬＬ閉ループゲイ
ンをＫa 、Ｋb とし、電圧制御発振器３の発振周波数対
制御電圧特性をＫvco1＝Ｋvco2＝Ｋvco で一定とする。
【００２３】位相比較器５のチャージポンプはＣＰ１
（５１）のみを使用し、電圧制御発振器３は低周波数帯
発振回路３２ａを選択して、低域周波数ｆa で発振して
いるときのＰＬＬ閉ループゲインＫａは次式のように求
められる。
（５１）のみを使用し、電圧制御発振器３は低周波数帯
発振回路３２ａを選択して、低域周波数ｆa で発振して
いるときのＰＬＬ閉ループゲインＫａは次式のように求
められる。
【００２４】 Ｋa ＝Ｋcp1 ・Ｋlpf ・Ｋvco ／Ｎa …（３） 次に、高周波数帯発振回路３３ａを選択して、高域周波
数ｆb で発振しているときのＰＬＬ閉ループゲインＫb
は、チャージポンプはＣＰ１（５１）のみを使用したま
ま位相比較器５の位相誤差信号の電流ゲインを切替えな
いとすると、次式のように求められる。
数ｆb で発振しているときのＰＬＬ閉ループゲインＫb
は、チャージポンプはＣＰ１（５１）のみを使用したま
ま位相比較器５の位相誤差信号の電流ゲインを切替えな
いとすると、次式のように求められる。
【００２５】 Ｋb ＝Ｋcp1 ・Ｋlpf ・Ｋvco ／Ｎb …（４） 分周数はＮa ＜Ｎb なので、ＰＬＬ閉ループゲインはＫ
a ＞Ｋb となる。
a ＞Ｋb となる。
【００２６】そこで、周波数帯切替え信号ＦＳＬを位相
比較器５の位相誤差信号の電流ゲイン切替え回路に入力
し、チャージポンプＣＰ１（５１）とＣＰ２（５２）を
同時に使用して位相誤差信号の電流ゲインをＫcp2 に増
加する。なお、Ｋcp2 は、Ｋcp1 ：Ｋcp2 ＝Ｎa ：Ｎb
の比率に近くなるような値とする。これによりＰＬＬ閉
ループゲインＫb ′は次式のようになり、周波数帯切替
えによって減少したＰＬＬ閉ループゲインを補正するこ
とができる。
比較器５の位相誤差信号の電流ゲイン切替え回路に入力
し、チャージポンプＣＰ１（５１）とＣＰ２（５２）を
同時に使用して位相誤差信号の電流ゲインをＫcp2 に増
加する。なお、Ｋcp2 は、Ｋcp1 ：Ｋcp2 ＝Ｎa ：Ｎb
の比率に近くなるような値とする。これによりＰＬＬ閉
ループゲインＫb ′は次式のようになり、周波数帯切替
えによって減少したＰＬＬ閉ループゲインを補正するこ
とができる。
【００２７】 Ｋb ′＝Ｋcp2 ・Ｋlpf ・Ｋvco ／Ｎb ＝（Ｋcp1 ・Ｎb ／Ｎa ）・Ｋlpf ・Ｋvco ／Ｎb …（５） このように第１の実施形態によるＰＬＬシンセサイザで
は、位相比較器５の位相誤差信号の電流ゲインを増やす
ことによって、周波数帯切替えによるＰＬＬ閉ループゲ
インの差を補正し、周波数帯切替えによるロックタイム
や位相エラーの増加を小さくすることができる。
は、位相比較器５の位相誤差信号の電流ゲインを増やす
ことによって、周波数帯切替えによるＰＬＬ閉ループゲ
インの差を補正し、周波数帯切替えによるロックタイム
や位相エラーの増加を小さくすることができる。
【００２８】ここで図１に示すＰＬＬシンセサイザの制
御部７による制御動作を図２のフローチャートを参照し
て詳細に説明する。
御部７による制御動作を図２のフローチャートを参照し
て詳細に説明する。
【００２９】先ず、制御部７は基地局からチャンネル番
号を受信すると（ステップＳ１）、チャンネル番号から
使用システムがシステムＡかシステムＢか判断する（ス
テップＳ２）。この例で、システムＡの搬送波周波数は
１．５ＧＨｚ、システムＢの搬送波周波数は８００ＭＨ
ｚである。
号を受信すると（ステップＳ１）、チャンネル番号から
使用システムがシステムＡかシステムＢか判断する（ス
テップＳ２）。この例で、システムＡの搬送波周波数は
１．５ＧＨｚ、システムＢの搬送波周波数は８００ＭＨ
ｚである。
【００３０】ステップＳ３のようにシステムＡが選択さ
れている場合、制御部７は受信したチャンネル番号を示
す信号をチャンネル選択信号ラインＣＳＬ上に出力し、
システムＡに対応する搬送波周波数（１．５ＧＨｚ）を
選択するために、周波数切替え信号ラインＦＳＬにハイ
レベルを出力する。チャンネル選択信号ラインＣＳＬ上
のチャンネル番号信号により、発振信号用分周器４の分
周数Ｎが設定される。周波数切替え信号ラインＦＳＬ上
のハイレベル信号により、位相比較器５のスイッチ５３
がオンされ、チャージポンプ５１及び５２による電流ゲ
インＫcp2が設定され、電圧制御発振器３の高周波数帯
発振回路３２ａが設定される。
れている場合、制御部７は受信したチャンネル番号を示
す信号をチャンネル選択信号ラインＣＳＬ上に出力し、
システムＡに対応する搬送波周波数（１．５ＧＨｚ）を
選択するために、周波数切替え信号ラインＦＳＬにハイ
レベルを出力する。チャンネル選択信号ラインＣＳＬ上
のチャンネル番号信号により、発振信号用分周器４の分
周数Ｎが設定される。周波数切替え信号ラインＦＳＬ上
のハイレベル信号により、位相比較器５のスイッチ５３
がオンされ、チャージポンプ５１及び５２による電流ゲ
インＫcp2が設定され、電圧制御発振器３の高周波数帯
発振回路３２ａが設定される。
【００３１】又、ステップＳ４のようにシステムＢが選
択されている場合、制御部７は受信したチャンネル番号
を示す信号をチャンネル選択信号ラインＣＳＬ上に出力
し、システムＢに対応する搬送波周波数（８００ＭＨ
ｚ）を選択するために、周波数切替え信号ラインＦＳＬ
にローレベルを出力する。チャンネル選択信号ラインＣ
ＳＬ上のチャンネル番号信号により、発振信号用分周器
４の分周数Ｎが設定される。周波数切替え信号ラインＦ
ＳＬ上のローレベル信号により、位相比較器５のスイッ
チ５３がオフされ、チャージポンプ５１のみによる電流
ゲインＫcp1が設定され、電圧制御発振器３の低周波数
帯発振回路３３ａが設定される。
択されている場合、制御部７は受信したチャンネル番号
を示す信号をチャンネル選択信号ラインＣＳＬ上に出力
し、システムＢに対応する搬送波周波数（８００ＭＨ
ｚ）を選択するために、周波数切替え信号ラインＦＳＬ
にローレベルを出力する。チャンネル選択信号ラインＣ
ＳＬ上のチャンネル番号信号により、発振信号用分周器
４の分周数Ｎが設定される。周波数切替え信号ラインＦ
ＳＬ上のローレベル信号により、位相比較器５のスイッ
チ５３がオフされ、チャージポンプ５１のみによる電流
ゲインＫcp1が設定され、電圧制御発振器３の低周波数
帯発振回路３３ａが設定される。
【００３２】このようにして位相比較器５の電流ゲイン
を周波数に応じて変更することによりＰＬＬシンセサイ
ザのロックタイム特性が改善される。図３は図１に示す
ＰＬＬシンセサイザのロックタイム特性を示す図であ
る。発振周波数ｆoutがｆ１からｆ３又はｆ２からｆ４
に変更された場合でも、ロックタイムの変動は最小限に
抑えられている。
を周波数に応じて変更することによりＰＬＬシンセサイ
ザのロックタイム特性が改善される。図３は図１に示す
ＰＬＬシンセサイザのロックタイム特性を示す図であ
る。発振周波数ｆoutがｆ１からｆ３又はｆ２からｆ４
に変更された場合でも、ロックタイムの変動は最小限に
抑えられている。
【００３３】次に本発明の第２の実施の形態について説
明する。
明する。
【００３４】図４は本発明の第２の実施形態に係るＰＬ
Ｌシンセサイザの構成を示すブロック図である。このＰ
ＬＬシンセサイザは基準信号発生器１と、基準信号用可
変分周器２と、位相比較器５と、周波数帯切替信号ＦＳ
Ｌによってローパスフィルタ６１又は６２を選択しルー
プ定数を変更することができるループフィルタ６と、帯
域切替え機能をもち複数の周波数帯を発振することがで
きる電圧制御発振器３と、発振信号用可変分周器４と、
制御部７を備えている。
Ｌシンセサイザの構成を示すブロック図である。このＰ
ＬＬシンセサイザは基準信号発生器１と、基準信号用可
変分周器２と、位相比較器５と、周波数帯切替信号ＦＳ
Ｌによってローパスフィルタ６１又は６２を選択しルー
プ定数を変更することができるループフィルタ６と、帯
域切替え機能をもち複数の周波数帯を発振することがで
きる電圧制御発振器３と、発振信号用可変分周器４と、
制御部７を備えている。
【００３５】発振周波数のうち、低周波数帯の中心周波
数をｆa 、高周波数帯の中心周波数をｆb とし、それぞ
れの発振周波数のときの分周数をＮa 、Ｎb とする。ま
た、そのときのＰＬＬ閉ループゲインをＫc 、Ｋd とす
る。電圧制御発振器の発振周波数対制御電圧特性をＫvc
o1＝Ｋvco2＝Ｋvco で一定とする。ループフィルタ６は
ローパスフィルタ６１を選択し、低周波数帯発振回路３
２ａを選択して周波数ｆa で発振しているときのＰＬＬ
閉ループゲインは次式のように求められる。
数をｆa 、高周波数帯の中心周波数をｆb とし、それぞ
れの発振周波数のときの分周数をＮa 、Ｎb とする。ま
た、そのときのＰＬＬ閉ループゲインをＫc 、Ｋd とす
る。電圧制御発振器の発振周波数対制御電圧特性をＫvc
o1＝Ｋvco2＝Ｋvco で一定とする。ループフィルタ６は
ローパスフィルタ６１を選択し、低周波数帯発振回路３
２ａを選択して周波数ｆa で発振しているときのＰＬＬ
閉ループゲインは次式のように求められる。
【００３６】 Ｋc ＝Ｋcp・Ｋlpf1・Ｋvco ／Ｎa …（６） 次に、高周波数帯発振回路３３ａを選択して、周波数ｆ
b で発振しているときのＰＬＬ閉ループゲインは、ルー
プフィルタ６を切替えず、ローパスフィルタ６１を使用
したとすると次式となる。分周数はＮa ＜Ｎb なので、
ＰＬＬ閉ループゲインはＫc ＞Ｋd となる。
b で発振しているときのＰＬＬ閉ループゲインは、ルー
プフィルタ６を切替えず、ローパスフィルタ６１を使用
したとすると次式となる。分周数はＮa ＜Ｎb なので、
ＰＬＬ閉ループゲインはＫc ＞Ｋd となる。
【００３７】 Ｋd ＝Ｋcp・Ｋlpf1・Ｋvco ／Ｎb …（７） そこで、制御部７からループフィルタ切替え回路に入力
されるシステム周波数帯切替え信号ＦＳＬにより、ルー
プフィルタ６をローパスフィルタ６１からローパスフィ
ルタ６２に切替え、ループ定数をＫlpf1からＫlpf2に変
更する。なおＫlpf2は、Ｋlpf1：Ｋlpf2＝Ｎa ：Ｎb の
比率に近くなるような値とする。
されるシステム周波数帯切替え信号ＦＳＬにより、ルー
プフィルタ６をローパスフィルタ６１からローパスフィ
ルタ６２に切替え、ループ定数をＫlpf1からＫlpf2に変
更する。なおＫlpf2は、Ｋlpf1：Ｋlpf2＝Ｎa ：Ｎb の
比率に近くなるような値とする。
【００３８】これによりＰＬＬ閉ループゲインは次式に
示す値となり、周波数帯切替えによって減少したＰＬＬ
閉ループゲインを補正することができる。
示す値となり、周波数帯切替えによって減少したＰＬＬ
閉ループゲインを補正することができる。
【００３９】 Ｋd ′＝Ｋcp・Ｋlpf2・Ｋvco ／Ｎb ＝Ｋcp・（Ｋlpf1・Ｎb ／Ｎa ）・Ｋvco ／Ｎb …（８） また、ループフィルタ６のループ定数の切替えはローパ
スフィルタ６１からローパスフィルタ６２に、ループフ
ィルタ６を切替えるのではなく、図５にあるように、周
波数帯切替信号ＦＳＬによって、低周波数帯のときはス
イッチ６４をＯＮ、高周波数帯のときはＯＦＦして、フ
ィルタの部品構成を切替えることによってループ定数を
変更してもよい。
スフィルタ６１からローパスフィルタ６２に、ループフ
ィルタ６を切替えるのではなく、図５にあるように、周
波数帯切替信号ＦＳＬによって、低周波数帯のときはス
イッチ６４をＯＮ、高周波数帯のときはＯＦＦして、フ
ィルタの部品構成を切替えることによってループ定数を
変更してもよい。
【００４０】このように第２の実施形態に係るＰＬＬシ
ンセサイザでは、ループフィルタのループ定数を切替え
ることによって、周波数帯切替えによるＰＬＬ閉ループ
ゲインの差を補正し、周波数帯切替えによるロックタイ
ムや位相エラーの増加を小さくすることができる。
ンセサイザでは、ループフィルタのループ定数を切替え
ることによって、周波数帯切替えによるＰＬＬ閉ループ
ゲインの差を補正し、周波数帯切替えによるロックタイ
ムや位相エラーの増加を小さくすることができる。
【００４１】次に本発明の第３の実施の形態を説明す
る。
る。
【００４２】図６は本発明の第３の実施形態に係るＰＬ
Ｌシンセサイザの構成を示すブロック図である。基準信
号発生器１と、基準信号用可変分周器２と、位相比較器
５と、ループフィルタ６と、帯域切替え機能を有し複数
の周波数帯を発振することができ、かつ帯域を切替える
ことにより発振周波数対制御電圧特性が切り替わる電圧
制御発振器３と、発振信号用可変分周器４と、制御部７
を備えている。
Ｌシンセサイザの構成を示すブロック図である。基準信
号発生器１と、基準信号用可変分周器２と、位相比較器
５と、ループフィルタ６と、帯域切替え機能を有し複数
の周波数帯を発振することができ、かつ帯域を切替える
ことにより発振周波数対制御電圧特性が切り替わる電圧
制御発振器３と、発振信号用可変分周器４と、制御部７
を備えている。
【００４３】発振周波数のうち、低周波数帯の中心周波
数をｆa 、高周波数帯の中心周波数をｆb とし、それぞ
れの発振周波数のときの分周数をＮa 、Ｎb とする。ま
た、そのときのＰＬＬ閉ループゲインをＫe 、Ｋf とす
る。電圧制御発振器３の発振周波数対制御電圧特性をＫ
vco1＜Ｋvco2とする。低周波数帯発振回路３２ｂを選択
し、周波数ｆa で発振しているときのＰＬＬ閉ループゲ
インは次式のように求められる。
数をｆa 、高周波数帯の中心周波数をｆb とし、それぞ
れの発振周波数のときの分周数をＮa 、Ｎb とする。ま
た、そのときのＰＬＬ閉ループゲインをＫe 、Ｋf とす
る。電圧制御発振器３の発振周波数対制御電圧特性をＫ
vco1＜Ｋvco2とする。低周波数帯発振回路３２ｂを選択
し、周波数ｆa で発振しているときのＰＬＬ閉ループゲ
インは次式のように求められる。
【００４４】 Ｋe ＝Ｋcp・Ｋlpf ・Ｋvco1／Ｎa …（９） 次に制御部７から電圧制御発振器３に入力されるシステ
ム周波数帯切替え信号ＦＳＬにより、高周波数帯発振回
路３３ｂを選択する。周波数ｆb で発振しているときの
ＰＬＬ閉ループゲインは次式となる。
ム周波数帯切替え信号ＦＳＬにより、高周波数帯発振回
路３３ｂを選択する。周波数ｆb で発振しているときの
ＰＬＬ閉ループゲインは次式となる。
【００４５】 Ｋf ＝Ｋcp・Ｋlpf ・Ｋvco2／Ｎb …（１０） Ｋvco2を、Ｋvco1：Ｋvco2＝Ｎa ：Ｎb の比率に近くな
るような値とすると、ＰＬＬ閉ループゲインは次式とな
り、周波数帯切替えによるＰＬＬ閉ループゲインの変化
は少ない。この発振周波数に応じた発振周波数対制御電
圧特性の変更は、電圧制御発振器３を構成するコンデン
サやインダクタの定数を変更することにより行われる。
るような値とすると、ＰＬＬ閉ループゲインは次式とな
り、周波数帯切替えによるＰＬＬ閉ループゲインの変化
は少ない。この発振周波数に応じた発振周波数対制御電
圧特性の変更は、電圧制御発振器３を構成するコンデン
サやインダクタの定数を変更することにより行われる。
【００４６】 Ｋf ′＝Ｋcp・Ｋlpf ・Ｋvco2／Ｎb ＝Ｋcp・Ｋlpf ・（Ｋvco1・Ｎb ／Ｎa ）／Ｎb …（１１） このように第３の実施形態のＰＬＬシンセサイザでは、
電圧制御発振器の発振周波数対制御電圧特性を異なった
値にすることにより、周波数帯域切替えによるＰＬＬ閉
ループゲインの差を補正し、周波数帯切替えによるロッ
クタイムや位相エラーの増加を小さくすることができ
る。
電圧制御発振器の発振周波数対制御電圧特性を異なった
値にすることにより、周波数帯域切替えによるＰＬＬ閉
ループゲインの差を補正し、周波数帯切替えによるロッ
クタイムや位相エラーの増加を小さくすることができ
る。
【００４７】次に本発明の第４の実施の形態を説明す
る。
る。
【００４８】図７は本発明の第４の実施形態に係るＰＬ
Ｌシンセサイザの構成を示すブロック図である。図７に
示すように、第４の実施形態に係るＰＬＬシンセサイザ
は第１の実施の形態と第２の実施の形態をあわせた構成
を有している。
Ｌシンセサイザの構成を示すブロック図である。図７に
示すように、第４の実施形態に係るＰＬＬシンセサイザ
は第１の実施の形態と第２の実施の形態をあわせた構成
を有している。
【００４９】この場合、Ｋcp2 とＫlpf2は次式に示す比
率に近くなるような値に設定する。
率に近くなるような値に設定する。
【００５０】 （Ｋcp1 ・Ｋlp1 ）：（Ｋcp2 ・Ｋlpf2）＝Ｎa ：Ｎb …（１２） この第４の実施形態に係るＰＬＬシンセサイザは、ルー
プフィルタ６のループ特性だけでは、閉ループゲインの
補正ができない場合に有効な構成である。
プフィルタ６のループ特性だけでは、閉ループゲインの
補正ができない場合に有効な構成である。
【００５１】次に本発明の第５の実施の形態を説明す
る。
る。
【００５２】図８は本発明の第５の実施形態に係るＰＬ
Ｌシンセサイザの構成を示すブロック図である。図８に
示すように、この第５の実施形態に係るＰＬＬシンセサ
イザは第２の実施の形態と第３の実施の形態をあわせた
構成を有する。
Ｌシンセサイザの構成を示すブロック図である。図８に
示すように、この第５の実施形態に係るＰＬＬシンセサ
イザは第２の実施の形態と第３の実施の形態をあわせた
構成を有する。
【００５３】この場合、Ｋlpf2とＫvco2は次式に示す比
率に近くなるような値に設定する。
率に近くなるような値に設定する。
【００５４】 （Ｋlpf1・Ｋvco1）：（Ｋlpf2・Ｋvco2）＝Ｎa ：Ｎb …（１３） この第５の実施形態に係るＰＬＬシンセサイザは、電圧
制御発振器３の発振周波数対制御電圧特性だけでは、閉
ループゲインの補正ができない場合で、かつ、位相比較
器５の位相誤差信号の電流ゲインを増やすことができな
い場合に有効な構成である。
制御発振器３の発振周波数対制御電圧特性だけでは、閉
ループゲインの補正ができない場合で、かつ、位相比較
器５の位相誤差信号の電流ゲインを増やすことができな
い場合に有効な構成である。
【００５５】次に本発明の第６の実施の形態を説明す
る。
る。
【００５６】図９は本発明の第６の実施形態に係るＰＬ
Ｌシンセサイザの構成を示すブロック図である。図９に
示すように、この第６の実施形態に係るＰＬＬシンセサ
イザは第１の実施の形態と第３の実施の形態をあわせた
構成を有する。
Ｌシンセサイザの構成を示すブロック図である。図９に
示すように、この第６の実施形態に係るＰＬＬシンセサ
イザは第１の実施の形態と第３の実施の形態をあわせた
構成を有する。
【００５７】この場合、Ｋcp2 とＫvco2は次式に示す比
率に近くなるような値に設定する。
率に近くなるような値に設定する。
【００５８】 （Ｋcp1 ・Ｋvco1）：（Ｋcp2 ・Ｋvco2）＝Ｎa ：Ｎb …（１４） この第６の実施形態に係るＰＬＬシンセサイザは、電圧
制御特性の発振周波数対制御電圧特性だけでは、閉ルー
プゲインの補正ができない場合に有効な構成である。
制御特性の発振周波数対制御電圧特性だけでは、閉ルー
プゲインの補正ができない場合に有効な構成である。
【００５９】次に本発明の第７の実施の形態を説明す
る。
る。
【００６０】図１０は本発明の第７の実施形態に係るＰ
ＬＬシンセサイザの構成を示すブロック図である。図１
０に示すように、この第７の実施形態に係るＰＬＬシン
セサイザは第１〜第３の実施の形態をあわせた構成を有
する。
ＬＬシンセサイザの構成を示すブロック図である。図１
０に示すように、この第７の実施形態に係るＰＬＬシン
セサイザは第１〜第３の実施の形態をあわせた構成を有
する。
【００６１】この場合、Ｋcp2 とＫlpf2とＫvco2は、次
式に示す比率に近くなるような値に設定する。
式に示す比率に近くなるような値に設定する。
【００６２】 （Ｋcp1 ・Ｋlpf1・Ｋvco1）：（Ｋcp2 ・Ｋlpf2・Ｋvco2）＝Ｎa ：Ｎb …（１５）
【００６３】
【発明の効果】本発明では、発振周波数帯に応じて、位
相比較器の位相誤差信号の電流値や、ループフィルタの
ループ定数や、電圧制御発振器の発振周波数対制御電圧
特性を切替えることによって、発振周波数帯の切替えに
よるＰＬＬ閉ループゲインの変化を小さくし、発振周波
数帯の切替えによるロックタイムや位相エラーの増加を
小さくした、広範囲にわたる、複数の周波数帯に対応し
たＰＬＬシンセサイザを提供することができる。
相比較器の位相誤差信号の電流値や、ループフィルタの
ループ定数や、電圧制御発振器の発振周波数対制御電圧
特性を切替えることによって、発振周波数帯の切替えに
よるＰＬＬ閉ループゲインの変化を小さくし、発振周波
数帯の切替えによるロックタイムや位相エラーの増加を
小さくした、広範囲にわたる、複数の周波数帯に対応し
たＰＬＬシンセサイザを提供することができる。
【図１】本発明の第１の実施形態におけるＰＬＬシンセ
サイザの動作を説明する為のブロック図。
サイザの動作を説明する為のブロック図。
【図２】図１に示すＰＬＬシンセサイザの制御部による
制御動作を示すフローチャート。
制御動作を示すフローチャート。
【図３】図１に示すＰＬＬシンセサイザのロックタイム
特性を示す図。
特性を示す図。
【図４】本発明の第２の実施形態におけるＰＬＬシンセ
サイザの動作を説明する為のブロック図。
サイザの動作を説明する為のブロック図。
【図５】本発明の第２の実施形態における、ループフィ
ルタのループ定数の切替えを説明する為の図。
ルタのループ定数の切替えを説明する為の図。
【図６】本発明の第３の実施形態におけるＰＬＬシンセ
サイザの動作を説明する為のブロック図。
サイザの動作を説明する為のブロック図。
【図７】本発明の第４の実施形態におけるＰＬＬシンセ
サイザの動作を説明する為のブロック図。
サイザの動作を説明する為のブロック図。
【図８】本発明の第５の実施形態におけるＰＬＬシンセ
サイザの動作を説明する為のブロック図。
サイザの動作を説明する為のブロック図。
【図９】本発明の第６の実施形態におけるＰＬＬシンセ
サイザの動作を説明する為のブロック図。
サイザの動作を説明する為のブロック図。
【図１０】本発明の第７の実施形態におけるＰＬＬシン
セサイザの動作を説明する為のブロック図。
セサイザの動作を説明する為のブロック図。
【図１１】従来のＰＬＬシンセサイザの動作を説明する
為のブロック図。
為のブロック図。
【図１２】電圧制御発振器の周波数帯切替え方法を説明
する為の図。
する為の図。
【図１３】発振周波数とロックタイムの関係を説明する
為の図。
為の図。
１…基準信号発生器 ２…基準信号用可変分周
器 ３…電圧制御発振器 ４…発振信号用分周器 ５…位相比較器 ６…ループフィルタ ７…制御部 ３１…切替スイッチ ３２ａ、３２ｂ…低周波数帯発振回路 ３３ａ、３３ｂ…高周波数帯発振回路 ３４…共振器部分 ３４ａ…コンデンサ ３４ｂ…バリキャップ ３４ｃ、３４ｄ…コイル ３５…負性抵抗回路 ５１…チャージポンプ ５２…チャージポンプ ５３…スイッチ ６１…ローパスフィルタ ６２…ローパスフィルタ ６３…切替スイッチ ６４…スイッチ ６５、６６、６７…コンデンサ ６８…抵抗。
器 ３…電圧制御発振器 ４…発振信号用分周器 ５…位相比較器 ６…ループフィルタ ７…制御部 ３１…切替スイッチ ３２ａ、３２ｂ…低周波数帯発振回路 ３３ａ、３３ｂ…高周波数帯発振回路 ３４…共振器部分 ３４ａ…コンデンサ ３４ｂ…バリキャップ ３４ｃ、３４ｄ…コイル ３５…負性抵抗回路 ５１…チャージポンプ ５２…チャージポンプ ５３…スイッチ ６１…ローパスフィルタ ６２…ローパスフィルタ ６３…切替スイッチ ６４…スイッチ ６５、６６、６７…コンデンサ ６８…抵抗。
Claims (8)
- 【請求項１】 位相比較用基準信号を出力する基準信号
発生器と、 使用するシステムに応じてシステム切替え時に周波数帯
を選択する為のシステム周波数帯切替信号を出力する制
御部と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差を検出し、前記制御部から
供給される前記システム周波数切替え信号に応じて電流
ゲインを切り替え、前記位相誤差に対応する電流を位相
誤差信号として出力する位相比較器と、 前記位相比較器から供給される前記位相誤差信号から制
御電圧を生成するループフィルタと、 前記制御部から供給される前記システム周波数帯切替信
号に応じて発振周波数帯を該切替信号に対応する周波数
帯に切替える機能を有し、前記ループフィルタから供給
される前記制御電圧に対応した周波数の発振信号を、そ
れぞれの発振周波数帯にて出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項２】 位相比較用基準信号を出力する基準信号
発生器と、 使用するシステムに応じてシステム切替え時に周波数帯
を選択する為のシステム周波数帯切替信号を出力する制
御部と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、 前記制御部から出力される前記システム周波数帯切替信
号に応じて、複数のフィルタを切替えるかもしくはフィ
ルタ構成要素の定数を切替えることにより、使用するシ
ステムに応じてループ定数を切替える機能を有し、前記
位相誤差信号から制御電圧を生成するループフィルタ
と、 前記制御部から供給される前記システム周波数帯切替信
号に応じて発振周波数帯を該切替信号に対応する周波数
帯に切替える機能を有し、前記ループフィルタから供給
される前記制御電圧に対応した周波数の発振信号を、そ
れぞれの発振周波数帯にて出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項３】 位相比較用基準信号を出力する基準信号
発生器と、 使用するシステムに応じてシステム切替え時に周波数帯
を選択する為のシステム周波数帯切替信号を出力する制
御部と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、 前記位相比較器から供給される前記位相誤差信号から制
御電圧を生成するループフィルタと、 前記制御部から提供される前記システム周波数帯切替信
号によって発振周波数帯を該切替信号に対応する周波数
帯に切替え、発振周波数対制御電圧特性を該切替信号に
応じて切替える機能を有し、前記制御電圧に対応した周
波数の発振信号を出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項４】 位相比較用基準信号を出力する基準信号
発生器と、 使用するシステムに応じてシステム切替え時に周波数帯
を選択する為のシステム周波数帯切替信号を出力する制
御部と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差を検出し、前記制御部から
供給される前記システム周波数切替え信号に応じて電流
ゲインを切り替え、前記位相誤差に対応する電流を位相
誤差信号として出力する位相比較器と、 前記制御部から出力される前記システム周波数帯切替信
号に応じて、複数のフィルタを切替えるかもしくはフィ
ルタ構成要素の定数を切替えることにより、使用するシ
ステムに応じてループ定数を切替える機能を有し、前記
位相誤差信号から制御電圧を生成するループフィルタ
と、 前記制御部から供給される前記システム周波数帯切替信
号に応じて発振周波数帯を該切替信号に対応する周波数
帯に切替える機能を有し、前記ループフィルタから供給
される前記制御電圧に対応した周波数の発振信号を、そ
れぞれの発振周波数帯にて出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項５】 位相比較用基準信号を出力する基準信号
発生器と、 使用するシステムに応じてシステム切替え時に周波数帯
を選択する為のシステム周波数帯切替信号を出力する制
御部と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差を検出し、前記制御部から
供給される前記システム周波数切替え信号に応じて電流
ゲインを切り替え、前記位相誤差に対応する電流を位相
誤差信号として出力する位相比較器と、 前記制御部から出力される前記システム周波数帯切替信
号に応じて、複数のフィルタを切替えるかもしくはフィ
ルタ構成要素の定数を切替えることにより、使用するシ
ステムに応じてループ定数を切替える機能を有し、前記
位相誤差信号から制御電圧を生成するループフィルタ
と、 前記制御部から提供される前記システム周波数帯切替信
号によって発振周波数帯を該切替信号に対応する周波数
帯に切替え、発振周波数対制御電圧特性を該切替信号に
応じて切替える機能を有し、前記制御電圧値に対応した
周波数の発振信号を出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項６】 位相比較用基準信号を出力する基準信号
発生器と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差を検出し、外部から供給さ
れるシステム周波数切替え信号に応じて電流ゲインを切
り替え、前記位相誤差に対応する電流を位相誤差信号と
して出力する位相比較器と、 前記位相比較器から供給される前記位相誤差信号から制
御電圧を生成するループフィルタと、 前記外部から供給される前記システム周波数帯切替信号
に応じて発振周波数帯を該切替信号に対応する周波数帯
に切替える機能を有し、前記ループフィルタから供給さ
れる前記制御電圧に対応した周波数の発振信号を、それ
ぞれの発振周波数帯にて出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項７】 位相比較用基準信号を出力する基準信号
発生器と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、 外部から供給される前記システム周波数帯切替信号に応
じて、複数のフィルタを切替えるかもしくはフィルタ構
成要素の定数を切替えることにより、使用するシステム
に応じてループ定数を切替える機能を有し、前記位相誤
差信号から制御電圧を生成するループフィルタと、 前記外部から供給される前記システム周波数帯切替信号
に応じて発振周波数帯を該切替信号に対応する周波数帯
に切替える機能を有し、前記ループフィルタから供給さ
れる前記制御電圧に対応した周波数の発振信号を、それ
ぞれの発振周波数帯にて出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。 - 【請求項８】 位相比較用基準信号を出力する基準信号
発生器と、 前記基準信号発生器から出力される前記位相比較用基準
信号と分周信号との位相誤差信号を出力する位相比較器
と、 前記位相比較器から供給される前記位相誤差信号から制
御電圧を生成するループフィルタと、 外部から提供されるシステム周波数帯切替信号によって
発振周波数帯を該切替信号に対応する周波数帯に切替
え、発振周波数対制御電圧特性を該切替信号に応じて切
替える機能を有し、前記制御電圧に対応した周波数の発
振信号を出力する電圧制御発振器と、 前記電圧制御発振器から供給される前記発振信号を分周
して前記位相比較器に前記分周信号を出力する分周器
と、 を具備することを特徴とするＰＬＬシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185109A JP2001016103A (ja) | 1999-06-30 | 1999-06-30 | Ｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185109A JP2001016103A (ja) | 1999-06-30 | 1999-06-30 | Ｐｌｌシンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001016103A true JP2001016103A (ja) | 2001-01-19 |
Family
ID=16165024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11185109A Pending JP2001016103A (ja) | 1999-06-30 | 1999-06-30 | Ｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001016103A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030044725A (ko) * | 2001-11-30 | 2003-06-09 | 김진대 | 리트렉트블 안테나용 엔티 와이어의 절단장치 |
| KR100396095B1 (ko) * | 1999-12-01 | 2003-08-27 | 엔이씨 일렉트로닉스 코포레이션 | 위상동기루프의 동기방법 및 위상동기루프 |
| US6771729B1 (en) | 1999-09-27 | 2004-08-03 | Nec Electronics Corporation | Clock recovery circuit and transmitter-receiver therewith |
| US7391841B2 (en) | 2004-01-26 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| US7471159B2 (en) | 2005-11-25 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method |
| JP2009164939A (ja) * | 2008-01-08 | 2009-07-23 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
| JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2010539809A (ja) * | 2007-09-14 | 2010-12-16 | クゥアルコム・インコーポレイテッド | 無線通信装置におけるシュプール軽減を伴う発振器信号生成 |
| JP2011509060A (ja) * | 2008-01-07 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法 |
-
1999
- 1999-06-30 JP JP11185109A patent/JP2001016103A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771729B1 (en) | 1999-09-27 | 2004-08-03 | Nec Electronics Corporation | Clock recovery circuit and transmitter-receiver therewith |
| KR100396095B1 (ko) * | 1999-12-01 | 2003-08-27 | 엔이씨 일렉트로닉스 코포레이션 | 위상동기루프의 동기방법 및 위상동기루프 |
| US6711229B1 (en) | 1999-12-01 | 2004-03-23 | Nec Electronics Corporation | Method of synchronizing phase-locked loop, phase-locked loop and semiconductor provided with same |
| KR20030044725A (ko) * | 2001-11-30 | 2003-06-09 | 김진대 | 리트렉트블 안테나용 엔티 와이어의 절단장치 |
| US7391841B2 (en) | 2004-01-26 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| US7471159B2 (en) | 2005-11-25 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method |
| JP2010539809A (ja) * | 2007-09-14 | 2010-12-16 | クゥアルコム・インコーポレイテッド | 無線通信装置におけるシュプール軽減を伴う発振器信号生成 |
| US8044723B2 (en) | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Oscillator signal generation with spur mitigation in a wireless communication device |
| JP2011509060A (ja) * | 2008-01-07 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法 |
| JP2009164939A (ja) * | 2008-01-08 | 2009-07-23 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
| JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9048848B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation | |
| US20060120489A1 (en) | Adaptive frequency controller, a phase-locked loop including the same, and an adaptive frequency controlling method | |
| US7405627B2 (en) | PLL frequency synthesizer | |
| US20110260763A1 (en) | Frequency synthesizer | |
| US9240796B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| US7023283B2 (en) | Wide lock range phase locked loop and method of operation | |
| JP2001016103A (ja) | Ｐｌｌシンセサイザ | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2010118803A (ja) | Ｐｌｌ回路 | |
| JPH04223716A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH07202638A (ja) | 電圧制御発振器 | |
| JP4336014B2 (ja) | Ｐｌｌ発振回路 | |
| JP2005311594A (ja) | 周波数シンセサイザ | |
| JP2004282223A (ja) | 周波数シンセサイザ | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| JPH09289448A (ja) | 受信装置 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP2010050738A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |