JP2009296571A - 発振器および位相同期回路のループ帯域補正方法 - Google Patents

発振器および位相同期回路のループ帯域補正方法 Download PDF

Info

Publication number
JP2009296571A
JP2009296571A JP2009107016A JP2009107016A JP2009296571A JP 2009296571 A JP2009296571 A JP 2009296571A JP 2009107016 A JP2009107016 A JP 2009107016A JP 2009107016 A JP2009107016 A JP 2009107016A JP 2009296571 A JP2009296571 A JP 2009296571A
Authority
JP
Japan
Prior art keywords
gain
signal
unit
frequency
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009107016A
Other languages
English (en)
Inventor
Masayuki Nakamura
雅之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2009296571A publication Critical patent/JP2009296571A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0153Electrical filters; Controlling thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

【課題】安定した高周波信号を発振する発振器および位相同期回路のループ帯域補正方法を実現する。
【解決手段】基準周波数の基準信号を発生する基準信号発生部と、前記基準信号とフィードバック信号との位相差に応じた電圧を出力する位相比較部と、前記位相比較部から出力された電圧が入力され、外部制御信号により、前記位相比較部から出力された電圧のゲインを調整するループフィルタと、前記ループフィルタによりゲインが調整された調整信号に応じた周波数の出力信号を発振する電圧制御発振部と、前記出力信号を分周した分周信号を前記フィードバック信号として前記位相比較部にフィードバックする分周部とを備える。
【選択図】図1

Description

本発明は、発振器および位相同期回路のループ帯域補正方法に関する。特に本発明は、被処理信号の周波数に依存して感度が変化する電圧制御発振回路を備えた発振器、および、当該電圧制御発振器を備えた位相同期回路のループ帯域補正方法に関する。
従来、電圧に応じて周波数が変化する電圧制御発振回路(VCO)の出力信号と、VCOに入力される基準周波数の基準信号との位相差を、VCOにフィードバックすることにより同期する位相同期回路(PLL)が知られている。PLLは、VCOへのフィードバック信号として、VCOの出力信号を分周した信号を用いることで、入力信号の周波数を逓倍した信号を生成できる。
VCOの感度が周波数に依存する場合、PLLの発振周波数を変更すると、ループ帯域が変化して、位相雑音特性、スプリアス特性、出力周波数切替時間が変化する。そこで、ループ帯域を一定に保つ目的で、PLLにループフィルタの利得切替器が設けられる場合がある。特許文献1には、抵抗およびコンデンサ素子で構成される分圧回路と複数のスイッチ素子とからなる利得切替器を有して、スイッチ素子により分圧回路の回路構成を切り替えることで、ループ利得を切り替えることのできるPLL回路が開示されている。なお、関連する技術として、特開2006−80909号公報(特許文献2)、特開2005−252930号公報(特許文献3)、特開2004−274673号公報(特許文献4)がある。
特開2001−16102号公報
特開2006−80909号公報
特開2005−252930号公報
特開2004−274673号公報
しかしながら、特許文献1に記載されたPLL回路を使用した場合には、PLL回路のループ利得を離散的にしか切り替えることができず、発振周波数にあわせてゲインを最適化することができない。発振周波数に合わせてゲインを最適化することを目的として分圧回路を多数設けた場合には、回路規模が大きくなる。さらに、VCO感度が未知の場合には分圧回路のゲインの値を合理的に決定できない。
そこで本発明の1つの側面においては、上記の課題を解決することのできる発振器および位相同期回路のループ帯域補正方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
即ち、本発明の第1の形態によると、基準周波数の基準信号を発生する基準信号発生部と、前記基準信号とフィードバック信号との位相差に応じた電圧を出力する位相比較部と、前記位相比較部から出力された電圧が入力され、外部制御信号により、前記位相比較部から出力された電圧のゲインを調整するループフィルタと、前記ループフィルタによりゲインが調整された調整信号に応じた周波数の出力信号を発振する電圧制御発振部と、前記出力信号を分周した分周信号を前記フィードバック信号として前記位相比較部にフィードバックする分周部と、を備えた発振器が提供される。
上記発振器は、前記外部制御信号を出力して、前記外部制御信号により、前記電圧制御発振部の感度または分周比に応じて前記ループフィルタを制御する制御部、をさらに備えてよく、前記制御部は、前記発振器のトータルゲインが、トータルゲインの目標値になるように、前記ループフィルタのゲインを制御してよい。
上記発振器において、前記ループフィルタは、記位相比較部から出力された電圧を積分して交流分を除去する積分器とラグリードフィルタとを有して、前記ラグリードフィルタは、信号ラインに挿入されたシリーズ抵抗と前記信号ラインと接地との間に配置されたシャント抵抗およびコンデンサを有する直列回路とを含み、前記シャント抵抗は、前記外部制御信号により抵抗値が制御される可変抵抗器を有して、前記制御部は、前記外部制御信号により、前記可変抵抗器の抵抗値を制御して、前記電圧制御発振部の感度または分周比に応じて前記ループゲインを制御してよい。上記発振器において、前記制御部は、前記分周部の分周比により設定される前記出力信号の設定周波数と、前記外部制御信号との対応関係に基づいて、前記外部制御信号を生成してよい。
上記発振器において、前記外部制御信号に対する前記ラグリードフィルタのゲイン特性を取得するゲイン特性取得部と、前記電圧制御発振部への入力電圧に対する前記電圧制御発振部の感度特性を取得する感度特性取得部と、前記感度特性取得部で取得した前記電圧制御発振部の感度特性に基づき、前記設定周波数ごとの前記ループゲインを計算するループゲイン計算部と、前記設定周波数ごとの前記ループゲインに基づき、前記設定周波数ごとのトータルゲインが、トータルゲインの目標値になるような、前記設定周波数ごとの前記ラグリードフィルタのターゲットゲインを計算するラグリードフィルタゲイン計算部と、前記設定周波数と前記外部制御信号との対応関係を決定する対応関係決定部とをさらに備えてよい。
上記発振器において、前記対応関係決定部は、前記ゲイン特性取得部で取得した前記ラグリードフィルタの前記ゲイン特性と、前記ラグリードフィルタゲイン計算部が計算した前記設定周波数ごとの前記ターゲットゲインとに基づき、前記ラグリードフィルタのラグリードフィルタゲインが前記設定周波数ごとの前記ターゲットゲインになるような前記外部制御信号を計算して、前記設定周波数と前記外部制御信号との対応関係を決定してよい。
上記発振器において、前記ゲイン特性取得部は、前記外部制御信号に対する前記シャント抵抗の抵抗値を測定することにより、前記外部制御信号に対する前記ラグリードフィルタのゲイン特性を取得し、前記感度特性取得部は、前記電圧制御発振部の入力電圧に対する発振周波数を測定することにより、前記電圧制御発振部の入力電圧に対する前記電圧制御発振部の感度特性を取得してよい。上記発振器において、前記対応関係決定部は、発振器の動作中に前記対応関係を決定してよい。
また、上記発振器において、前記ループフィルタは、前記外部制御信号により出力電流を調整するチャージポンプを有してよい。これらの発振器において、前記ループフィルタは、ステップアンプを有してよい。また、前記基準信号発生部と、前記位相比較部と、前記ループフィルタと、前記電圧制御発振部と、前記分周部とが、単一の半導体基板上に形成されてよい。
本発明の第2の形態によると、位相同期回路のループ帯域補正方法であって、基準周波数の基準信号を発生する段階と、前記基準信号とフィードバック信号との位相差に応じた電圧を出力する段階と、外部制御信号により、前記位相差に応じた電圧のゲインを調整する段階と、前記ゲインを調整する段階においてゲインが調整された調整信号に応じた周波数の出力信号を発振する段階と、前記出力信号を分周した分周信号を前記フィードバック信号としてフィードバックする段階とを備える、位相同期回路のループ帯域補正方法が提供される。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
発振器100の構成の一例を概略的に表す。 対応関係決定部198における処理手順の一例を表す。 ラグリードフィルタ132のゲイン特性の一例を概略的に表す。 電圧制御発振部126の感度特性の一例を概略的に表す。 電圧制御発振部126の設定周波数と、分周部128の分周比および電圧制御発振部126の感度との対応関係の一例を概略的に表す。 電圧制御発振部126の設定周波数と、分周部128の分周比および外部制御信号14の設定値との対応関係の一例を概略的に表す。 発振器700の構成の一例を概略的に表す。 発振器700における処理手順の一例を表す。 自動レベル調整器900の構成の一例を概略的に表す。
以下、発明の実施の形態を通じて本発明の一側面を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。以下、図面を参照して、実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。
図1は、発振器100の構成の一例を概略的に表す。発振器100は、安定した高周波信号を発振する。発振器100は、出力端子104と、基準信号発生部110と、位相同期回路120とを備える。出力端子104は、位相同期回路120の出力側に配され、位相同期回路120により発振された出力信号18を外部に出力する。基準信号発生部110は、基準周波数の基準信号10を発生する。基準信号発生部110として、例えば、水晶発振器が用いられる。これにより、基準信号10の安定度が向上する。また、基準信号発生部110と位相同期回路120とが、単一の半導体チップまたは単一の半導体基板の上に形成されてよい。
位相同期回路120は、基準信号発生部110から出力された基準信号10が入力され、出力信号18を出力する。位相同期回路120は、基準信号10の基準周波数と、出力信号18の周波数とを同期させる。また、出力信号18の周波数を、例えば、基準周波数の整数倍にする。位相同期回路120は、位相比較部122と、ループフィルタ124と、電圧制御発振部126と、分周部128とを備える。また、位相比較部122と、ループフィルタ124と、電圧制御発振部126と、分周部128とが、単一の半導体基板上に形成されてよい。
位相比較部122は、基準信号10とフィードバック信号12との位相差に応じた電圧を出力する。位相比較部122には、基準信号発生部110から出力された基準信号10と、分周部128から出力されたフィードバック信号12とが入力されてよい。電圧制御発振部126は、ループフィルタ124によりゲインが調整された調整信号16に応じた周波数の出力信号18を発振する。電圧制御発振部126には、ループフィルタ124から出力された調整信号16が入力されてよい。分周部128は、出力信号18を分周した分周信号をフィードバック信号12として位相比較部122にフィードバックする。分周部128として、例えば、カウンタが用いられる。分周部128には、電圧制御発振部126から出力された出力信号18の一部が入力されてよい。
ループフィルタ124は、位相同期回路120のループ時定数を決定する。即ち、位相比較部122から出力された電圧が入力され、外部制御信号14により、位相比較部122から出力された電圧のゲインを調整する。ループフィルタ124は、外部制御信号14により、電圧制御発振部126の感度または分周比に応じて、ループゲインが制御されてよい。ループフィルタ124は、発振器100のトータルゲインが、トータルゲインの目標値になるように、位相比較部122から出力された電圧のゲインを調整してよい。ループフィルタ124は、ステップアンプ130と、ラグリードフィルタ132とを有してよい。
ステップアンプ130は、位相比較部122から出力された電圧を積分して交流分を除去する積分機能を有する。また、ステップアンプ130は、位相比較部122から出力された電圧を所定のゲインで増幅する増幅機能を有する。ステップアンプ130には、位相比較部122から出力された電圧が入力されてよい。ステップアンプ130は、オペアンプ142と、抵抗器144と、コンデンサ146と、ゲイン切替部150とを含んでよい。ゲイン切替部150は、抵抗器152と、抵抗器154と、スイッチ156とを有してよい。ゲイン切替部150は、スイッチ156のON/OFFを切り替えることで、ステップアンプ130のゲインを変更する。
これにより、ループフィルタ124のゲイン可変幅を変更できる。例えば、ループフィルタ124が、可変幅として−G[dB]〜0[dB]のゲインを有するラグリードフィルタ132と、スイッチ156のON/OFFによりゲインの値をG[dB]と0[dB]とに切替えることのできるゲイン切替部150とを有する場合を考える。スイッチ156がOFFの場合には、ループフィルタ124のループゲイン可変幅は、−G[dB]〜0[dB]となり、スイッチ156がONの場合には、0[dB]〜G[dB]となる。このように、ステップアンプ130を設けることで、ループフィルタ124のゲイン可変幅を拡張できる。本実施形態において、ゲイン切替部150は、2つの抵抗器を有するが、3つ以上の抵抗器を有してもよく、また、可変抵抗器を有して、ゲインを連続的に変えてもよい。
ラグリードフィルタ132は、ループフィルタ124のゲイン可変幅を決定する。ラグリードフィルタ132には、ステップアンプ130により交流分が除去された電圧が入力されてよい。ラグリードフィルタ132は、信号ラインに挿入されたシリーズ抵抗162と、信号ラインと接地との間に配置されたシャント抵抗およびコンデンサ166を有する直列回路とを含んでよい。シャント抵抗は、外部制御信号14により抵抗値が制御される可変抵抗器164を有してよい。
これにより、ループフィルタ124は、外部制御信号14により、位相比較部122から出力された電圧のゲインを調整できる。また、回路規模の増加を抑制しながら、ループゲインを連続的に変更できる。また、ループゲインを連続的に変更できるので、ループフィルタ124は、発振周波数にあわせてゲインを最適化できる。
また、ラグリードフィルタ132は、スイッチ172と、スイッチ174と、抵抗器176と、バッファ178とを含んでよい。スイッチ172と抵抗器176とが直列に配され、コンデンサ166とスイッチ174とが直列に配され、スイッチ172および抵抗器176と、コンデンサ166およびスイッチ174とが、並列に配されてよい。バッファ178は、可変抵抗器164とコンデンサ166との間に配されてよい。これにより、外部制御信号14に対するラグリードフィルタ132のゲイン特性を取得できる。なお、ラグリードフィルタ132のゲイン特性を取得する構成は、上記構成に限定されない。
発振器100は、周波数カウンタ180と、スイッチ182と、DAコンバータ184とを備えてよい。また、発振器100は、ADコンバータ186と、DAコンバータ188とを備えてよい。周波数カウンタ180は、分周部128と位相比較部122との間に配され、フィードバック信号12の周波数を測定する。DAコンバータ184は、スイッチ182を介して、ループフィルタ124と電圧制御発振部126との間に結合される。
これにより、電圧制御発振部126への入力電圧に対する電圧制御発振部126の感度特性を取得できる。なお、電圧制御発振部126の感度特性を取得する構成は、上記構成に限定されない。ADコンバータ186は、バッファ178と結合され、可変抵抗器164に印加された電圧をデジタル信号に変換する。DAコンバータ188は、可変抵抗器164と結合され、可変抵抗器164を制御する外部制御信号14をアナログ信号に変換する。
発振器100は、発振器100を制御する制御部190を備えてよい。制御部190は、外部制御信号14を出力して、外部制御信号14によりループフィルタ124を制御してよい。発振器100のトータルゲインが、トータルゲインの目標値になるように、ループフィルタ124のゲインを制御してよい。制御部190は、外部制御信号14により可変抵抗器164の抵抗値を制御して、電圧制御発振部126の感度または分周比に応じてループフィルタ124のゲインを制御してよい。また、制御部190は、分周部128の分周比により設定される出力信号18の設定周波数と、外部制御信号14との対応関係に基づいて、外部制御信号14を生成してよい。なお、本実施形態において、制御部190は発振器100の内部に設けられたが、制御部190は発振器100の外部に設けられてもよい。
発振器100は、ゲイン特性取得部194と、感度特性取得部195と、ループゲイン計算部196と、ラグリードフィルタゲイン計算部197と、対応関係決定部198とを有してよい。ゲイン特性取得部194、感度特性取得部195、ループゲイン計算部196、ラグリードフィルタゲイン計算部197および対応関係決定部198は、制御部190に設けられてよい。また、これらの機能は厳密に区別されるものではなく、例えば、対応関係決定部198が、ループゲイン計算部196およびラグリードフィルタゲイン計算部197の機能を有してもよく、感度特性取得部195が、ループゲイン計算部196の機能を有してもよい。
ゲイン特性取得部194は、外部制御信号14に対するラグリードフィルタ132のゲイン特性を取得する。ゲイン特性取得部194は、外部制御信号14に対するシャント抵抗の抵抗値を測定することにより、外部制御信号14に対するラグリードフィルタ132のゲイン特性を取得してよい。感度特性取得部195は、電圧制御発振部126への入力電圧に対する電圧制御発振部126の感度特性を取得する。感度特性取得部195は、電圧制御発振部126の入力電圧に対する発振周波数を測定することにより、調整信号16に対する電圧制御発振部126の感度特性を取得してよい。
ループゲイン計算部196は、感度特性取得部195で取得した電圧制御発振部126の感度特性に基づき、設定周波数ごとのループゲインを計算する。ラグリードフィルタゲイン計算部197は、設定周波数ごとのループゲインに基づき、設定周波数ごとのトータルゲインがトータルゲインの目標値になるような、設定周波数ごとのラグリードフィルタ132のターゲットゲインを計算する。
対応関係決定部198は、設定周波数と外部制御信号14との対応関係を決定する。対応関係決定部198は、ゲイン特性取得部194で取得したラグリードフィルタ132のゲイン特性と、ラグリードフィルタゲイン計算部197が計算した設定周波数ごとのラグリードフィルタ132のターゲットゲインとに基づき、設定周波数ごとに、ラグリードフィルタのラグリードフィルタゲインが、設定周波数ごとのターゲットゲインになるような外部制御信号14を計算して、設定周波数と外部制御信号との対応関係を決定してよい。これにより、ループフィルタ124のゲインの値を合理的に決定できる。
対応関係決定部198は、発振器100の動作中に設定周波数と外部制御信号との対応関係を決定してよい。対応関係決定部198は、発振器100の動作開始前に上記対応関係を決定してよい。また、対応関係決定部198は、発振器100の位相雑音特性、スプリアス特性、出力周波数切替時間等が悪化したときに、上記対応関係を決定してよい。
図2は、対応関係決定部198における、出力信号18の設定周波数と外部制御信号14との対応関係を決定する手順の一例を表す。発振器100は、制御部190が上記対応関係に基づき外部制御信号14の値を決定することで、トータルゲインの制御を高速化できる。
S20において、発振器100は、外部制御信号14に対する可変抵抗器164の抵抗値を測定する。これにより、ゲイン特性取得部194は、DAコンバータ188を介して可変抵抗器164に入力される外部制御信号14に対する、ラグリードフィルタ132のゲイン特性を取得できる。上記可変抵抗器164の抵抗値は、例えば、以下の手順で測定できる。
即ち、スイッチ172、およびスイッチ182をONに、スイッチ174をOFFに設定する。DAコンバータ184を所定の値に固定する。DAコンバータ188の電圧を掃引しながら、ADコンバータ186により可変抵抗器164にかかる電圧を測定する。抵抗器176と可変抵抗器164との分圧比の関係を利用して、測定した電圧に基づき、外部制御信号14に対応する可変抵抗器164の抵抗値を計算する。
可変抵抗器164の抵抗値を用いて、外部制御信号14の各設定値に対して、シリーズ抵抗162、可変抵抗器164、コンデンサ166を含むラグリードフィルタ132の入出力伝達係数、即ち、ラグリードフィルタ132のゲインGLagを計算することで、外部制御信号14の各設定値とラグリードフィルタ132のゲインGLagとの関係が求まる。ゲイン特性取得部194は、外部制御信号14の各設定値に対するラグリードフィルタ132のゲインGLagをテーブル化して記憶してもよい。
S22において、発振器100は、電圧制御発振部126の入力電圧に対する、電圧制御発振部126の発振周波数を測定する。これにより、感度特性取得部195は、調整信号16に対する電圧制御発振部126の感度特性を取得できる。上記電圧制御発振部126の発振周波数は、例えば、以下の手順で測定できる。即ち、スイッチ172、スイッチ174をOFFに設定して、スイッチ182をONに設定する。DAコンバータ184の電圧を掃引しながら、分周部128の出力周波数を周波数カウンタ180で測定する。
電圧制御発振部126の入力電圧に対する電圧制御発振部126の発振周波数に関する測定結果に基づき、発振周波数を入力電圧で微分して、電圧制御発振部126の感度Kvを計算する。感度特性取得部195は、電圧制御発振部126の入力電圧に対する感度Kvをテーブル化して記憶してもよい。
S24において、ループゲイン計算部196は、感度特性取得部195で取得した電圧制御発振部126の感度特性に基づき、出力信号18の設定周波数ごとのループゲインGLoopを計算する。ループゲインGLoopは、電圧制御発振部126の感度Kv[Hz/V]、および、分周部128の分周比Nを用いて、式(1)により計算できる。
GLoop=Kv/N ・・・(1)
ここで、出力信号18の設定周波数が与えられれば、S22で求めた電圧制御発振部126の入力電圧に対する発振周波数に関する測定結果及び電圧制御発振部126の入力電圧に対する感度の計算結果に基づき、電圧制御発振部126の感度Kvが求まる。また、上記設定周波数を基準信号10の基準周波数で除算することで、分周比Nが求まる。
S26において、ラグリードフィルタゲイン計算部197は、設定周波数ごとのループゲインGLoopに基づき、設定周波数ごとのラグリードフィルタ132のゲインGLagを計算する。ラグリードフィルタゲイン計算部197は、設定周波数ごとのトータルゲインGTotalが、トータルゲインの目標値となるような、ラグリードフィルタ132のゲインGLagを計算する。上記ラグリードフィルタ132のゲインGLagは、例えば、以下の手順で計算できる。即ち、ラグリードフィルタ132のゲインGLagは、位相同期回路120のトータルゲインGTotal、電圧制御発振部126の感度Kv、および、分周部128の分周比Nを用いて、式(2)により計算できる。
GLag=GTotal÷(Kv/N) ・・・(2)
ここで、各設定周波数ごとのトータルゲインの目標値GTotalーTargetが与えられれば、式(2)のGTotalに、上記目標値GTotalーTargetを代入することで、設定周波数ごとのトータルゲインGTotalがGTotalーTargetとなるような、ラグリードフィルタ132のターゲットゲインGLag−Targetが求まる。対応関係決定部198は、S20で求めた外部制御信号14の各設定値とラグリードフィルタ132のゲインGLagとの関係に基づいて、ラグリードフィルタ132のターゲットゲインGLag−Targetに対応する外部制御信号14の設定値を決定する。対応関係決定部198は、出力信号18の設定周波数と外部制御信号14との対応関係をテーブル化して記憶してもよい。
以上の通り、出力信号18の設定周波数と、各設定周波数ごとのトータルゲインの目標値GTotalーTargetが与えられれば、出力信号18の設定周波数と外部制御信号14との対応関係が求まる。また、以上の記載により、位相同期回路120のループ帯域補正方法であって、基準周波数の基準信号10を発生する段階と、基準信号10とフィードバック信号12との位相差に応じた電圧を出力する段階と、位相比較部122から出力された電圧が入力され、外部制御信号14により、位相比較部122から出力された電圧のゲインを調整する段階と、ゲインが調整された調整信号16に応じた周波数の出力信号18を発振する段階と、出力信号18を分周した分周信号をフィードバック信号12として位相比較部122にフィードバックする段階とを備える位相同期回路のループ帯域補正方法が開示される。
図3は、ラグリードフィルタ132のゲイン特性の一例を概略的に表す。同図において、横軸は、S20で掃引されたDAコンバータ188の電圧を示しており、縦軸は、測定電圧から求めた可変抵抗器164の抵抗値を用いて計算されたラグリードフィルタ132のゲインGLagを示す。ここで、ゲイン特性30は、ゲイン切替部150のスイッチ156がOFFに設定されている場合のゲイン特性を示す。また、ゲイン特性32は、ゲイン切替部150のスイッチ156がONに設定されている場合のゲイン特性を示す。このように、ループフィルタ124は、ステップアンプ130にゲイン切替部150を設けることで、ループフィルタ124のゲイン可変幅を変更できる。
図4は、電圧制御発振部126の感度特性40の一例を概略的に表す。同図において、横軸は、S22で掃引されたDAコンバータ184の電圧を示しており、縦軸は、電圧制御発振部126の感度Kvを示す。同図に示す通り、電圧制御発振部126の感度Kvは、電圧制御発振部126の入力電圧に依存する。
図5は、電圧制御発振部126の設定周波数と、分周部128の分周比および電圧制御発振部126の感度との対応関係の一例を概略的に表す。出力信号18の設定周波数が与えられれば分周比Nが求まるので、同図に示すように、設定周波数に対応する、分周比および電圧制御発振部126の入力電圧に対する感度をテーブル化できる。
図6は、電圧制御発振部126の設定周波数に対する、分周部128の分周比および外部制御信号14の設定値の対応関係の一例を概略的に表す。同図に示す通り、電圧制御発振部126の設定周波数に対応する外部制御信号14の設定値は、目的に応じて、複数の値が用意されてよい。例えば、外部制御信号14は、周波数特性を重視する場合、例えば、位相雑音特性、スプリアス特性等の改善を目的とする場合と、速度を重視する場合、例えば、出力周波数切替時間の短縮化を目的とする場合とで、異なる設定値を用いてもよい。また、発振器100は、外部制御信号14の設定値を、外部入力により切り替えてもよい。
図7は、別の実施形態に係る発振器700の構成の一例を概略的に表す。発振器700は、出力端子104と、基準信号発生部110と、位相同期回路720と、制御部190とを備える。位相同期回路720は、位相比較部122と、ループフィルタ724と、電圧制御発振部126と、分周部128とを備える。ループフィルタ724は、積分器730と、チャージポンプ732と、積分器730の出力抵抗762とを有する。積分器730は、ゲイン切替部150の代わりに抵抗器752を用いた以外は、ステップアンプ130と同様の構成および機能を有する。なお、発振器700において、積分器730の代わりにステップアンプ130を用いてもよい。
同図に示す通り、発振器700は、ラグリードフィルタ132の代わりにチャージポンプ732を設けた点で、発振器100と相違する。その他の点については、発振器700は、発振器100と同様の機能および構成を有してよく、発振器100に関する上記記載は、発振器700にも適用できる。
チャージポンプ732は、外部制御信号14により出力電流を調整する。チャージポンプ732は、例えば、位相比較部122からのUP信号が入力されると、外部制御信号14の設定値に応じて、出力電流を増加させる。一方、位相比較部122からのDOWN信号が入力されると、外部制御信号14の設定値に応じて、出力電流を減少させる。以上の構成により、チャージポンプ732の設定電流をDAコンバータ188でプログラマブルに制御することで、ループフィルタ724のゲインを変更できる。
また、発振器700は、スイッチ174と、周波数カウンタ180と、スイッチ182と、DAコンバータ184とを備えてよい。スイッチ174は、ループフィルタ724と電圧制御発振部126との間に配され、DAコンバータ184は、スイッチ174と電圧制御発振部126との間に、スイッチ182を介して結合されてよい。
これにより、電圧制御発振部126への入力電圧に対する電圧制御発振部126の感度特性を取得できる。なお、電圧制御発振部126の感度特性を取得する構成は、上記構成に限定されない。また、発振器700において、基準信号発生部110と、位相比較部122と、ループフィルタ724と、電圧制御発振部126と、分周部128とが、単一の半導体基板上に形成されてもよい。
図8は、発振器700における、出力信号18の設定周波数と外部制御信号14との対応関係を決定する手順の一例を表す。発振器700は、上記対応関係に基づき外部制御信号14の値を決定することで、トータルゲインの制御を高速化できる。
S82において、発振器100は、電圧制御発振部126の入力電圧に対する、電圧制御発振部126の発振周波数を測定する。これにより、発振器700は、調整信号16に対する電圧制御発振部126の感度特性を取得できる。上記電圧制御発振部126の発振周波数は、例えば、以下の手順で測定できる。
即ち、スイッチ174をOFFに設定して、スイッチ182をONに設定する。DAコンバータ184の電圧を掃引しながら、分周部128の出力周波数を周波数カウンタ180で測定する。電圧制御発振部126の入力電圧に対する電圧制御発振部126の発振周波数に関する測定結果に基づき、発振周波数を入力電圧で微分して、電圧制御発振部126の感度Kvを計算する。
S84において、発振器700は、出力信号18の設定周波数ごとのループゲインGLoopを計算する。出力信号18の設定周波数ごとのループゲインGLoopは、S24と同様の手順で求めることができる。
S86において、発振器700は、設定周波数ごとのループゲインGLoopに基づき、設定周波数ごとのチャージポンプ732のゲインGLagを計算する。チャージポンプ732のゲインGLagは、S26と同様の手順で求めることができる。ここで、外部制御信号14の各設定値とチャージポンプ732のゲインGLagとの関係は、チャージポンプ732の仕様により求まる。これにより、チャージポンプ732のゲインGLagに対応する外部制御信号14の設定値を決定できる。
図9は、自動レベル調整器900の構成の一例を概略的に表す。同図は、ループフィルタ124をALC回路に適用した場合の一例を示す。自動レベル調整器900は、入力端子902と、出力端子904と、バッファ906と、可変電圧アッテネータ926とを備える。自動レベル調整器900は、自動レベル調整器900を制御する制御部990を備えてよい。
自動レベル調整器900は、入力端子902に入力された入力信号を、可変電圧アッテネータ926で適切な信号レベルに減衰して、可変電圧アッテネータ926により減衰された信号を、バッファ906を介して出力端子904から出力する。可変電圧アッテネータ926は、入力信号の減衰量を調整して、出力端子904から出力される出力信号の電力が、所定の目標値すなわち設定電力で略一定になるように動作する。可変電圧アッテネータ926は、制御電圧により、入力信号の減衰量を制御されてよい。可変電圧アッテネータ926は、例えば、内部の抵抗値を変更することで、入力信号の減衰量を変更できる。
自動レベル調整器900は、基準電圧発生部910と、電力検出部928と、ループフィルタ124と、DAコンバータ188とを備える。電力検出部928は、出力端子904とバッファ906との間に結合され、可変電圧アッテネータ926により減衰された減衰信号を検出する。ループフィルタ124は、基準電圧発生部910の発生させた基準電圧と電力検出部928の出力電圧とが入力され、DAコンバータ188から入力された外部制御信号14に応じて、上記基準電圧と電力検出部928の出力電圧とが同じ電圧になるように動作する。
可変電圧アッテネータ926の感度が非線形である場合、すなわち、可変電圧アッテネータ926の制御電圧に対する減衰量の微分特性が非線形である場合、上記設定電力の値によって、自動レベル調整器900のトータルゲイン等のループ帯域幅が変化する。自動レベル調整器900のループ帯域幅が変化すると、自動レベル調整器900の過渡応答特性が変化する。本実施形態によれば、例えば、制御部990は、自動レベル調整器900のトータルゲインが目標値になるように、ループフィルタ124のゲインを制御する。これにより、制御電圧に応じて可変電圧アッテネータ926が非線形に変化する場合であっても、出力信号の電力を可変電圧アッテネータ926の非線形性をループフィルタのゲインによって補償できる。その結果、自動レベル調整器900のループ帯域幅を設定電力で略一定になるよう制御することが容易になる。
すなわち、電力検出部928の出力電力は、ループフィルタ124によりゲインが調整され、調整信号としてループフィルタ124から出力される。ループフィルタ124から出力された調整信号は、制御電圧として可変電圧アッテネータ926に入力され、可変電圧アッテネータ926における入力信号の減衰量を制御する。ループフィルタ124のゲインは、制御部990により、自動レベル調整器900のトータルゲインが目標値になるように制御されているので、ループフィルタ124は、入力信号の電力にあわせて、ループゲインを最適化できる。
自動レベル調整器900は、スイッチ182と、DAコンバータ184と、ADコンバータ186と、ADコンバータ980とを備えてよい。DAコンバータ184は、ループフィルタ124と可変電圧アッテネータ926との間に、スイッチ182を介して配されてよい。ADコンバータ980は、電力検出部928とループフィルタ124との間に配されてよい。
これにより、ループフィルタ124の調整信号に対する、電力検出部928の減衰特性を取得できる。即ち、スイッチ172、スイッチ174をOFFに設定して、スイッチ182をONに設定した状態で、入力端子に、周波数fの正弦波を入力する。電力検出部928の出力電圧をADコンバータ980で測定する。これにより、周波数fにおける、電力検出部928の減衰特性を取得できる。上記減衰特性を微分することで、可変電圧アッテネータ926の感度が求まる。上記感度を用いて、発振器100の場合と同様にして、出力信号の電力が設定電力で略一定になるような外部制御信号14の設定値を決定できる。これにより、ループフィルタ124のゲインの値を合理的に決定できる。
以上の記載によれば、基準電圧を発生させる基準電圧発生部910と、入力信号を減衰する可変電圧アッテネータ926と、可変電圧アッテネータ926により減衰された減衰信号を検出する電力検出部928と、電力検出部928から出力された電圧が入力され、外部制御信号14により、電力検出部928から出力された電圧のゲインを調整するループフィルタ124とを備え、ループフィルタ124より出力された調整信号に応じて、入力信号を減衰する、可変電圧アッテネータ926が開示される。また、可変電圧アッテネータ926において、外部制御信号14を出力して、外部制御信号14により、可変電圧アッテネータ926の感度に応じてループフィルタ124を制御する制御部990をさらに備え、制御部990は、自動レベル調整器900のトータルゲインが、トータルゲインの目標値になるように、ループフィルタ124のゲインを制御してもよい。
以上の記載により、上記構成を、出力信号の周波数または電力に依らず、トータルゲイン等のループ帯域幅を一定に保持する場合について説明したが、上記構成は、周波数または電力に応じて、ループ帯域幅を変更する場合にも応用できる。また、以上の記載によれば、DAコンバータ188から入力される外部制御信号14により、ループフィルタ124またはループフィルタ724のゲインをプログラマブルに変更することで、トータルゲインを制御したが、位相比較部122の出力電流をプログラマブルに変更することで、トータルゲインを制御してもよい。
以上、本発明の一側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
上記説明から明らかなように、本発明の一実施形態によれば、安定した高周波信号を発振する発振器および位相同期回路のループ帯域補正方法を実現することができる。
10 基準信号
12 フィードバック信号
14 外部制御信号
16 調整信号
18 出力信号
30 ゲイン特性
32 ゲイン特性
40 感度特性
100 発振器
104 出力端子
110 基準信号発生部
120 位相同期回路
122 位相比較部
124 ループフィルタ
126 電圧制御発振部
128 分周部
130 ステップアンプ
132 ラグリードフィルタ
142 オペアンプ
144 抵抗器
146 コンデンサ
150 ゲイン切替部
152 抵抗器
154 抵抗器
156 スイッチ
162 シリーズ抵抗
164 可変抵抗器
166 コンデンサ
172 スイッチ
174 スイッチ
176 抵抗器
178 バッファ
180 周波数カウンタ
182 スイッチ
184 DAコンバータ
186 ADコンバータ
188 DAコンバータ
190 制御部
194 ゲイン特性取得部
195 感度特性取得部
196 ループゲイン計算部
197 ラグリードフィルタゲイン計算部
198 対応関係決定部
700 発振器
720 位相同期回路
724 ループフィルタ
730 積分器
732 チャージポンプ
752 抵抗器
762 出力抵抗
900 自動レベル調整器
902 入力端子
904 出力端子
906 バッファ
910 基準電圧発生部
926 可変電圧アッテネータ
928 電力検出部
980 ADコンバータ
990 制御部

Claims (11)

  1. 基準周波数の基準信号を発生する基準信号発生部と、
    前記基準信号とフィードバック信号との位相差に応じた電圧を出力する位相比較部と、
    前記位相比較部から出力された電圧が入力され、外部制御信号により、前記位相比較部から出力された電圧のゲインを調整するループフィルタと、
    前記ループフィルタによりゲインが調整された調整信号に応じた周波数の出力信号を発振する電圧制御発振部と、
    前記出力信号を分周した分周信号を前記フィードバック信号として前記位相比較部にフィードバックする分周部と、
    を備えた発振器。
  2. 前記外部制御信号を出力して、前記外部制御信号により、前記電圧制御発振部の感度または前記分周部の分周比に応じて前記ループフィルタを制御する制御部、
    をさらに備え、
    前記制御部は、前記発振器のトータルゲインが、トータルゲインの目標値になるように、前記ループフィルタのゲインを制御する、
    請求項1に記載の発振器。
  3. 前記ループフィルタは、記位相比較部から出力された電圧を積分して交流分を除去する積分器と、ラグリードフィルタとを有し、
    前記ラグリードフィルタは、信号ラインに挿入されたシリーズ抵抗と、前記信号ラインと接地との間に配置されたシャント抵抗およびコンデンサを有する直列回路とを含み、
    前記シャント抵抗は、前記外部制御信号により抵抗値が制御される可変抵抗器を有し、
    前記制御部は、前記外部制御信号により、前記可変抵抗器の抵抗値を制御し、前記電圧制御発振部の感度または前記分周部の分周比に応じてループゲインを制御する、
    請求項2に記載の発振器。
  4. 前記制御部は、前記分周部の分周比により設定される前記出力信号の設定周波数と、前記外部制御信号との対応関係に基づいて、前記外部制御信号を生成する、
    請求項3に記載の発振器。
  5. 前記外部制御信号に対する前記ラグリードフィルタのゲイン特性を取得するゲイン特性取得部と、
    前記電圧制御発振部への入力電圧に対する前記電圧制御発振部の感度特性を取得する感度特性取得部と、
    前記感度特性取得部で取得した前記電圧制御発振部の感度特性に基づき、前記設定周波数ごとの前記ループゲインを計算するループゲイン計算部と、
    前記設定周波数ごとの前記ループゲインに基づき、前記設定周波数ごとのトータルゲインが、トータルゲインの目標値になるような、前記設定周波数ごとの前記ラグリードフィルタのターゲットゲインを計算するラグリードフィルタゲイン計算部と、
    前記設定周波数と前記外部制御信号との対応関係を決定する対応関係決定部と、
    をさらに備え、
    前記対応関係決定部は、前記ゲイン特性取得部で取得した前記ラグリードフィルタの前記ゲイン特性と、前記ラグリードフィルタゲイン計算部が計算した前記設定周波数ごとの前記ターゲットゲインとに基づき、前記ラグリードフィルタのラグリードフィルタゲインが前記設定周波数ごとの前記ターゲットゲインになるような前記外部制御信号を計算して、前記設定周波数と前記外部制御信号との対応関係を決定する、
    請求項4に記載の発振器。
  6. 前記ゲイン特性取得部は、前記外部制御信号に対する前記シャント抵抗の抵抗値を測定することにより、前記外部制御信号に対する前記ラグリードフィルタのゲイン特性を取得し、
    前記感度特性取得部は、前記電圧制御発振部の入力電圧に対する発振周波数を測定することにより、前記電圧制御発振部の入力電圧に対する前記電圧制御発振部の感度特性を取得する、
    請求項5に記載の発振器。
  7. 前記対応関係決定部は、前記発振器の動作中に前記対応関係を決定する、
    請求項6に記載の発振器。
  8. 前記ループフィルタは、前記外部制御信号により出力電流を調整するチャージポンプを有する、
    請求項2から請求項7までの何れか一項に記載の発振器。
  9. 前記ループフィルタは、ステップアンプを有する、
    請求項1から請求項8までの何れか一項に記載の発振器。
  10. 前記基準信号発生部と、前記位相比較部と、前記ループフィルタと、前記電圧制御発振部と、前記分周部とが、単一の半導体基板上に形成される、
    請求項1から請求項9までの何れか一項に記載の発振器。
  11. 位相同期回路のループ帯域補正方法であって、
    基準周波数の基準信号を発生する段階と、
    前記基準信号とフィードバック信号との位相差に応じた電圧を出力する段階と、
    外部制御信号により、前記位相差に応じた電圧のゲインを調整する段階と、
    前記ゲインを調整する段階においてゲインが調整された調整信号に応じた周波数の出力信号を発振する段階と、
    前記出力信号を分周した分周信号を前記フィードバック信号としてフィードバックする段階と、
    を備える、位相同期回路のループ帯域補正方法。
JP2009107016A 2008-06-08 2009-04-24 発振器および位相同期回路のループ帯域補正方法 Pending JP2009296571A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/135,202 US7772931B2 (en) 2008-06-08 2008-06-08 Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop

Publications (1)

Publication Number Publication Date
JP2009296571A true JP2009296571A (ja) 2009-12-17

Family

ID=41399752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107016A Pending JP2009296571A (ja) 2008-06-08 2009-04-24 発振器および位相同期回路のループ帯域補正方法

Country Status (2)

Country Link
US (1) US7772931B2 (ja)
JP (1) JP2009296571A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250572A (ja) * 2010-05-26 2011-12-08 Konica Minolta Holdings Inc アクチュエータの駆動装置ならびにそれを用いる平行移動機構、干渉計および分光器
JP2015008408A (ja) * 2013-06-25 2015-01-15 アンリツ株式会社 Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092770B2 (ja) * 2008-01-29 2012-12-05 富士通セミコンダクター株式会社 位相ロックループ回路及び遅延ロックループ回路
US8643415B1 (en) * 2012-10-22 2014-02-04 Micrel, Inc. Phase-locked loop having a constant damping ratio
EP2793037A1 (en) * 2013-04-17 2014-10-22 Asahi Kasei Microdevices Corporation Digital frequency meter
US9148153B2 (en) * 2013-12-30 2015-09-29 Intel Corporation Systems and methods for frequency domain calibration and characterization
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US10840921B2 (en) 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
US11070196B2 (en) 2019-01-07 2021-07-20 Innophase Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
CN113162074B (zh) * 2021-05-08 2022-07-05 国网经济技术研究院有限公司 用于故障电流控制的柔直系统高频振荡控制方法及系统
CN113644932A (zh) * 2021-08-17 2021-11-12 江苏星宇芯联电子科技有限公司 一种北斗三号rdss系统发射链路滤波器带宽自动切换电路

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128629A (ja) * 1984-11-27 1986-06-16 Nec Corp Pll変調器
JPH05175834A (ja) * 1991-12-25 1993-07-13 Mitsubishi Electric Corp 位相同期ループ回路
JPH05175835A (ja) * 1991-12-20 1993-07-13 Mitsubishi Electric Corp 周波数シンセサイザ
JPH09200047A (ja) * 1995-12-28 1997-07-31 Thomson Consumer Electron Inc 制御可能な応答時間を備えた位相ロックドループ
JPH10154934A (ja) * 1996-11-21 1998-06-09 Fujitsu Ltd 高安定化されたpll周波数シンセサイザ回路
JP2001016103A (ja) * 1999-06-30 2001-01-19 Toshiba Corp Pllシンセサイザ
JP2001094421A (ja) * 1999-09-20 2001-04-06 Sanyo Electric Co Ltd Pll装置
WO2001054283A1 (fr) * 2000-01-17 2001-07-26 Fujitsu Limited Boucle a phase asservie
JP2001202154A (ja) * 2000-01-24 2001-07-27 Matsushita Electric Ind Co Ltd Pll内蔵ワンチップマイクロコンピュータ
JP2003198365A (ja) * 2001-12-28 2003-07-11 Mitsumi Electric Co Ltd 発振回路、pll回路及びこれらを用いた受信機
JP2005236601A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JP2008003006A (ja) * 2006-06-23 2008-01-10 Advantest Corp 信号発生装置、試験装置、及びpll回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810046A (en) * 1973-02-23 1974-05-07 California Microwave Microwave source
US3898580A (en) * 1973-12-17 1975-08-05 Xerox Corp Dual time constant phase lock oscillator
JPS5793704A (en) * 1980-12-03 1982-06-10 Alps Electric Co Ltd Fm demodulation circuit
US4816770A (en) * 1987-07-10 1989-03-28 Satellite Transmission Systems Adaptive FM threshold extension demodulator
KR940011436B1 (ko) * 1989-04-19 1994-12-15 가부시끼가이샤 히다찌세이사꾸쇼 자기디스크 기억장치
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
US5389899A (en) * 1991-08-30 1995-02-14 Fujitsu Limited Frequency synthesizer having quick frequency pull in and phase lock-in
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
US5339050A (en) * 1993-04-27 1994-08-16 National Semiconductor Corp. Frequency synthesizing phase lock loop with unvarying loop parameters
US5687201A (en) * 1995-03-21 1997-11-11 Standard Microsystems Corporation Phase-locked-loop with linear combination of charge pump and current controlled oscillator
US5675292A (en) * 1996-06-05 1997-10-07 Mccune, Jr.; Earl W. Phase lock loop enabling smooth loop bandwidth switching over a wide range
JP2001016102A (ja) 1999-06-29 2001-01-19 Nec Corp Pll回路方式
US6389092B1 (en) * 1999-08-11 2002-05-14 Newport Communications, Inc. Stable phase locked loop having separated pole
US6664826B1 (en) * 2000-07-20 2003-12-16 Motorola, Inc. Loop filter and amplifier for improved phase margin and decreased phase noise with VCOs
US6834183B2 (en) * 2002-11-04 2004-12-21 Motorola, Inc. VCO gain tracking for modulation gain setting calibration
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Pll周波数シンセサイザ
JP2005252930A (ja) 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Pll回路
JP4431015B2 (ja) 2004-09-09 2010-03-10 株式会社ルネサステクノロジ 位相同期ループ回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128629A (ja) * 1984-11-27 1986-06-16 Nec Corp Pll変調器
JPH05175835A (ja) * 1991-12-20 1993-07-13 Mitsubishi Electric Corp 周波数シンセサイザ
JPH05175834A (ja) * 1991-12-25 1993-07-13 Mitsubishi Electric Corp 位相同期ループ回路
JPH09200047A (ja) * 1995-12-28 1997-07-31 Thomson Consumer Electron Inc 制御可能な応答時間を備えた位相ロックドループ
JPH10154934A (ja) * 1996-11-21 1998-06-09 Fujitsu Ltd 高安定化されたpll周波数シンセサイザ回路
JP2001016103A (ja) * 1999-06-30 2001-01-19 Toshiba Corp Pllシンセサイザ
JP2001094421A (ja) * 1999-09-20 2001-04-06 Sanyo Electric Co Ltd Pll装置
WO2001054283A1 (fr) * 2000-01-17 2001-07-26 Fujitsu Limited Boucle a phase asservie
JP2001202154A (ja) * 2000-01-24 2001-07-27 Matsushita Electric Ind Co Ltd Pll内蔵ワンチップマイクロコンピュータ
JP2003198365A (ja) * 2001-12-28 2003-07-11 Mitsumi Electric Co Ltd 発振回路、pll回路及びこれらを用いた受信機
JP2005236601A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JP2008003006A (ja) * 2006-06-23 2008-01-10 Advantest Corp 信号発生装置、試験装置、及びpll回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250572A (ja) * 2010-05-26 2011-12-08 Konica Minolta Holdings Inc アクチュエータの駆動装置ならびにそれを用いる平行移動機構、干渉計および分光器
JP2015008408A (ja) * 2013-06-25 2015-01-15 アンリツ株式会社 Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法

Also Published As

Publication number Publication date
US20090302908A1 (en) 2009-12-10
US7772931B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
JP2009296571A (ja) 発振器および位相同期回路のループ帯域補正方法
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US7772930B2 (en) Calibration techniques for phase-locked loop bandwidth
KR20120072200A (ko) 동작 환경에 둔감한 지터 특성을 가지는 디지털 위상고정루프
US20100123488A1 (en) Digital pll with known noise source and known loop bandwidth
CN110022153B (zh) 半导体装置和操作半导体装置的方法
TW201444293A (zh) 用於數位鎖相迴路之自動迴路頻寬校準
CN102439844A (zh) 振荡器
JP4819180B2 (ja) 位相制御装置、位相制御プリント板および制御方法
WO2012162886A1 (en) Spur suppression in a phase-locked loop
JP2003347936A5 (ja)
KR101581528B1 (ko) 가변 주파수 신호 합성 방법 및 이를 이용한 가변 주파수 신호 합성기
US7636020B1 (en) Mitigating fractional spurs in fractional-N frequency synthesizer systems
JP2012109930A (ja) 信号レベル調整装置及び高周波機器
JP4811417B2 (ja) 受信装置及び電子機器
US10505552B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
JP4933635B2 (ja) Pll回路
JP2007060669A (ja) パルス発生器、光ディスク書き込み装置およびチューナ
CN107872223B (zh) 用于执行相位误差校正的系统和方法
KR101364843B1 (ko) 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치
JP2009016973A (ja) シンセサイザ
US20230179215A1 (en) Systems and Methods for Online Gain Calibration of Digital-to-Time Converters
JP3216610B2 (ja) プログラマブル水晶発振器
JP2022052507A (ja) 半導体集積回路、電子機器、および周波数検知方法
JP2015154249A (ja) 位相同期回路および同期方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401