JP2003198365A - 発振回路、ｐｌｌ回路及びこれらを用いた受信機 - Google Patents
発振回路、ｐｌｌ回路及びこれらを用いた受信機Info
- Publication number
- JP2003198365A JP2003198365A JP2001401260A JP2001401260A JP2003198365A JP 2003198365 A JP2003198365 A JP 2003198365A JP 2001401260 A JP2001401260 A JP 2001401260A JP 2001401260 A JP2001401260 A JP 2001401260A JP 2003198365 A JP2003198365 A JP 2003198365A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- oscillation
- loop
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 発振周波数を切替えることに起因する位相雑
音特性を改善して、同じＣ／Ｎ特性が得られるＰＬＬ回
路を提供する。 【解決手段】 帯域の異なる複数の周波数で発振できる
ＶＣ０２３、２４と、ＶＣＯ２３、２４からの信号を分
周する可変分周器４１と、基準発振器ＯＳＣと、基準発
振器ＯＳＣからの信号を分周する基準分周器４５と、可
変分周器４１からの信号と基準分周器４５からの信号と
の位相誤差を検出する位相比較器４３と、位相比較器４
３で検出した位相誤差信号に基づいて電流量を制御する
ためのチャージポンプ４６と、チャージポンプ４６によ
る電流量の制御により位相誤差に応じた制御電圧を生成
し、ＶＣＯ２３、２４の制御端子Ｔ５、Ｔ６に供給する
ループフィルタ１１とを備えたＰＬＬ回路において、ル
ープフィルタ１１は、受信する放送波の帯域に応じて、
ループ定数を変更するトランジスタＱを備える。
音特性を改善して、同じＣ／Ｎ特性が得られるＰＬＬ回
路を提供する。 【解決手段】 帯域の異なる複数の周波数で発振できる
ＶＣ０２３、２４と、ＶＣＯ２３、２４からの信号を分
周する可変分周器４１と、基準発振器ＯＳＣと、基準発
振器ＯＳＣからの信号を分周する基準分周器４５と、可
変分周器４１からの信号と基準分周器４５からの信号と
の位相誤差を検出する位相比較器４３と、位相比較器４
３で検出した位相誤差信号に基づいて電流量を制御する
ためのチャージポンプ４６と、チャージポンプ４６によ
る電流量の制御により位相誤差に応じた制御電圧を生成
し、ＶＣＯ２３、２４の制御端子Ｔ５、Ｔ６に供給する
ループフィルタ１１とを備えたＰＬＬ回路において、ル
ープフィルタ１１は、受信する放送波の帯域に応じて、
ループ定数を変更するトランジスタＱを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＡＴＶ、衛星放
送、地上放送波などにおけるデジタル変調された信号を
受信するチューナに使用されるＰＬＬ回路に関する。
送、地上放送波などにおけるデジタル変調された信号を
受信するチューナに使用されるＰＬＬ回路に関する。
【０００２】
【従来の技術】従来のＰＬＬ（Phase Locked Loop）
回路について図５を用いて説明する。図５は、従来のＰ
ＬＬ回路を説明するための図である。図５に示すよう
に、従来のＰＬＬ回路は、帯域切替え機能を持ち複数の
周波数で発振することができるＶＣＯ２３、２４と、Ｖ
ＣＯ２３、２４からの信号を分周するプログラマブル分
周器４１と、基準発振器ＯＳＣと、基準発振器ＯＳＣか
らの信号を分周する基準分周器４５と、プログラマブル
分周器４１からの信号ｆｒ１と基準分周器４５からの信
号ｆｒ２との位相誤差を検出する位相比較器４３と、位
相比較器４３で検出した位相誤差データに基づいて電流
量を制御するためのチャージポンプ４６と、チャージポ
ンプ４６による電流量の制御により位相誤差に応じた制
御電圧を生成し、ＶＣＯ２３、２４の制御端子Ｔ５、Ｔ
６に供給するループフィルタ１１とから構成されてい
る。
回路について図５を用いて説明する。図５は、従来のＰ
ＬＬ回路を説明するための図である。図５に示すよう
に、従来のＰＬＬ回路は、帯域切替え機能を持ち複数の
周波数で発振することができるＶＣＯ２３、２４と、Ｖ
ＣＯ２３、２４からの信号を分周するプログラマブル分
周器４１と、基準発振器ＯＳＣと、基準発振器ＯＳＣか
らの信号を分周する基準分周器４５と、プログラマブル
分周器４１からの信号ｆｒ１と基準分周器４５からの信
号ｆｒ２との位相誤差を検出する位相比較器４３と、位
相比較器４３で検出した位相誤差データに基づいて電流
量を制御するためのチャージポンプ４６と、チャージポ
ンプ４６による電流量の制御により位相誤差に応じた制
御電圧を生成し、ＶＣＯ２３、２４の制御端子Ｔ５、Ｔ
６に供給するループフィルタ１１とから構成されてい
る。
【０００３】
【発明が解決しようとする課題】ところで、ＶＣＯ２
３、２４は、広範囲の周波数帯を発振しなければならな
いので、インターフェース４２からの出力される周波数
切替信号によりＶＣＯ２３、２４を切替えて使用する必
要がある。ここで、例えば、１９００〜３０００ＭＨｚ
の低周波周波数帯で発振するときは、ＶＣＯ２４を選択
し、１５００〜２１００Ｈｚの高周波周波数帯で発振す
るときには、ＶＣＯ２３を選択するようにする。
３、２４は、広範囲の周波数帯を発振しなければならな
いので、インターフェース４２からの出力される周波数
切替信号によりＶＣＯ２３、２４を切替えて使用する必
要がある。ここで、例えば、１９００〜３０００ＭＨｚ
の低周波周波数帯で発振するときは、ＶＣＯ２４を選択
し、１５００〜２１００Ｈｚの高周波周波数帯で発振す
るときには、ＶＣＯ２３を選択するようにする。
【０００４】次に、この従来のＰＬＬ回路のＰＬＬ閉ル
ープゲインＫについて説明する。ＰＬＬ閉ループゲイン
Ｋは（１）式に示される。 Ｋ＝Ｋｃｐ・Ｋｌｐｆ・Ｋｖｃｏ／Ｎ ・・・（１） ここで、ＫはＰＬＬ閉ループゲイン、Ｋｃｐは位相比較
器４３の位相誤差信号電流、Ｋｌｐｆはループフィルタ
１１のループ定数、ｋｖｃｏはＶＣＯ２３、２４の発振
周波数対制御電圧特性、Ｎはプログラマブル分周器４１
の分周数をそれぞれ示している。また、発振周波数ｆｏ
ｕｔとプログラマブル分周器４１の分周数Ｎは（２）式
に示す関係を有する。 Ｎ＝ｆｏｕｔ／ｆｒ２ ・・・（２） プログラマブル分周器４１はインターフェース４２から
のチャンネル選択信号ｃｓに応じて分周比数Ｎを変更す
る。これに伴い、発振周波数ｆｏｕｔは変更される。分
周数Ｎは発振周波数ｆｏｕｔが高くなると増加する。
ープゲインＫについて説明する。ＰＬＬ閉ループゲイン
Ｋは（１）式に示される。 Ｋ＝Ｋｃｐ・Ｋｌｐｆ・Ｋｖｃｏ／Ｎ ・・・（１） ここで、ＫはＰＬＬ閉ループゲイン、Ｋｃｐは位相比較
器４３の位相誤差信号電流、Ｋｌｐｆはループフィルタ
１１のループ定数、ｋｖｃｏはＶＣＯ２３、２４の発振
周波数対制御電圧特性、Ｎはプログラマブル分周器４１
の分周数をそれぞれ示している。また、発振周波数ｆｏ
ｕｔとプログラマブル分周器４１の分周数Ｎは（２）式
に示す関係を有する。 Ｎ＝ｆｏｕｔ／ｆｒ２ ・・・（２） プログラマブル分周器４１はインターフェース４２から
のチャンネル選択信号ｃｓに応じて分周比数Ｎを変更す
る。これに伴い、発振周波数ｆｏｕｔは変更される。分
周数Ｎは発振周波数ｆｏｕｔが高くなると増加する。
【０００５】また、（１）（２）式より、発振周波数帯
の切替えにより、発振周波数ｆｏｕｔが大きくなると、
分周数Ｎは大きくなり、分周数Ｎが大きくなると、ＰＬ
Ｌ閉ループゲインＫは変化して小さくなる。ＰＬＬルー
プゲインＫが小さくなると、ロックタイムが遅れてしま
い、位相雑音が大きくなってしまう。
の切替えにより、発振周波数ｆｏｕｔが大きくなると、
分周数Ｎは大きくなり、分周数Ｎが大きくなると、ＰＬ
Ｌ閉ループゲインＫは変化して小さくなる。ＰＬＬルー
プゲインＫが小さくなると、ロックタイムが遅れてしま
い、位相雑音が大きくなってしまう。
【０００６】そこで、本発明は上記問題点に鑑みなされ
たもので、発振周波数を切替えることに起因する位相雑
音特性を改善して、同じＣ／Ｎ特性が得られるＰＬＬ回
路を提供する。
たもので、発振周波数を切替えることに起因する位相雑
音特性を改善して、同じＣ／Ｎ特性が得られるＰＬＬ回
路を提供する。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発振回路は、制御電圧に応じた周波
数の発振信号を出力する発振部と、制御電圧をフィルタ
リングして発振部に供給するフィルタとを有する発振回
路において、フィルタは、発振信号の発振周波数に応じ
て通過帯域を変更することを特徴とするものである。
に、請求項１記載の発振回路は、制御電圧に応じた周波
数の発振信号を出力する発振部と、制御電圧をフィルタ
リングして発振部に供給するフィルタとを有する発振回
路において、フィルタは、発振信号の発振周波数に応じ
て通過帯域を変更することを特徴とするものである。
【０００８】また、請求項２記載のＰＬＬ回路は、帯域
の異なる複数の発振周波数で発振する電圧制御発振器か
らの発振信号と基準発振器からの信号との位相誤差に応
じた制御電圧を生成し、生成した制御電圧の不要成分を
ループフィルタを介して除去して、発振信号の発振周波
数を制御するＰＬＬ回路において、ループフィルタは、
発振信号の発振周波数に応じてループ定数を変更するこ
とを特徴とするものである。
の異なる複数の発振周波数で発振する電圧制御発振器か
らの発振信号と基準発振器からの信号との位相誤差に応
じた制御電圧を生成し、生成した制御電圧の不要成分を
ループフィルタを介して除去して、発振信号の発振周波
数を制御するＰＬＬ回路において、ループフィルタは、
発振信号の発振周波数に応じてループ定数を変更するこ
とを特徴とするものである。
【０００９】また、請求項３記載のＰＬＬ回路は、請求
項２記載のＰＬＬ回路において、ループフィルタは、ル
ープ定数を変更するためのスイッチ手段を備えることを
特徴とするものである。また、請求項４記載のＰＬＬ回
路は、請求項２記載のＰＬＬ回路において、ループフィ
ルタは、発振信号の発振周波数に応じて容量を変える可
変容量ダイオードを備えることを特徴とするものであ
る。また、請求項５のＰＬＬ回路は、請求項２乃至４の
いずれかに記載のＰＬＬ回路を用いた受信機である。
項２記載のＰＬＬ回路において、ループフィルタは、ル
ープ定数を変更するためのスイッチ手段を備えることを
特徴とするものである。また、請求項４記載のＰＬＬ回
路は、請求項２記載のＰＬＬ回路において、ループフィ
ルタは、発振信号の発振周波数に応じて容量を変える可
変容量ダイオードを備えることを特徴とするものであ
る。また、請求項５のＰＬＬ回路は、請求項２乃至４の
いずれかに記載のＰＬＬ回路を用いた受信機である。
【００１０】上記発明によれば、帯域の異なる複数の放
送波を受信するときでも、ループフィルタのフィルタ定
数を変更することで、ＰＬＬ閉ループゲインを補正する
ことができるので、位相雑音特性を改善して、同じＣ／
Ｎ特性を得ることができる。
送波を受信するときでも、ループフィルタのフィルタ定
数を変更することで、ＰＬＬ閉ループゲインを補正する
ことができるので、位相雑音特性を改善して、同じＣ／
Ｎ特性を得ることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１は、本実施の形態に係る受信機
を説明するための図である。図１に示すように、受信機
１は、ＲＦ信号が入力される受信端子２、帯域通過フィ
ルタ３、ＲＦ増幅器４、ローパスフィルタ５、オートゲ
ートコントローラ（ＡＧＣ）６、ＲＦ増幅器７、ＡＧＣ
８、ミキサー・ＩＱ復調器９、ＰＬＬセクション１０、
ループフィルタ１１、復調器１２、増幅器１３とから構
成されている。
を用いて説明する。図１は、本実施の形態に係る受信機
を説明するための図である。図１に示すように、受信機
１は、ＲＦ信号が入力される受信端子２、帯域通過フィ
ルタ３、ＲＦ増幅器４、ローパスフィルタ５、オートゲ
ートコントローラ（ＡＧＣ）６、ＲＦ増幅器７、ＡＧＣ
８、ミキサー・ＩＱ復調器９、ＰＬＬセクション１０、
ループフィルタ１１、復調器１２、増幅器１３とから構
成されている。
【００１２】また、図２は、本実施の形態に係るＰＬＬ
回路を説明するための図である。図２に示すように、９
は局部発振信号を発生するＶＣＯ２３、２４を含むミキ
サー・ＩＱ復調器、１０はＰＬＬセクションをそれぞれ
示している。
回路を説明するための図である。図２に示すように、９
は局部発振信号を発生するＶＣＯ２３、２４を含むミキ
サー・ＩＱ復調器、１０はＰＬＬセクションをそれぞれ
示している。
【００１３】まず、ミキサー・ＩＱ復調器９について説
明する。ＲＦ入力端子２０から入力されたＲＦ信号は、
ミキサー２１、２２に供給される。ＶＣＯ２３は、ルー
プフィルタ１１からの制御電圧及びＰＬＬセクション１
０からの周波数切換信号により発振周波数が制御され、
供給される周波数切換信号に応じた位相の局部発振信号
を生成し、９０°移相器２６に供給する。ＶＣＯ２３の
発振周波数は、例えば、１５００〜２１００ＭＨｚであ
る。
明する。ＲＦ入力端子２０から入力されたＲＦ信号は、
ミキサー２１、２２に供給される。ＶＣＯ２３は、ルー
プフィルタ１１からの制御電圧及びＰＬＬセクション１
０からの周波数切換信号により発振周波数が制御され、
供給される周波数切換信号に応じた位相の局部発振信号
を生成し、９０°移相器２６に供給する。ＶＣＯ２３の
発振周波数は、例えば、１５００〜２１００ＭＨｚであ
る。
【００１４】ＶＣＯ２４は、ループフィルタ１１からの
制御電圧及びＰＬＬセクション１０からの周波数切換信
号により発振周波数が制御され、供給される周波数切換
信号に応じた位相の局部発振信号を発生し、１／２分周
器２５に供給する。ＶＣＯ２の発振周波数は、例えば１
９００ＭＨｚ〜３０００ＭＨｚである。１／２分周器２
５は、ＶＣＯ２４からの局部発振信号を１／２分周し
て、９０°移相器２６に供給する。９０°移相器２６
は、１／２分周器２５及びＶＣＯ２３から出力される発
振周波数信号の周波数を変化させずに、位相が９０°ず
れた２つの発振周波数信号を生成し、ミキサー２１、２
２に供給する。また、９０°移相器２６で生成される発
振周波数信号は、ＰＬＬセクション１０のプログラマブ
ル分周器４１に供給される。
制御電圧及びＰＬＬセクション１０からの周波数切換信
号により発振周波数が制御され、供給される周波数切換
信号に応じた位相の局部発振信号を発生し、１／２分周
器２５に供給する。ＶＣＯ２の発振周波数は、例えば１
９００ＭＨｚ〜３０００ＭＨｚである。１／２分周器２
５は、ＶＣＯ２４からの局部発振信号を１／２分周し
て、９０°移相器２６に供給する。９０°移相器２６
は、１／２分周器２５及びＶＣＯ２３から出力される発
振周波数信号の周波数を変化させずに、位相が９０°ず
れた２つの発振周波数信号を生成し、ミキサー２１、２
２に供給する。また、９０°移相器２６で生成される発
振周波数信号は、ＰＬＬセクション１０のプログラマブ
ル分周器４１に供給される。
【００１５】ミキサー２１は、入力ＲＦ信号とＶＣＯ２
３からの局部発振信号とを混合し、中間周波数信号に周
波数変換されたベースバンドのＩ信号を生成し、ベース
バンド増幅器２７に供給する。ミキサー２２は、入力Ｒ
Ｆ信号とＶＣＯ２４からの局部発振信号とを混合し、中
間周波数信号に周波数変換されたベースバンドのＱ信号
を生成し、ベースバンド増幅器２８に供給する。ベース
バンド増幅器２７は、ミキサー２１から出力されるＩ信
号を増幅する。この増幅されたＩ信号をＩ信号出力端子
２９から出力して、復調器１２に供給する。また、ベー
スバンド増幅器２８は、ミキサー２２から出力されるＱ
信号を増幅する。この増幅されたＱ信号をＱ信号出力端
子３０から出力して復調器１２に供給する。
３からの局部発振信号とを混合し、中間周波数信号に周
波数変換されたベースバンドのＩ信号を生成し、ベース
バンド増幅器２７に供給する。ミキサー２２は、入力Ｒ
Ｆ信号とＶＣＯ２４からの局部発振信号とを混合し、中
間周波数信号に周波数変換されたベースバンドのＱ信号
を生成し、ベースバンド増幅器２８に供給する。ベース
バンド増幅器２７は、ミキサー２１から出力されるＩ信
号を増幅する。この増幅されたＩ信号をＩ信号出力端子
２９から出力して、復調器１２に供給する。また、ベー
スバンド増幅器２８は、ミキサー２２から出力されるＱ
信号を増幅する。この増幅されたＱ信号をＱ信号出力端
子３０から出力して復調器１２に供給する。
【００１６】次に、ＰＬＬセクション１０について説明
する。図２に示すように、ＰＬＬセクションＣ１０にお
いて、プログラマブル分周器４１は、インターフェース
４２からのチャンネル選択信号ｃｓに応じて、９０°移
相器２６から供給された局部発振信号をＮ回分周して、
分周された局部発振信号ｆｒ１を位相比較器４３に供給
する。なお、このプログラマブル分周器４１が可変分周
器に相当する。発振器（基準発振器）ＯＳＣに接続され
る端子Ｔ１には、水晶振動子４４が接続される。発振器
ＯＳＣは、水晶振動子４４の振動により基準発振信号を
生成し、基準分周器４５に供給する。
する。図２に示すように、ＰＬＬセクションＣ１０にお
いて、プログラマブル分周器４１は、インターフェース
４２からのチャンネル選択信号ｃｓに応じて、９０°移
相器２６から供給された局部発振信号をＮ回分周して、
分周された局部発振信号ｆｒ１を位相比較器４３に供給
する。なお、このプログラマブル分周器４１が可変分周
器に相当する。発振器（基準発振器）ＯＳＣに接続され
る端子Ｔ１には、水晶振動子４４が接続される。発振器
ＯＳＣは、水晶振動子４４の振動により基準発振信号を
生成し、基準分周器４５に供給する。
【００１７】インターフェース４２に接続された端子Ｔ
２には、選択用マイコン７０を介して操作手段７１が接
続される。インターフェース４２は、操作手段によって
選択される選局チャンネルに応じて選局用マイコンから
出力される分周比Ｎのデータをプログラブル分周器４１
に供給する。また、インターフェース４２は、操作手段
によって選局される選局チャンネルに応じて選局マイコ
ンから出力される分周比Ｒのデータを基準分周器４５に
供給する。また、インターフェース４２は、操作手段に
よって選局される選局チャンネルに応じて選局マイコン
から出力されるチャージポンプ電流のデータをチャージ
ポンプ４６に供給する。さらに、インターフェース４２
は、操作手段７０によって選局される選局チャンネルに
応じて選局マイコン７１から出力される情報を出力ドラ
イブ回路４８に供給し、ループフィルタのループ定数を
変更する。
２には、選択用マイコン７０を介して操作手段７１が接
続される。インターフェース４２は、操作手段によって
選択される選局チャンネルに応じて選局用マイコンから
出力される分周比Ｎのデータをプログラブル分周器４１
に供給する。また、インターフェース４２は、操作手段
によって選局される選局チャンネルに応じて選局マイコ
ンから出力される分周比Ｒのデータを基準分周器４５に
供給する。また、インターフェース４２は、操作手段に
よって選局される選局チャンネルに応じて選局マイコン
から出力されるチャージポンプ電流のデータをチャージ
ポンプ４６に供給する。さらに、インターフェース４２
は、操作手段７０によって選局される選局チャンネルに
応じて選局マイコン７１から出力される情報を出力ドラ
イブ回路４８に供給し、ループフィルタのループ定数を
変更する。
【００１８】基準分周器４５は、発振器ＯＳＣからの基
準発振信号を分周して位相比較の基準信号となる信号ｆ
ｒ２を生成し、信号ｆｒ２を位相比較器４２に供給す
る。位相比較器４２は、プログラマブル分周器４１から
の局部発振信号ｆｒ１と、基準分周器からの信号ｆｒ２
とを位相比較して位相誤差を検出し、その位相誤差に応
じた位相誤差信号を生成し、チャージポンプ４６に供給
する。チャージポンプ４６は、位相誤差信号に基づいて
電流量を制御するための信号を生成し、出力アンプ４７
に供給する。
準発振信号を分周して位相比較の基準信号となる信号ｆ
ｒ２を生成し、信号ｆｒ２を位相比較器４２に供給す
る。位相比較器４２は、プログラマブル分周器４１から
の局部発振信号ｆｒ１と、基準分周器からの信号ｆｒ２
とを位相比較して位相誤差を検出し、その位相誤差に応
じた位相誤差信号を生成し、チャージポンプ４６に供給
する。チャージポンプ４６は、位相誤差信号に基づいて
電流量を制御するための信号を生成し、出力アンプ４７
に供給する。
【００１９】出力アンプ４７は、チャージポンプ４６で
生成される信号を増幅し、端子Ｔ３を介してループフィ
ルタ１１のフィルタ入力端子５０に供給する。ループフ
ィルタ１１は、チャージポンプ４６による電流量の制御
により位相誤差に応じた制御電圧を平滑化して、この制
御電圧をＶＣＯ２３、２４の制御端子Ｔ５、Ｔ６に供給
する。出力ドライブ回路４８は、出力ポート４９から１
ビットの切換信号をループフィルタ１１のループ定数変
更端子５１に供給する。
生成される信号を増幅し、端子Ｔ３を介してループフィ
ルタ１１のフィルタ入力端子５０に供給する。ループフ
ィルタ１１は、チャージポンプ４６による電流量の制御
により位相誤差に応じた制御電圧を平滑化して、この制
御電圧をＶＣＯ２３、２４の制御端子Ｔ５、Ｔ６に供給
する。出力ドライブ回路４８は、出力ポート４９から１
ビットの切換信号をループフィルタ１１のループ定数変
更端子５１に供給する。
【００２０】ループフィルタ１１は、出力ポート４９に
接続されるループ定数変更端子５１を備え、出力ポート
４９から出力される切換信号に応じてループ定数（周波
数特性）を変更できる構成としている。
接続されるループ定数変更端子５１を備え、出力ポート
４９から出力される切換信号に応じてループ定数（周波
数特性）を変更できる構成としている。
【００２１】図３は、ループフィルタ１１の回路構成例
を示す図である。図３に示すように、５０はＰＬＬセク
ション１０のＴ３端子からの信号が入力されるフィルタ
入力端子であり、５２はフィルタ出力端子である。
を示す図である。図３に示すように、５０はＰＬＬセク
ション１０のＴ３端子からの信号が入力されるフィルタ
入力端子であり、５２はフィルタ出力端子である。
【００２２】Ｒ１は抵抗であり、一端がフィルタ入力端
子５０に接続され、他端が抵抗Ｒ２に接続される。Ｃ１
はコンデンサであり、一端は抵抗Ｒ１と抵抗Ｒ２の接続
点に接続され、他端は抵抗Ｒ３に接続される。Ｑはトラ
ンジスタであり、ベースは抵抗Ｒ４を介してループ定数
変更端子５１に接続され、コレクタは抵抗Ｒ３に接続さ
れ、エミッタは接地されている。Ｒ５は抵抗で、一端が
抵抗Ｒ３とトランジスタＱのコレクタとの接続点に接続
され、他端は接地されている。Ｒ６は抵抗で、一端は抵
抗Ｒ２に接続され、他端はフィルタ出力端子５２に接続
されている。Ｃ２はコンデンサで、一端は抵抗Ｒ２と抵
抗Ｒ６との接続点に接続され、他端は接地されている。
以上により、ループフィルタ１１は構成されている。
子５０に接続され、他端が抵抗Ｒ２に接続される。Ｃ１
はコンデンサであり、一端は抵抗Ｒ１と抵抗Ｒ２の接続
点に接続され、他端は抵抗Ｒ３に接続される。Ｑはトラ
ンジスタであり、ベースは抵抗Ｒ４を介してループ定数
変更端子５１に接続され、コレクタは抵抗Ｒ３に接続さ
れ、エミッタは接地されている。Ｒ５は抵抗で、一端が
抵抗Ｒ３とトランジスタＱのコレクタとの接続点に接続
され、他端は接地されている。Ｒ６は抵抗で、一端は抵
抗Ｒ２に接続され、他端はフィルタ出力端子５２に接続
されている。Ｃ２はコンデンサで、一端は抵抗Ｒ２と抵
抗Ｒ６との接続点に接続され、他端は接地されている。
以上により、ループフィルタ１１は構成されている。
【００２３】図２に示した選択手段７１の操作により選
局マイコン７０からチャンネル選択信号ｃｓがインター
フェース４２を介して出力ドライブ回路４８に出力され
る。出力ドライブ回路４８は、出力ポート４９を介して
制御電圧Ｔをループ定数変更端子Ｔ５１に供給する。こ
こで、ループ定数変更端子５１に供給される。ここで、
制御電圧Ｔがローレベルのときには、トランジスタＱの
ゲートに電圧が供給されず、トランジスタＱはオフとな
る。一方、ループ定数変更端子５１に供給される制御電
圧Ｔがハイレベルのときには、トランジスタＱのゲート
に電圧が供給され、トランジスタＱはオンとなる。この
ため、ループフィルタ１１の抵抗成分を増減してループ
定数を変更することができる。
局マイコン７０からチャンネル選択信号ｃｓがインター
フェース４２を介して出力ドライブ回路４８に出力され
る。出力ドライブ回路４８は、出力ポート４９を介して
制御電圧Ｔをループ定数変更端子Ｔ５１に供給する。こ
こで、ループ定数変更端子５１に供給される。ここで、
制御電圧Ｔがローレベルのときには、トランジスタＱの
ゲートに電圧が供給されず、トランジスタＱはオフとな
る。一方、ループ定数変更端子５１に供給される制御電
圧Ｔがハイレベルのときには、トランジスタＱのゲート
に電圧が供給され、トランジスタＱはオンとなる。この
ため、ループフィルタ１１の抵抗成分を増減してループ
定数を変更することができる。
【００２４】ＶＣＯ２３、２４の発振周波数帯の切替え
により、発振周波数ｆｏｕｔが大きくなると、分周数Ｎ
は大きくなる。一方、ＶＣＯ２３、２４の発振周波数帯
の切替えにより、ループフィルタ１１のループ定数Ｋｌ
ｐｆを大きくする。これにより、分周数Ｎが大きくなる
ことに起因して、ＰＬＬ閉ループゲインＫが小さくなる
のを防止できる。よって、ロックタイムの遅れにより、
位相雑音特性が大きくなることを防止し、バンドＡ、Ｂ
の受信時の性能が改善でき、同じＣ／Ｎ特定が得られ、
全受信帯域で安定した性能が確保される。
により、発振周波数ｆｏｕｔが大きくなると、分周数Ｎ
は大きくなる。一方、ＶＣＯ２３、２４の発振周波数帯
の切替えにより、ループフィルタ１１のループ定数Ｋｌ
ｐｆを大きくする。これにより、分周数Ｎが大きくなる
ことに起因して、ＰＬＬ閉ループゲインＫが小さくなる
のを防止できる。よって、ロックタイムの遅れにより、
位相雑音特性が大きくなることを防止し、バンドＡ、Ｂ
の受信時の性能が改善でき、同じＣ／Ｎ特定が得られ、
全受信帯域で安定した性能が確保される。
【００２５】図４は、図２で示したループフィルタ１１
の他の構成例を示した図である。図４に示すように、５
０はＰＬＬセクション１０のＴ３端子からの信号が入力
されるフィルタ入力端子であり、５２はフィルタ出力端
子である。
の他の構成例を示した図である。図４に示すように、５
０はＰＬＬセクション１０のＴ３端子からの信号が入力
されるフィルタ入力端子であり、５２はフィルタ出力端
子である。
【００２６】Ｒ１１は抵抗であり、一端がフィルタ入力
端子５０に接続され、他端が抵抗Ｒ１２に接続され、抵
抗Ｒ１２の他端は、フィルタ出力端子５２に接続され
る。Ｒ１３は抵抗であり、一端が抵抗Ｒ１１と抵抗Ｒ１
２との接続点に接続され、他端はコンデンサＣ１１に接
続されている。Ｄ１は可変容量ダイオードであり、カソ
ードはコンデンサＣ１１に接続され、アノードは接地さ
れている。コンデンサＣ１１と可変容量ダイオードＤ１
との接続点は、抵抗１４、Ｄ／Aコンバータを介して出
力ポート４９に接続されている。
端子５０に接続され、他端が抵抗Ｒ１２に接続され、抵
抗Ｒ１２の他端は、フィルタ出力端子５２に接続され
る。Ｒ１３は抵抗であり、一端が抵抗Ｒ１１と抵抗Ｒ１
２との接続点に接続され、他端はコンデンサＣ１１に接
続されている。Ｄ１は可変容量ダイオードであり、カソ
ードはコンデンサＣ１１に接続され、アノードは接地さ
れている。コンデンサＣ１１と可変容量ダイオードＤ１
との接続点は、抵抗１４、Ｄ／Aコンバータを介して出
力ポート４９に接続されている。
【００２７】図２に示した選択手段７１の操作により選
局マイコン７０からチャンネル選択信号ｃｓがインター
フェース４２を介して出力ドライブ回路４８に出力され
る。出力ドライブ回路４８は、出力ポート４９を介して
制御電圧Ｔをループ定数変更端子に供給する。ここで、
制御電圧Ｔがループ定数変更端子５１に供給されること
により、可変容量ダイオードＤ１の容量が変化して、ル
ープフィルタ１１のループ定数を所定の値に変更するこ
とができる。
局マイコン７０からチャンネル選択信号ｃｓがインター
フェース４２を介して出力ドライブ回路４８に出力され
る。出力ドライブ回路４８は、出力ポート４９を介して
制御電圧Ｔをループ定数変更端子に供給する。ここで、
制御電圧Ｔがループ定数変更端子５１に供給されること
により、可変容量ダイオードＤ１の容量が変化して、ル
ープフィルタ１１のループ定数を所定の値に変更するこ
とができる。
【００２８】ＶＣＯ２３、２４の発振周波数帯の切替え
により、発振周波数ｆｏｕｔが大きくなると、分周数Ｎ
は大きくなる。一方、ＶＣＯ２３、２４の発振周波数帯
の切替えにより、ループフィルタ１１のループ定数Ｋｌ
ｐｆを大きくする。これにより、分周数Ｎが大きくなる
ことに起因して、ＰＬＬ閉ループゲインＫが小さくなる
のを防止できる。なお、このループフィルタ１１によれ
ば、ＶＣＯに応じてループ定数を連続的に変更できるの
で、より最適な特性を得ることができる。
により、発振周波数ｆｏｕｔが大きくなると、分周数Ｎ
は大きくなる。一方、ＶＣＯ２３、２４の発振周波数帯
の切替えにより、ループフィルタ１１のループ定数Ｋｌ
ｐｆを大きくする。これにより、分周数Ｎが大きくなる
ことに起因して、ＰＬＬ閉ループゲインＫが小さくなる
のを防止できる。なお、このループフィルタ１１によれ
ば、ＶＣＯに応じてループ定数を連続的に変更できるの
で、より最適な特性を得ることができる。
【００２９】以上本発明の好ましい実施例について詳述
したが、本発明は係る特定の実施形態に限定されるもの
ではなく、特許請求の範囲に記載された本発明の要旨の
範囲内において、種々の変形・変更が可能である。
したが、本発明は係る特定の実施形態に限定されるもの
ではなく、特許請求の範囲に記載された本発明の要旨の
範囲内において、種々の変形・変更が可能である。
【００３０】
【発明の効果】以上詳述したところから明らかなよう
に、本発明によれば、帯域の異なる複数の放送波を受信
するときでも、位相雑音特性を改善して、同じＣ／Ｎ特
性を得ることができるＰＬＬ回路を提供できる。
に、本発明によれば、帯域の異なる複数の放送波を受信
するときでも、位相雑音特性を改善して、同じＣ／Ｎ特
性を得ることができるＰＬＬ回路を提供できる。
【図１】本実施の形態に係る受信機を説明するための図
である。
である。
【図２】本実施の形態に係るＰＬＬ回路を説明するため
の図である。
の図である。
【図３】ループフィルタの回路構成例を示す図である。
【図４】ループフィルタ１１の他の構成例を示す図であ
る。
る。
【図５】従来のＰＬＬ回路を説明するための図である。
１１ ループフィルタ
２３、２４ ＶＣＯ
４１ プログラマブル分周器
４３ 位相比較器
４５ 基準分周器
４６ チャージポンプ
ＯＳＣ 基準発信器
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J106 AA04 BB09 CC01 CC19 CC24
CC41 CC53 DD08 DD32 DD34
DD35 GG07 HH10 KK24 KK25
LL04
5K020 AA02 AA03 AA05 BB06 CC03
DD09 EE03 GG01 LL09
Claims (5)
- 【請求項１】 制御電圧に応じた周波数の発振信号を出
力する発振部と、前記制御電圧をフィルタリングして前
記発振部に供給するフィルタとを有する発振回路におい
て、 前記フィルタは、発振信号の発振周波数に応じて通過帯
域を変更することを特徴とする発振回路。 - 【請求項２】 帯域の異なる複数の発振周波数で発振す
る電圧制御発振器からの発振信号と基準発振器からの信
号との位相誤差に応じた制御電圧を生成し、生成した前
記制御電圧の不要成分をループフィルタを介して除去し
て、発振信号の発振周波数を制御するＰＬＬ回路におい
て、 前記ループフィルタは、発振信号の発振周波数に応じて
ループ定数を変更することを特徴とするＰＬＬ回路。 - 【請求項３】 請求項２記載のＰＬＬ回路において、 前記ループフィルタは、前記ループ定数を変更するため
のスイッチ手段を備えることを特徴とするＰＬＬ回路。 - 【請求項４】 請求項２記載のＰＬＬ回路において、 前記ループフィルタは、発振信号の発振周波数に応じて
容量を変える可変容量ダイオードを備えることを特徴と
するＰＬＬ回路。 - 【請求項５】 請求項２乃至４のいずれかに記載のＰＬ
Ｌ回路を用いた受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401260A JP2003198365A (ja) | 2001-12-28 | 2001-12-28 | 発振回路、ｐｌｌ回路及びこれらを用いた受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401260A JP2003198365A (ja) | 2001-12-28 | 2001-12-28 | 発振回路、ｐｌｌ回路及びこれらを用いた受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198365A true JP2003198365A (ja) | 2003-07-11 |
Family
ID=27605350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401260A Pending JP2003198365A (ja) | 2001-12-28 | 2001-12-28 | 発振回路、ｐｌｌ回路及びこれらを用いた受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003198365A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507985A (ja) * | 2003-10-03 | 2007-03-29 | アナログ デバイスズ インコーポレイテッド | フェーズロックループ帯域幅校正回路及びその方法 |
| JP2008205601A (ja) * | 2007-02-16 | 2008-09-04 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路、およびそれを備えた無線装置 |
| JP2008271403A (ja) * | 2007-04-24 | 2008-11-06 | Nippon Hoso Kyokai <Nhk> | Ｐｌｌ周波数シンセサイザ、受信装置及び送信装置 |
| JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
-
2001
- 2001-12-28 JP JP2001401260A patent/JP2003198365A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507985A (ja) * | 2003-10-03 | 2007-03-29 | アナログ デバイスズ インコーポレイテッド | フェーズロックループ帯域幅校正回路及びその方法 |
| JP4691035B2 (ja) * | 2003-10-03 | 2011-06-01 | メディアテック インコーポレーテッド | フェーズロックループ帯域幅校正回路及びその方法 |
| JP2008205601A (ja) * | 2007-02-16 | 2008-09-04 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路、およびそれを備えた無線装置 |
| JP2008271403A (ja) * | 2007-04-24 | 2008-11-06 | Nippon Hoso Kyokai <Nhk> | Ｐｌｌ周波数シンセサイザ、受信装置及び送信装置 |
| JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| US5790942A (en) | Frequency modulation radio transmission device | |
| US7190236B2 (en) | Apparatus and method of oscillating wideband frequency | |
| JPS627728B2 (ja) | ||
| US6895063B1 (en) | Frequency changer and digital tuner | |
| US6683656B1 (en) | Video intermediate frequency processing apparatus | |
| EP0755120A1 (en) | Phase-locked loop circuit | |
| US6396550B1 (en) | Method and device for precision tuning, and method and device for matching vestigial sideband signal in television | |
| JP2003198365A (ja) | 発振回路、ｐｌｌ回路及びこれらを用いた受信機 | |
| JP2007013898A (ja) | Ｐｌｌ周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 | |
| EP1505731A1 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| US6954626B2 (en) | High frequency receiving device | |
| JP3383619B2 (ja) | 移相器及びそれを用いた復調器 | |
| JP4536174B2 (ja) | テレビジョンチューナ | |
| JP3983582B2 (ja) | 高周波信号受信装置 | |
| CA2580945A1 (en) | Apparatus and method of oscillating wideband frequency | |
| KR100423407B1 (ko) | 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭 | |
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
| KR0133724Y1 (ko) | 오디오 변환회로 | |
| JP2003204263A (ja) | 位相同期回路、および同調装置 | |
| JP4277154B2 (ja) | 電圧制御発振器およびシンセサイザ受信機 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH0514569Y2 (ja) | ||
| JPH11317664A (ja) | 高周波発振器 | |
| JPH08195918A (ja) | デジタルアナログ共用受信装置 |