JP3983582B2 - 高周波信号受信装置 - Google Patents
高周波信号受信装置 Download PDFInfo
- Publication number
- JP3983582B2 JP3983582B2 JP2002101823A JP2002101823A JP3983582B2 JP 3983582 B2 JP3983582 B2 JP 3983582B2 JP 2002101823 A JP2002101823 A JP 2002101823A JP 2002101823 A JP2002101823 A JP 2002101823A JP 3983582 B2 JP3983582 B2 JP 3983582B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation
- local
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Television Receiver Circuits (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、高周波集積回路などとして実現され、デジタルテレビジョン放送等の高周波信号を受信するための装置に関する。
【0002】
【従来の技術】
テレビジョン放送の受信装置には、設定されている多くのチャネルを受信するために、広い受信周波数範囲を確保することが必要になる。特に、前記デジタルテレビジョン放送では、1チャネル当りの周波数帯域が広く、また衛星デジタルテレビジョン放送では、搬送周波数が高く、より広い受信周波数範囲が必要になる。このため、受信高周波信号を中間周波信号に周波数変換した後に、ベースバンド信号を復調するスーパーヘテロダイン方式の受信装置では、従来から、相互に異なる発振周波数範囲を有する複数の局部発振器を用いる構成が提案されている。
【0003】
図5は、そのような複数n個の局部発振器lo1,lo2,…,lonを用いる衛星デジタルテレビジョン放送の受信装置1の一般的な構成を示すブロック図である。この受信装置1は、入力される高周波信号から、希望帯域以外の周波数成分を遮断するフィルタ2と、フィルタ通過後の信号を増幅する高周波増幅器3と、前記局部発振器lo1〜lonと、選局信号に応答して特定の局部発振器を選択する選択回路4と、前記選択回路4で選択された局部発振器が前記選局信号で設定された周波数に収束するようにフィードバック制御を行うPLL回路5と、選択された局部発振器からの局部発振信号の位相を90°ずらす90°移相器6と、前記選択された局部発振器からの局部発振信号と前記90°移相器6で位相がシフトされた局部発振信号とを前記高周波増幅器3からの高周波信号に混合し、IおよびQの直交ベースバンド信号に復調する混合器7,8と、前記混合器7,8の出力から、希望帯域以外の周波数成分を遮断するフィルタ9,10とを備えて構成されている。
【0004】
なお、前記局部発振器lo1〜lonは、PLL回路5からのチューニング電圧に対応して発振周波数が制御される電圧制御発振器(VCO)であり、lo1〜lonの発振周波数範囲をそれぞれf1〜fnとすると、図6で示すように、f1,f2,…,fnの順で周波数は高くなる。また、各局部発振器lo1〜lonは、それぞれの作製ばらつきに対するマージンを確保するために、それぞれの発振周波数範囲f1〜fnの一部がオーバーラップするように設定されている。
【0005】
図7は、PLL回路5の一般的な構成例を示すブロック図である。このPLL回路5は、前記前記選択回路4で選択された各局部発振器lo1〜lonの何れかからの各局部発振信号を超高速で分周するプリスケーラ11と、前記プリスケーラ11の出力を前記選局信号に対応した値で分周するプログラマブルカウンタ12と、予め定める一定周波数のリファレンス信号を出力する基準発振器13と、前記プログラマブルカウンタ12の出力の位相が、リファレンス信号の位相に対して速いか遅いかを比較する位相比較器14と、前記位相比較器14の比較結果に応じた電圧を安定電流にて出力するチャージポンプ回路15と、前記チャージポンプ回路15の出力を平滑化して、前記チューニング電圧として、選択されている前記局部発振器lo1〜lonの何れかに与えるフィルタ16とを備えて構成されている。
【0006】
こうして、局部発振器lo1〜lonとPLL回路5とで閉ループを構成することによって、局部発振器lo1〜lonの出力の位相がリファレンス信号よりも速い場合、PLL回路5から局部発振器lo1〜lonへは位相を遅くするチューニング電圧が出力され、これに対して、局部発振器lo1〜lonの出力の位相がリファレンス信号よりも遅い場合、PLL回路5から局部発振器lo1〜lonへは位相を速くするチューニング電圧が出力される。このようにして、局部発振器lo1〜lonの発振周波数は、選局信号に対応した周波数に収束し、選局すべき高周波信号を受信するための局部発振信号を、前記混合器7,8に与える。
【0007】
ここで、前記PLL回路5のプリスケーラ11には、動作することができる周波数範囲(動作範囲)があり、このためPLL回路5も動作範囲を有することになる。図8は、局部発振器lo1〜lonの発振周波数が、設定された周波数(設定周波数)に収束される様子を示す図である。図8(a)で示すように、前記選局信号で設定された周波数f01に対して、選局が開始される時点の局部発振器lo1〜lonの発振周波数f02が、前記PLL回路5の動作周波数範囲f0内にある場合には、参照符17で示すように前記発振周波数f02が設定周波数f01に近付いてゆき、図8(b)で示すように収束する(この図8(a)から(b)の場合は、発振周波数f02が設定周波数f01よりも低いので、前記位相比較器14は局部発振信号の位相を速める出力を導出し、これに応答してチャージポンプ回路15は、チューニング電圧を高くしてゆく)。
【0008】
しかしながら、図8(c)で示すように、選局が開始される時点の局部発振器lo1〜lonの発振周波数f02が、前記PLL回路5の動作周波数範囲f0外にある場合には、プリスケーラ11が適切に分周動作することができず、位相比較器14から適切なエラー信号が出力されず、前記設定周波数f01に収束しない(デッドロック)になる(この図8(c)の場合は、発振周波数f02が設定周波数f01よりも高いので、チューニング電圧が最大値付近に張付いたままとなる)という問題がある。
【0009】
そこで、このような問題に対応するために、従来では、前記図6で示すように、最も発振周波数が低い局部発振器lo1の発振周波数範囲f1から、最も発振周波数が高い局部発振器lonの発振周波数範囲fnまでの総ての発振周波数が確実に動作周波数範囲f0内となるように、該動作周波数範囲f0には、前記発振周波数範囲f1よりも低周波側および発振周波数範囲fnよりも高周波側に、回路作製上のばらつきに対するマージンfmが確保されている。そして、PLL回路5は、このような広範囲の周波数に対応する回路設計となっている。
【0010】
しかしながら、このようにPLL回路5の動作周波数範囲f0を広く取るためには、プリスケーラ11に電流を多く流す必要があり、消費電力が大きくなるという問題がある。そこで、このような問題を解決する従来技術として、前記特開2001−144609号公報が挙げられる。この特開2001−144609号では、電源投入時において、デッドロックにならないように強制的に初期値を与える回路が提案されている。
【0011】
【発明が解決しようとする課題】
しかしながら、複数の局部発振器を持つ受信装置の場合、デッドロックに陥る可能性があるのは、発振周波数が最も高い局部発振器か、最も低い局部発振器だけである。その他の局部発振器については、デッドロック回避は不要な制御であり、不要な制御を行うために、収束時間が長くなるという問題がある。
【0012】
本発明の目的は、プロセスのバラツキを考慮した設計を行うことなく、デッドロックを確実に防止することができる強制的な制御を行うにあたって、収束時間を短縮することができる高周波信号受信装置を提供することである。
【0013】
【課題を解決するための手段】
本発明の高周波信号受信装置は、受信高周波信号を周波数変換してベースバンド信号を復調する高周波信号受信装置において、相互に発振周波数範囲の異なる複数個の局部発振器と、前記局部発振器の何れか1つを選択して、混合器へ前記周波数変換のための局部発振信号として与える選択回路と、前記選択回路で選択された前記局部発振器の発振周波数が予め定める前記発振周波数範囲内に収束するように、前記局部発振信号に基づいてフィードバック制御を行うPLL回路と、最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合、一旦、前記発振周波数範囲内で、それぞれ最も低い周波数または最も高い周波数となるように、前記PLL回路を制御する制御回路とを含むことを特徴とする。
【0014】
上記の構成によれば、受信高周波信号を周波数変換した中間周波信号からベースバンド信号を復調するようにしたスーパーヘテロダイン方式の高周波信号受信装置において、広い受信周波数範囲を確保するために、前記周波数変換のための局部発振信号を作成する局部発振器を、相互に異なる発振周波数範囲を有する複数個設け、それらの何れか1つを選択回路で選択するにあたって、前記局部発振器の発振周波数を制御するPLL回路に対して、制御回路は、最も発振周波数が高い局部発振器を選択する場合、一旦、前記発振周波数範囲内で、最も低い周波数となるように、強制的に制御を行う。同様に、最も発振周波数が低い局部発振器を選択する場合、一旦、前記発振周波数範囲内で、最も高い周波数となるように、強制的に制御を行う。
【0015】
したがって、プロセスのバラツキを考慮した設計、すなわち総ての局部発振器の発振周波数範囲よりもPLL回路の動作周波数範囲を広くしておくような設計を行うことなく、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択しても、デッドロックとなることを確実に防止することができる。すなわち、たとえば発振周波数が最も高い局部発振器の発振周波数がPLL回路の動作周波数範囲を超えていても、選局時には、前記強制的な制御によって前記PLL回路の動作周波数範囲内に確実に入るので、プロセスのバラツキを考慮した設計を行う必要がなくなる。
【0016】
また、そのデッドロック防止のための強制的な制御も、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択する場合にしか行わないので、不要な制御を行うことなく、収束時間を短縮することもできる。
【0017】
また、本発明の高周波信号受信装置では、前記局部発振器は、入力されるチューニング電圧に対応して発振周波数が制御される電圧制御発振器であり、前記局部発振器が予め定める周波数で収束するか否かを前記チューニング電圧から検出するロック検出回路を備え、前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択され、前記ロック検出回路が前記予め定める周波数で収束しないと判定した場合にのみ、前記制御回路が能動化することを特徴とする。
【0018】
上記の構成によれば、局部発振器を電圧制御発振器(VCO)で構成し、前記チューニング電圧が最大値または最小値に張付いた該電圧制御発振器の発振周波数が収束しないと判定される場合にのみ、前記ロック検出回路は、前記制御回路を能動化する。
【0019】
したがって、前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合で、かつデッドロック対策が必要な場合にしか強制制御は動作しないので、不要な制御を行うことなく、収束時間を一層短縮することができる。
【0020】
さらにまた、本発明の高周波信号受信装置は、集積回路上に形成されることを特徴とする。
【0021】
上記の構成によれば、低消費電力化および低価格化を図ることができる。
【0022】
【発明の実施の形態】
本発明の実施の一形態について、図1〜図3に基づいて説明すれば、以下のとおりである。
【0023】
図1は、本発明の実施の一形態の衛星デジタルテレビジョン放送の受信装置21の電気的構成を示すブロック図である。この受信装置21は、前記複数n個の局部発振器LO1,LO2,…,LOnを切換えて使用するものであり、入力される高周波信号から、希望帯域以外の周波数成分を遮断するフィルタ22と、フィルタ通過後の信号を増幅する高周波増幅器23と、前記局部発振器LO1〜LOnと、選局信号に応答して特定の局部発振器を選択する選択回路24と、前記選択回路24で選択された局部発振器が前記選局信号で設定された周波数に収束するようにフィードバック制御を行うPLL回路25と、選択された局部発振器からの局部発振信号の位相を90°ずらす90°移相器26と、前記選択された局部発振器からの局部発振信号と前記90°移相器26で位相がシフトされた局部発振信号とを前記高周波増幅器23からの高周波信号に混合し、IおよびQの直交ベースバンド信号に復調する混合器27,28と、前記混合器27,28の出力から、希望帯域以外の周波数成分を遮断するフィルタ29,30とを備えて構成されている点は、前述の受信装置1と同様である。
【0024】
注目すべきは、この受信装置21では、前記PLL回路25に関連して、発振周波数が最も低い第1の局部発振器LO1か、最も高い第nの局部発振器LOnの何れかが選択された場合に、前記PLL回路25から出力されるチューニング電圧を強制制御する強制発振制御回路31を備えていることである。なお、前記局部発振器LO1〜LOnは、PLL回路25からのチューニング電圧に対応して発振周波数が制御される電圧制御発振器(VCO)であり、LO1〜LOnの発振周波数範囲をそれぞれF1〜Fnとすると、図2で示すように、F1,F2,…,Fnの順で周波数は高くなる。また、各局部発振器LO1〜LOnは、それぞれの作製ばらつきに対するマージンを確保するために、それぞれの発振周波数範囲F1〜Fnの一部がオーバーラップするように設定されている。
【0025】
図3は、前記PLL回路25の具体的構成を示すブロック図である。このPLL回路25は、前記前記選択回路24で選択された各局部発振器LO1〜LOnの何れかからの各局部発振信号を超高速で分周するプリスケーラ41と、前記プリスケーラ41の出力を前記選局信号に対応した値で分周するプログラマブルカウンタ42と、予め定める一定周波数のリファレンス信号を出力する基準発振器43と、前記プログラマブルカウンタ42の出力の位相が、リファレンス信号の位相に対して速いか遅いかを比較する位相比較器44と、前記位相比較器44の比較結果に応じた電圧を安定電流にて出力するチャージポンプ回路45と、強制発振制御回路31からの強制制御信号に応答して、前記チャージポンプ回路45からの出力と、予め定める電源電圧Vccと、GNDレベルとを切換えて出力する切換え回路46と、前記切換え回路46からの出力を平滑化して、前記チューニング電圧として、選択されている前記局部発振器LO1〜LOnの何れかに与えるフィルタ47とを備えて構成されている。
【0026】
こうして、局部発振器LO1〜LOnとPLL回路25とで閉ループを構成することによって、局部発振器LO1〜LOnの出力の位相がリファレンス信号よりも速い場合、PLL回路5から局部発振器LO1〜LOnへは位相を遅くするチューニング電圧が出力され、これに対して、局部発振器LO1〜LOnの出力の位相がリファレンス信号よりも遅い場合、PLL回路5から局部発振器LO1〜LOnへは位相を速くするチューニング電圧が出力される。このようにして、局部発振器LO1〜LOnの発振周波数は、選局信号に対応した周波数に収束し、選局すべき高周波信号を受信するための局部発振信号を、前記混合器27,28に与える。
【0027】
上述のように構成される受信装置21において、前記強制発振制御回路31は、前記選局信号に応答し、第2〜第n−1の局部発振器LO2〜LOn−1が選択される場合、ならびに前記第1および第nの局部発振器LO1,LOnが選択されていても定常受信を行っている場合には、前記強制制御信号を、前記切換え回路46が前記チャージポンプ回路45からの出力に切換えるような出力とする。これに対して、発振周波数が最も低い前記第1の局部発振器LO1が選択された直後は、前記切換え回路46を前記電源電圧Vccに切換える強制制御信号を出力し、また発振周波数が最も高い前記第nの局部発振器LOnが選択された直後は、前記切換え回路46を前記GNDレベルに切換える強制制御信号を出力する。
【0028】
したがって、前記図2で示すように、前記第1の局部発振器LO1が選択された直後は、一旦チューニング電圧は前記電源電圧Vccとなり、該第1の局部発振器LO1による局部発振信号は、発振周波数範囲F1内で最も高い周波数F1maxとなり、確実にPLL回路25の動作周波数範囲F0内となる。その後、前記切換え回路46がチャージポンプ回路45からの出力に切換わり、チューニング電圧の低下によって、参照符48で示すように、前記PLL回路25の動作周波数範囲F0内で周波数が低下してゆき、前記選局信号に対応した周波数に収束する。
【0029】
同様に、前記第nの局部発振器LOnが選択された直後は、一旦チューニング電圧は前記GNDレベルとなり、該第nの局部発振器LOnによる局部発振信号は、発振周波数範囲Fn内で最も低い周波数Fnminとなり、確実にPLL回路25の動作周波数範囲F0内となる。その後、前記切換え回路46がチャージポンプ回路45からの出力に切換わり、チューニング電圧の上昇によって、参照符49で示すように、前記PLL回路25の動作周波数範囲F0内で周波数が上昇してゆき、前記選局信号に対応した周波数に収束する。
【0030】
このようにして、広い受信周波数範囲を確保するために複数の局部発振器LO1〜LOnを設け、それらの何れか1つを選択回路24で選択するにあたって、前記強制発振制御回路31および切換え回路46によって、局部発振信号の周波数を確実にPLL回路25の動作周波数範囲F0内とすることができ、プロセスのバラツキを考慮した設計を行わなくても、デッドロックとなることを確実に防止することができる。
【0031】
また、そのデッドロック防止のための強制的な制御も、最も発振周波数が高い第1の局部発振器LO1や最も発振周波数が低い第nの局部発振器LOnを選択する場合にしか行わないので、不要な制御を行うことなく、収束時間を短縮することもできる。
【0032】
本発明の実施の他の形態について、図4に基づいて説明すれば、以下のとおりである。
【0033】
図4は、本発明の実施の他の形態の衛星デジタルテレビジョン放送の受信装置51の電気的構成を示すブロック図である。この受信装置51は、前述の受信装置21に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この受信装置51では、PLL回路25から局部発振器LO1,LOnに与えられるチューニング電圧から、該局部発振器LO1,LOnが設定された周波数で収束するか否かを検出するロック検出回路52が設けられており、前記強制発振制御回路31は、このロック検出回路52の検出結果に基づき、動作することである。
【0034】
すなわち、前記局部発振器LO1,LOnが選択されても、それらの発振周波数範囲F1,Fnが前記PLL回路25の動作周波数範囲F0内にある場合は上述のような強制的な発振周波数の制御を行う必要はなく、前記プロセスのばらつきによって、前記動作周波数範囲F0を超える場合にのみ、前記ロック検出回路52は前記強制発振制御回路31に、強制的な発振周波数の制御を行わせる。これは、局部発振器LO1,LOnが前記PLL回路25の動作周波数範囲F0外にあると、チューニング電圧は最大値または最小値まで達し、張付いた状態になることから、前記ロック検出回路52は、このチューニング電圧値を検知することで、発振周波数が設定した周波数に収束するか否かが判定可能であることを利用している。
【0035】
したがって、前記最も発振周波数が高い第1の局部発振器LO1または最も発振周波数が低い第nの局部発振器LOnが選択される場合で、かつデッドロック対策が必要な場合にしか強制発振制御回路31は動作しないので、不要な制御を行うことなく、収束時間を一層短縮することができる。
【0036】
さらにまた、上述のように構成される受信装置21,51は、一般的にばらつきが大きい高集積回路に特に有効であり、高集積回路化することで、低消費電力化および低価格化を図ることができる。
【0037】
【発明の効果】
本発明の高周波信号受信装置は、以上のように、広い受信周波数範囲を確保するために局部発振器を複数個設け、それらの何れか1つを選択使用するようにしたスーパーヘテロダイン方式の高周波信号受信装置において、前記局部発振器の発振周波数を制御するPLL回路に対して、最も発振周波数が高い局部発振器を選択する場合、一旦最も低い周波数となるように強制的に制御を行い、最も発振周波数が低い局部発振器を選択する場合、一旦最も高い周波数となるように、強制的に制御を行う。
【0038】
それゆえ、プロセスのバラツキを考慮した設計、すなわち総ての局部発振器の発振周波数範囲よりもPLL回路の動作周波数範囲を広くしておくような設計を行うことなく、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択しても、デッドロックとなることを確実に防止することができる。また、そのデッドロック防止のための強制的な制御も、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択する場合にしか行わないので、不要な制御を行うことなく、収束時間を短縮することもできる。
【0039】
また、本発明の高周波信号受信装置は、以上のように、前記局部発振器を電圧制御発振器で構成し、そのチューニング電圧が最大値または最小値に張付いた該電圧制御発振器の発振周波数が収束しないと判定される場合にのみ、前記強制的な制御を行う。
【0040】
それゆえ、前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合で、かつデッドロック対策が必要な場合にしか強制制御は動作しないので、不要な制御を行うことなく、収束時間を一層短縮することができる。
【0041】
さらにまた、本発明の高周波信号受信装置は、以上のように、集積回路上に形成される。
【0042】
それゆえ、低消費電力化および低価格化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の衛星デジタルテレビジョン放送の受信装置の電気的構成を示すブロック図である。
【図2】図1で示す受信装置における複数の局部発振器の発振周波数範囲およびPLL回路の動作周波数範囲を示すグラフである。
【図3】図1で示す受信装置におけるPLL回路の具体的構成を示すブロック図である。
【図4】本発明の実施の他の形態の衛星デジタルテレビジョン放送の受信装置の電気的構成を示すブロック図である。
【図5】従来の衛星デジタルテレビジョン放送の受信装置の一般的な構成を示すブロック図である。
【図6】図5で示す受信装置における複数の局部発振器の発振周波数範囲およびPLL回路の動作周波数範囲を示すグラフである。
【図7】図5で示す受信装置におけるPLL回路の一般的な構成例を示すブロック図である。
【図8】図5で示す受信装置における局部発振器の発振周波数が、設定された周波数に収束される様子を示す図である。
【符号の説明】
21,51 受信装置
22 フィルタ
23 高周波増幅器
24 選択回路
25 PLL回路
26 90°移相器
27,28 混合器
29,30 フィルタ
31 強制発振制御回路(制御回路)
41 プリスケーラ
42 プログラマブルカウンタ
43 基準発振器
44 位相比較器
45 チャージポンプ回路
46 切換え回路
47 フィルタ
52 ロック検出回路
LO1〜LOn 局部発振器
Claims (2)
- 受信高周波信号を周波数変換してベースバンド信号を復調する高周波信号受信装置において、
入力されるチューニング電圧に対応して発振周波数が制御される電圧制御発振器であり、相互に発振周波数範囲の異なる複数個の局部発振器と、
前記局部発振器の何れか1つを選択して、混合器へ前記周波数変換のための局部発振信号として与える選択回路と、
前記選択回路で選択された前記局部発振器の発振周波数が予め定める前記発振周波数範囲内に収束するように、前記局部発振信号に基づいてフィードバック制御を行うPLL回路と、
最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合、一旦、前記発振周波数範囲内で、それぞれ最も低い周波数または最も高い周波数となるように、前記PLL回路を制御する制御回路と、
前記局部発振器が予め定める周波数で収束するか否かを前記チューニング電圧から検出するロック検出回路とを含み、
前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択され、前記ロック検出回路が前記予め定める周波数で収束しないと判定した場合にのみ、前記制御回路が能動化することを特徴とする高周波信号受信装置。 - 集積回路上に形成されることを特徴とする請求項1記載の高周波信号受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101823A JP3983582B2 (ja) | 2002-04-03 | 2002-04-03 | 高周波信号受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101823A JP3983582B2 (ja) | 2002-04-03 | 2002-04-03 | 高周波信号受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298416A JP2003298416A (ja) | 2003-10-17 |
JP3983582B2 true JP3983582B2 (ja) | 2007-09-26 |
Family
ID=29388785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002101823A Expired - Fee Related JP3983582B2 (ja) | 2002-04-03 | 2002-04-03 | 高周波信号受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3983582B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014106899A1 (ja) * | 2013-01-07 | 2017-01-19 | 三菱電機株式会社 | 高周波発振源 |
-
2002
- 2002-04-03 JP JP2002101823A patent/JP3983582B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003298416A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2218178B1 (en) | Adjustable duty cycle circuit | |
US6731712B1 (en) | Fully integrated broadband tuner | |
TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
US5230094A (en) | Method and apparatus for intermediate frequency selection in a heterodyne receiver | |
JP5202213B2 (ja) | 周波数シンセサイザ及び無線送信装置 | |
US6154097A (en) | PLL oscillating circuit including oscillating circuit with mutual conductance controlled | |
JP2008311838A (ja) | 受信装置 | |
JP3983582B2 (ja) | 高周波信号受信装置 | |
EP1861931A2 (en) | A wideband tuning circuit | |
KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
JP4405679B2 (ja) | 周波数シンセサイザ | |
US6438177B1 (en) | Digital satellite broadcasting receive in which loop bandwidth of PLL circuit is changed at the time of centering | |
JP2007312334A (ja) | 位相同期ループ回路、半導体集積回路、および、受信装置 | |
US6954626B2 (en) | High frequency receiving device | |
JP2003198365A (ja) | 発振回路、pll回路及びこれらを用いた受信機 | |
JP4110767B2 (ja) | 位相同期回路、同調装置 | |
JP3932248B2 (ja) | ダイレクトコンバージョン式チューナを内蔵する受信機 | |
EP1803186A2 (en) | Apparatus and method of oscillating wideband frequency | |
KR100423407B1 (ko) | 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭 | |
JPH10178599A (ja) | ディジタル衛星放送受信機 | |
US20070155343A1 (en) | System and method for tuning a frequency synthesizer | |
JP2638830B2 (ja) | 周波数シンセサイザ | |
JP6014152B2 (ja) | 信号受信マルチチューナ・システムおよびそれに対応する方法 | |
JPH1041841A (ja) | シンセサイザ受信機 | |
JP2010028468A (ja) | Fm受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |