JP4405679B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP4405679B2 JP4405679B2 JP2000578909A JP2000578909A JP4405679B2 JP 4405679 B2 JP4405679 B2 JP 4405679B2 JP 2000578909 A JP2000578909 A JP 2000578909A JP 2000578909 A JP2000578909 A JP 2000578909A JP 4405679 B2 JP4405679 B2 JP 4405679B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- input
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 101100534685 Arabidopsis thaliana SUMO5 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 101100269323 Arabidopsis thaliana AFC3 gene Proteins 0.000 description 1
- 101100534673 Arabidopsis thaliana SUMO3 gene Proteins 0.000 description 1
- 101000693735 Homo sapiens Prefoldin subunit 4 Proteins 0.000 description 1
- 102100025542 Prefoldin subunit 4 Human genes 0.000 description 1
- 101100116390 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ded1 gene Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
本発明は、請求項1の前文に定義される周波数シンセサイザに係る。
【0002】
本発明は、更に、上記周波数シンセサイザを含む受信機に係る。
【0003】
上記シンセサイザは周知であり、デジタル又はアナログ衛星受信機、自動車無線機、デジタル又はアナログ(ケーブル)テレビ受信機、コードレス又はワイヤレス電話機などのRF信号をダウンコンバートするために使用することができる。
【0004】
位相ロックループ復調器の電圧制御型発振器と、周波数シンセサイザの電圧制御型発振器とを結合することにより、FM信号が直接復調されるシステムの費用を大幅に削減することが達成できる。
【0005】
そのような受信機は、例えば位相ロックループがFM復調器として使用される米国特許第5446411号から公知である。ここでは、周波数シンセサイザは、位相ロックループ復調器が所定の周波数で作動するように設定される。同調用の電圧制御型発振器が復調のために使用されるシステムでは、標準的なPLL周波数シンセサイザは好適ではない。
【0006】
その理由として、二つのPLL、つまり周波数シンセサイザと復調ループ(FM)又は同調ループ(AM)は、同じVCOを異なる周波数(前者は逓倍水晶発振周波数、後者は搬送周波数)に固定しようとするため、システムが機能しなくなる。上記の欠点を解決するために、周波数シンセサイザの出力は、スイッチ手段と分圧器を介して電圧制御型発振器の入力に接続される。
【0007】
この周波数シンセサイザの欠点は、周波数シンセサイザの出力に設置されるスイッチ手段がスイッチを切り替えている時に、過渡現象、ロックの損失及びスパイクを引き起こす場合があることである。更に、分圧器に、熱雑音を引き起こす。最高周波数で作動する周波数測定装置があるため、電力の消費が多い。
【0008】
本発明の目的は、先行技術の欠点を解決し、更に低価格で、低電圧消費で、雑音が少なく、改善された性能とより広い適用範囲を有する周波数シンセサイザを提供することである。
【0009】
この目的のために、本発明の第1の面では、請求項1に定義される周波数シンセサイザを提供する。本発明の第2の面では、請求項5に定義される受信機を提供する。
【0010】
本発明は、周波数ウィンドウ検出器と、比較器と充電手段との間にあるスイッチ手段とを使用することによって、周波数シンセサイザはオフになるという認識に基づく。これを実施するには、二つの方法がある。第1の方法は、効果はゼロであるが電気回路は活動しつづけ(監視機能)、第2の方法は完全に「オフ」(低い電力消費)となる。これによって、通常操作の際の、つまり周波数ウィンドウ内の周波数シンセサイザの影響は(ほぼ)ゼロに減少される。充電手段は、充電手段の前で、周波数シンセサイザが不活性になると直ちにオフにされるので、周波数シンセサイザの出力には、過渡電流又はスパイクは生じない。
【0011】
本発明による周波数シンセサイザの更なる利点は、出力信号の周波数の正確さは基準周波数の正確さに依存しないということである。
【0012】
同調用システムが結合された受信機構造は、電圧制御型発振器が「ウィンドウ内」にあるとき、周波数シンセサイザの動作が禁止されるので、安価な水晶発振器の使用が可能になる。従って、VCO周波数の正確さは水晶周波数の正確さではなく、AFC信号に依存する。もう一つの利点は、AFCはVCOの制御を引き受けるので周波数シンセサイザの電力をオフにするときに、かなりの量の電力消費が節約される。
【0013】
米国特許第4787097号から、NRZ(非ゼロ復帰)データストリームからデータとクロックを抽出するための、関連したモニタ及び復帰回路とともに位相検出器と周波数検出器とを有する位相ロックループが公知である。位相ロックループが狭い周波数ウィンドウの外にあることが検出された後に、位相検出器はオフにされ、周波数検出器がオンにされる。位相ロックループが(再び)狭い周波数ウィンドウ内に在ると判定された後、位相検出器はオンになり、周波数検出器がオフにされる。更にこの位相ロックループは、位相周波数比較器のための第1の入力信号を得るために、EXOR(排他的OR)とアナログ素子とを含む。
【0014】
本発明の周波数シンセサイザは、アナログ素子を含まず、従って経年変化、部品の数値のバラツキなどに対して頑強である。
【0015】
本発明の周波数シンセサイザの実施例は、請求項2の特徴を含む。
【0016】
分周器の逓減率は、入力信号、及び/又は使用される水晶発振器に依存して選択される。
【0017】
本発明の周波数シンセサイザのもう一つの実施例は、請求項3の特徴を含む。
【0018】
これによって、スイッチ手段のためのスイッチ信号を得るための非常に効率的な方法が得られる。
【0019】
本発明のシンセサイザの更なる実施例は、請求項4の特徴を含む。
【0020】
スイッチ信号を更に改善するためには、周波数ウィンドウ検出器の論理回路には、望ましくない(余分の)スイッチ信号を解決するための三つのDフリップフロップが含まれる。
【0021】
本発明と、本発明を有利に実施する際に選択的に使用される付加的な特徴は、以下に図示される実施例を参照して説明する。本発明の説明を通して、対応する構成素子は対応する符号を有する。
【0022】
図1は、第1周波数入力信号s1及び第2周波数入力信号s2を、それぞれ受信する第1入力I1及び第2入力I2を含む本発明による周波数シンセサイザFSの例を示す。入力I1とI2は、二つの周波数入力信号を比較する位相周波数比較器1に接続される。二つの周波数入力信号s1とs2の周波数の違いによって、位相周波数比較器1は動作中に信号scを供給する。位相周波数比較器1の出力は、スイッチ手段3を介して、充電手段5に接続される。充電手段は、例えばループフィルタを介して電圧制御型発振器(図示しない)を制御するために充電信号を供給する。二つの入力I1及びI2は、二つの周波数入力信号s1及びs2が所定のウィンドウ内にあるかどうか検出するための周波数ウィンドウ検出器7に接続される。二つの周波数入力信号の周波数差によって、周波数ウィンドウ検出器7は、位相周波数比較器3と充電手段5との間にある信号路を開放又は閉鎖するスイッチ手段に制御信号nw1を供給する。二つの周波数入力が所定の周波数ウィンドウ内であるとき、信号路は開放され、出力Oでは出力信号が得られなくなる。
【0023】
図2は、本発明の周波数シンセサイザFS2をより詳細に示す。周波数シンセサイザの入力I21で、この例においてはVCO周波数信号である周波数入力信号s21を受信する。この入力信号を分周器D21内で、所定の係数Nによって分周した後、分周器の出力信号faは位相周波数比較器21に供給される。周波数シンセサイザの入力I22では、水晶発振器Xtalから周波数入力信号s22を受信する。この入力信号を分周器D22内で、所定の係数Mによって分周した後、分周器の出力信号frは位相周波数比較器21のもう一つの入力に供給される。分周器D21、D22のそれぞれの出力は、更に周波数ウィンドウ検出器27に接続される。この例では、周波数ウィンドウ検出器は、Dフリップフロップ271とプログラマブル分周器273と位相周波数検出器275を含む。プログラマブル分周器273は、要求されるウィンドウのサイズによって異なる信号wsを受信する。Dフリップフロップ271は、絶対値|fa−fr|と同等の周波数信号fdを供給する。分周器273は、その周波数が周波数ウィンドウのサイズを決める信号fwbを供給する。この二つの信号は、信号fdの周波数が周波数ウィンドウよりも大きいときに、イネーブル信号nwをスイッチ手段23に供給するために位相周波数検出器275に供給される。この例では、スイッチ手段は、二つのAND段として実施される。二つのANDゲートのもう一つの入力は、信号faとfrの周波数差、又は位相差に依存して位相周波数比較器21から、信号UP及びDNをそれぞれ受信する。ANDゲートの出力は、周波数シンセサイザFS2の出力O2でそれぞれ正又は負の電流信号lp2を供給する充電手段25の一部である電流源に、それぞれ接続される。
【0024】
図3は、本発明の周波数シンセサイザFS3を有する受信機R3を示す。受信機の入力R13では、受信機はRF信号RFinを受信する。この信号は、増幅器IA3の入力に供給され、増幅器は更に自動ゲイン制御信号AGCを受信する。入力増幅器の出力信号は、ミキサM3に供給される。ミキサのもう一つの入力は、電圧制御型発振器VCO3からの信号を受信する。ミキサの出力は、更なる処理のためのベースバンド出力信号を供給するために、帯域通過フィルタBPF3、更には増幅器A3、周波数復調器FD3と出力増幅器OA3を介して供給される。これは技術においては周知であり、更なる説明は必要としない。
【0025】
出力増幅器OA3の入力信号は、低域フィルタLPF3を介して加算装置SUM3の入力に自動周波数制御信号AFC3として供給される。加算装置のもう一つの入力は、ループフィルタLF3を介して周波数シンセサイザFS3から出力信号lp3を受信する。
【0026】
この例の周波数シンセサイザFS3は、図2中のシンセサイザと同じ構造を有し、全ての構成素子の符号は対応する。
【0027】
同調用システムが結合された受信機構造は、電圧制御型発振器が「ウィンドウ内」にあるとき、周波数シンセサイザは動作を禁止されるため、安価な水晶発振器の使用が可能になる。従って、VCO周波数の正確さは水晶周波数の正確さではなく、AFC信号に依存する。もう一つの利点は、AFCはVCOの制御を引き受けるので周波数シンセサイザの電力をオフにしたときに、かなりの量の電力消費が節約される。
【0028】
図4は、デジタル衛星受信機R4の例を示す。受信機の入力RI4でRF信号RFinを受信する。この信号は、自動ゲイン制御信号AGCによって制御される入力増幅器IA4に供給される。入力増幅器の出力信号は、第1のミキサM41と第2のミキサM42とに供給される。第1のミキサは、もう一つの入力でI信号を受信し、増幅器A41と低域フィルタF41とを介してベースバンドI信号bbIを供給する。第2のミキサは、第2の入力でQ信号を受信し、増幅器A42と低域フィルタF42とを介してベースバンドQ信号bbQを供給する。これは技術においては周知であり、更なる説明は必要としない。
【0029】
ベースバンドI信号とベースバンドQ信号は更に、周波数検出器FD4に供給される。周波数検出器の出力は低域フィルタLPF41に接続され、アナログ自動周波数制御信号AFCを供給する。この自動周波数制御信号は、低域フィルタLPF42を介して低ノイズ電圧制御型発振器VCO41に供給される。電圧制御型発振器の出力は、周波数シンセサイザFS4の入力I41に供給される。周波数シンセサイザの入力I42は、水晶発振器Xtal4からの周波数信号を、プログラマブル分周器PD41を介して受信する。周波数シンセサイザの出力O4は低域フィルタLPF42の入力に接続される。
【0030】
電圧制御型発振器VCO42は、I信号及びQ信号をそれぞれ第1ミキサ及び第2ミキサに供給する。Q信号は更にプログラマブル分周器PD42に供給される。プログラマブル分周器PD42の出力は、位相周波数検出器PFD4に供給される。位相周波数検出器のもう一つの入力では、電圧制御型発振器VCO41の出力信号が受信される。位相周波数検出器の出力は、低域フィルタLPF43を介して電圧制御型発振器VCO42の入力に供給される。これにより、広帯域ループWBLが形成され、統合された直角位相発振器VCOの位相雑音が減少される。AFC機能を使用することにより、サイクルのずれを防ぐ滑らかで連続的な方法でLNB(図示しない)の周波数ドリフトを補償することができる。標準的な方法では、分周器D41の逓減率は、(非連続的に)スイッチされなければならない。この例の周波数シンセサイザFS4は、図2中のシンセサイザと同じ構造を有し、ここでは更なる説明は必要としない。
【0031】
図5は、直接変換アナログ衛星受信機で使用される復調器位相ロックループDPLL5と周波数シンセサイザFS5とを含む受信機R5の一例を示す。この図では直接変換アナログ衛星受信機の例を示す。受信機の入力RI5で、RF入力信号RFinを受信する。入力RI5は、自動ゲイン制御信号AGCにより制御される入力増幅器IA5に接続される。入力増幅器の出力は、この信号と電圧制御型発振器VCO5からの信号とを混合するためのミキサM5に接続される。ミキサの出力は、自動ゲイン制御信号AGCにより制御された出力増幅器OA5を介して充電手段CP5に接続される。充電手段CP5は、電流Icp5を供給するための加算手段SUM5の入力に接続される。加算手段は、もう一つの入力で、周波数シンセサイザFS5からの出力信号を受信する。加算手段SUM5の出力は、ループフィルタLF5を介して電圧制御型発振器VCO5の入力に接続される。周波数シンセサイザは、上記の例に対応する。本発明による周波数シンセサイザのスイッチ手段により、直接変換が可能である。
【0032】
図6は、Dフリップフロップ571(図5参照)が、三つのDフリップフロップDFF61、DFF62、DFF63と、マルチプレクサMUX6と、一つのORゲートOR6と、一つのEXORゲートEXOR6とを含む論理回路671によって置換された周波数ウィンドウ検出器67の例を示す。
【0033】
分周器D61からの信号faは、DフリップフロップDFF61の第1の入力に供給され、分周器D62からの信号frは、DFF61のもう一つの入力に供給される。図5では、このDフリップフロップ(図5中、571と示される)の出力は、位相周波数検出器675(図5中、575と示される)に供給される。ここでは、DフリップフロップDFF61の出力信号は、マルチプレクサMUX6に供給される。マルチプレクサの出力信号は、もう一つの入力で分周器D62からの信号frを受信するDフリップフロップDFF63に供給される。DフリップフロップDFF63の出力信号は、位相周波数検出器675に供給され、又マルチプレクサMUX6のもう一つの入力に再び接続される。マルチプレクサは更に選択入力を有し、EXORゲートEXOR6からの信号を受信する。
【0034】
水晶発振器Xtal6からのクロック信号fxは、ORゲートOR6の入力に供給される。ORゲートのもう一つの入力では、分周器D62からの信号frが受信される。ORゲートの出力はDフリップフロップDFF62に供給される。Dフリップフロップは、分周器D61からの信号faをD入力に受信する。
【0035】
DフリップフロップDFF62の出力信号は、EXORゲートEXOR6のもう一つの入力に供給される。
【0036】
Dフリップフロップ(図5中、571と示される)を、論理回路671によって置換することにより、「ウィンドウ外」の検出が更に改善される。サンプルリング時点から所与の距離内にある信号faの(余分の)変化が検出された場合、「誤った」判定が下されないように、これらの変化が無視される。
【0037】
DフリップフロップDFF62を使用することにより、つまり信号faをより高い周波数fxにてサンプリングすることにより、安全なウィンドウが達成される。ORゲートOR6は、信号frがローである時に、信号fxによってDフリップフロップDFF62にクロックを供給させる。信号frの立ち上がりエッジは、信号faをサンプリングするDフリップフロップDFF61にクロックを供給するだけでなく、DフリップフロップDFF62の状態を保持させる。信号fa内の「危険な」変化を評価するために、DフリップフロップDFF61とDFF62の出力がEXORゲートEXOR6内で結合される。若し、二つのDフリップフロップDFF61とDFF62の状態が同じでない場合、それは、信号faの変化は、DフリップフロップDFF61のサンプリング時点とDFF62のサンプルリング時点の間に起こったことを意味する。これによりEXORゲートEXOR6の出力はハイ信号となり、次に、DフリップフロップDFF63の出力をマルチプレクサMUX6の入力に向けさせる。このとき、信号faの変化は無視される。例えば、EXORゲートの出力がローであるとき、入力b側の信号が出力に供給され、EXORゲートの出力がハイであるとき、入力aの信号が出力に供給される。信号frの立ち下りエッジにおいてDフリップフロップDFF63にクロックが供給される。適切な動作のために、好適には、信号fxは、その立ち上がりエッジを、信号frの立ち上がりエッジよりも先に有するべきである。
【0038】
上記本発明は、幾つかの例に基づいて説明されたことを明記する。当業者には、本発明の範囲内の多数のバリエーションが明らかになるであろう。
【0039】
例えば、周波数ウィンドウ検出器は、当業者には周知のように周波数ウィンドウ検出器を形成するため同じような考え方を用いて修正することが可能である。
【0040】
更には、本発明による周波数シンセサイザは、例えばあらゆる種類の受信機、ページャ、そして携帯電話機に使用することができる。
【図面の簡単な説明】
【図1】 本発明の周波数シンセサイザのブロック図である。
【図2】 本発明の周波数シンセサイザのより詳細なブロック図である。
【図3】 本発明の周波数シンセサイザを含む受信機のブロック図である。
【図4】 本発明の周波数シンセサイザを含む受信機のブロック図である。
【図5】 本発明の周波数シンセサイザを含む受信機のブロック図である。
【図6】 本発明の周波数ウィンドウ検出器のブロック図である。
Claims (5)
- 第1周波数信号を受信する第1入力と、第2周波数信号を受信する第2入力と、
上記第1周波数信号と第2周波数信号を比較するために上記第1入力と第2入力に接続される比較器とを含み、
上記比較器は充電手段に接続され、
上記充電手段が出力信号を供給する出力に接続される周波数シンセサイザであって、
上記第1入力及び第2入力は上記第1周波数信号と第2周波数信号が所定の周波数ウィンドウ内にあるかどうかに依存して信号を供給する周波数ウィンドウ検出器に接続され、
上記比較器と上記充電手段との間に上記周波数ウィンドウ検出器の出力信号によって制御されるスイッチ手段を更に有することを特徴とする周波数シンセサイザであって、
上記周波数ウィンドウ検出器は、
上記第1入力と第2入力に接続された入力と、位相周波数検出器に接続された、周波数差信号を供給する出力とを備えた論理回路と、
上記第2入力に接続された入力と、上記位相周波数検出器の別の入力に接続された出力とを備えたプログラマブル分周器を更に有し、上記位相周波数検出器は、上記スイッチ手段への制御信号としての、上記第1及び第2周波数信号間の周波数差に依存する出力信号を供給することを特徴とする周波数シンセサイザ。 - 第1周波数信号を第1の所定の値で分周するための第1分周器と、
第2周波数信号を第2の所定の値で分周するための第2分周器とを更に含むことを特徴とする請求項1記載の周波数シンセサイザ。 - 上記論理回路は、
上記第1入力及び第2入力に接続された入力と、マルチプレクサの入力とに接続された出力とを備えた第1のDフリップフロップを含み、
上記第1入力は、更に第2のDフリップフロップに接続され、上記第2のDフリップフロップはORゲートの出力に接続されたもう一つの入力を具備し、
上記ORゲートは一方の入力が上記第2入力に接続され、他方の入力がクロック信号に接続され、
上記第2のDフリップフロップの出力は、EXORゲートの第1入力に接続され、
上記EXORゲートの第2入力は、上記第1のDフリップフロップの出力に接続され、
上記EXORゲートの出力はマルチプレクサに接続され、
上記マルチプレクサの出力は第3のDフリップフロップに接続され、
上記第3のDフリップフロップの出力は上記位相周波数検出器に接続されていることを特徴とする請求項1記載の周波数シンセサイザ。 - RF入力信号をベースバンド信号に混合するミキサと、
ミキサの出力に接続された電圧制御型発振器とを含むRF信号を受信するための受信機であって、更に、
請求項1に記載の周波数シンセサイザを有し、
該周波数シンセサイザの上記出力が上記電圧制御型発振器に接続されていることを特徴とする受信機。 - 入力信号をベースバンドI信号とベースバンドQ信号にそれぞれ混合する第1及び第2のミキサと、I信号及びQ信号をそれぞれ第1及び第2のミキサに供給する第1電圧制御型発振器を有する広帯域ループとを含むRF信号を受信するための受信機であって、更に、
請求項1に記載の周波数シンセサイザを有し、
該周波数シンセサイザの上記出力が第2電圧制御型発振器に接続され、該第2電圧制御型発振器の出力が上記広帯域ループの位相周波数検出器に接続されている、ことを特徴とする受信機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98203565 | 1998-10-22 | ||
EP98203565.1 | 1998-10-22 | ||
PCT/EP1999/007463 WO2000025427A1 (en) | 1998-10-22 | 1999-09-28 | Frequency synthesizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002528988A JP2002528988A (ja) | 2002-09-03 |
JP4405679B2 true JP4405679B2 (ja) | 2010-01-27 |
Family
ID=8234252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000578909A Expired - Fee Related JP4405679B2 (ja) | 1998-10-22 | 1999-09-28 | 周波数シンセサイザ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6366769B1 (ja) |
EP (1) | EP1046229B1 (ja) |
JP (1) | JP4405679B2 (ja) |
KR (1) | KR100713153B1 (ja) |
CN (1) | CN1153351C (ja) |
DE (1) | DE69924599T2 (ja) |
WO (1) | WO2000025427A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2295435C (en) | 2000-01-06 | 2004-03-30 | Thomas Riley | Linear low noise phase locked loop frequency synthesizer using controlled divider pulse widths |
US6483387B1 (en) * | 2001-09-10 | 2002-11-19 | Micrel, Incorporated | Voltage-controlled oscillator frequency range detector |
CN100353673C (zh) * | 2002-08-14 | 2007-12-05 | 联发科技股份有限公司 | 锁相环频率合成器 |
DE60318129T2 (de) * | 2003-10-23 | 2008-11-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Mehrband-pll-anordnung und verfahren zur steuerung einer solchen anordnung |
WO2007086502A1 (ja) * | 2006-01-26 | 2007-08-02 | Nihon Dempa Kogyo Co., Ltd. | Vco駆動回路及び周波数シンセサイザ |
US8259876B2 (en) * | 2008-03-21 | 2012-09-04 | Skyworks Solutions, Inc. | System and method for tuning a radio receiver |
CN101834583A (zh) * | 2010-04-20 | 2010-09-15 | 上海市计量测试技术研究院 | 一种频率信号的发生方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4031549A (en) * | 1976-05-21 | 1977-06-21 | Rca Corporation | Television tuning system with provisions for receiving RF carrier at nonstandard frequency |
US4084127A (en) * | 1976-07-29 | 1978-04-11 | Rca Corporation | Digital frequency deviation detector useful in a television tuning system |
US4484221A (en) * | 1982-09-01 | 1984-11-20 | Rca Corporation | Shared counter arrangement for a digital frequency locked loop tuning system for selectively measuring the frequencies of the LO and IF signals |
US4787097A (en) * | 1987-02-11 | 1988-11-22 | International Business Machines Corporation | NRZ phase-locked loop circuit with associated monitor and recovery circuitry |
US4944025A (en) * | 1988-08-09 | 1990-07-24 | At&E Corporation | Direct conversion FM receiver with offset |
GB9320069D0 (en) | 1993-09-29 | 1993-11-17 | Sgs Thomson Microelectronics | Frequency tuning for a phase locked loop |
EP0782271B1 (en) | 1995-12-28 | 2002-03-13 | Thomson Consumer Electronics, Inc. | Phase locked loop with controllable response time |
-
1999
- 1999-09-28 DE DE69924599T patent/DE69924599T2/de not_active Expired - Lifetime
- 1999-09-28 KR KR1020007007000A patent/KR100713153B1/ko not_active IP Right Cessation
- 1999-09-28 JP JP2000578909A patent/JP4405679B2/ja not_active Expired - Fee Related
- 1999-09-28 WO PCT/EP1999/007463 patent/WO2000025427A1/en active IP Right Grant
- 1999-09-28 EP EP99952519A patent/EP1046229B1/en not_active Expired - Lifetime
- 1999-09-28 CN CNB998032077A patent/CN1153351C/zh not_active Expired - Fee Related
- 1999-10-15 US US09/419,670 patent/US6366769B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1153351C (zh) | 2004-06-09 |
CN1291376A (zh) | 2001-04-11 |
DE69924599T2 (de) | 2006-02-09 |
JP2002528988A (ja) | 2002-09-03 |
WO2000025427A1 (en) | 2000-05-04 |
US6366769B1 (en) | 2002-04-02 |
EP1046229A1 (en) | 2000-10-25 |
KR100713153B1 (ko) | 2007-05-02 |
EP1046229B1 (en) | 2005-04-06 |
KR20010033499A (ko) | 2001-04-25 |
DE69924599D1 (de) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990044392A (ko) | 주파수 신세사이저의 전압 제어식 발진기 동조 범위 제어 방법 및 장치 | |
KR860001437B1 (ko) | 개선된 위상 동기를 갖는 위상 동기 루프 장치 | |
KR970057865A (ko) | 미세 동조 장치를 구비한 디지탈 위성 수신기용 동조 시스템 | |
JP4405679B2 (ja) | 周波数シンセサイザ | |
US5315623A (en) | Dual mode phase-locked loop | |
US20050084051A1 (en) | Phase-locked-loop with reduced clock jitter | |
US6154097A (en) | PLL oscillating circuit including oscillating circuit with mutual conductance controlled | |
US5821789A (en) | Fast switching phase-locked loop | |
JP4089003B2 (ja) | 受信機及び受信方法 | |
JP4529225B2 (ja) | 位相同期発振装置 | |
US6978026B2 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
US20110171913A1 (en) | Frequency Synthesizer | |
JP2001024482A (ja) | 受信機 | |
JP3983582B2 (ja) | 高周波信号受信装置 | |
JPS5857927B2 (ja) | 自動同調ラジオ | |
Jingfu et al. | Low noise W-band phase locked loops | |
JP2897264B2 (ja) | チューナ | |
JPH03217124A (ja) | 位相同期回路 | |
Kianush | A complete am/fm stereo receiver and tuning system on a single chip | |
JPH02154514A (ja) | Afc装置 | |
JPS6311770Y2 (ja) | ||
JP2638830B2 (ja) | 周波数シンセサイザ | |
JPH08307256A (ja) | Pll回路 | |
JP2004064098A (ja) | 自動周波数制御方式 | |
JPH0722846A (ja) | 周波数変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070313 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |