JP2002528988A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JP2002528988A
JP2002528988A JP2000578909A JP2000578909A JP2002528988A JP 2002528988 A JP2002528988 A JP 2002528988A JP 2000578909 A JP2000578909 A JP 2000578909A JP 2000578909 A JP2000578909 A JP 2000578909A JP 2002528988 A JP2002528988 A JP 2002528988A
Authority
JP
Japan
Prior art keywords
frequency
input
signal
output
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000578909A
Other languages
English (en)
Other versions
JP4405679B2 (ja
Inventor
エス ファウチャー，シセロ
ヘー カスペルコヴィツ，ウォルフィディートリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002528988A publication Critical patent/JP2002528988A/ja
Application granted granted Critical
Publication of JP4405679B2 publication Critical patent/JP4405679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】 周波数シンセサイザは、デジタル及びアナログのラジオ、テレビ受信機、自動車無線機などの多くのアプリケーションで、ＲＦ信号をダウンコンバートするために使用される。位相ロックループの復調器の電圧制御型発振器と、周波数シンセサイザの電圧制御型発振器とを結合することにより、大幅に経費を削減することができる。しかしこの方法では、二つのＰＬＬが同じＶＣＯを異なる周波数に固定することを阻止する必要がある。本発明は、位相周波数比較器（３１）と充電手段（３５）との間にあるスイッチ手段（３３）が、周波数ウィンドウ検出器（３７１、３７３、３７５）を使用することにより制御される周波数シンセサイザ（ＦＳ３）を提供する。位相周波数比較器（３１）は、周波数シンセサイザの入力信号間の周波数差が所定の値より低いことが検出されると、上記充電手段（３５）からは切り離され、上記電圧制御型発振器（ＶＣＯ３）は、ＡＦＣ信号によってのみ駆動される。

Description

【発明の詳細な説明】
【０００１】 本発明は、請求項１の前文に定義される周波数シンセサイザに係る。
【０００２】 本発明は、更に、上記周波数シンセサイザを含む受信機に係る。
【０００３】 上記シンセサイザは周知であり、デジタル又はアナログ衛星受信機、自動車無
線機、デジタル又はアナログ（ケーブル）テレビ受信機、コードレス又はワイヤ
レス電話機などのＲＦ信号をダウンコンバートするために使用することができる
。
【０００４】 位相ロックループ復調器の電圧制御型発振器と、周波数シンセサイザの電圧制
御型発振器とを結合することにより、ＦＭ信号が直接復調されるシステムの費用
を大幅に削減することが達成できる。
【０００５】 そのような受信機は、例えば位相ロックループがＦＭ復調器として使用される
米国特許第５４４６４１１号から公知である。ここでは、周波数シンセサイザは
、位相ロックループ復調器が所定の周波数で作動するように設定される。同調用
の電圧制御型発振器が復調のために使用されるシステムでは、標準的なＰＬＬ周
波数シンセサイザは好適ではない。
【０００６】 その理由として、二つのＰＬＬ、つまり周波数シンセサイザと復調ループ（Ｆ
Ｍ）又は同調ループ（ＡＭ）は、同じＶＣＯを異なる周波数（前者は逓倍水晶発
振周波数、後者は搬送周波数）に固定しようとするため、システムが機能しなく
なる。上記の欠点を解決するために、周波数シンセサイザの出力は、スイッチ手
段と分圧器を介して電圧制御型発振器の入力に接続される。
【０００７】 この周波数シンセサイザの欠点は、周波数シンセサイザの出力に設置されるス
イッチ手段がスイッチを切り替えている時に、過渡現象、ロックの損失及びスパ
イクを引き起こす場合があることである。更に、分圧器に、熱雑音を引き起こす
。最高周波数で作動する周波数測定装置があるため、電力の消費が多い。
【０００８】 本発明の目的は、先行技術の欠点を解決し、更に低価格で、低電圧消費で、雑
音が少なく、改善された性能とより広い適用範囲を有する周波数シンセサイザを
提供することである。
【０００９】 この目的のために、本発明の第１の面では、請求項１に定義される周波数シン
セサイザを提供する。本発明の第２の面では、請求項５に定義される受信機を提
供する。
【００１０】 本発明は、周波数ウィンドウ検出器と、比較器と充電手段との間にあるスイッ
チ手段とを使用することによって、周波数シンセサイザはオフになるという認識
に基づく。これを実施するには、二つの方法がある。第１の方法は、効果はゼロ
であるが電気回路は活動しつづけ（監視機能）、第２の方法は完全に「オフ」（
低い電力消費）となる。これによって、通常操作の際の、つまり周波数ウィンド
ウ内の周波数シンセサイザの影響は（ほぼ）ゼロに減少される。充電手段は、充
電手段の前で、周波数シンセサイザが不活性になると直ちにオフにされるので、
周波数シンセサイザの出力には、過渡電流又はスパイクは生じない。
【００１１】 本発明による周波数シンセサイザの更なる利点は、出力信号の周波数の正確さ
は基準周波数の正確さに依存しないということである。
【００１２】 同調用システムが結合された受信機構造は、電圧制御型発振器が「ウィンドウ
内」にあるとき、周波数シンセサイザの動作が禁止されるので、安価な水晶発振
器の使用が可能になる。従って、ＶＣＯ周波数の正確さは水晶周波数の正確さで
はなく、ＡＦＣ信号に依存する。もう一つの利点は、ＡＦＣはＶＣＯの制御を引
き受けるので周波数シンセサイザの電力をオフにするときに、かなりの量の電力
消費が節約される。
【００１３】 米国特許第４７８７０９７号から、NRZ（非ゼロ復帰）データストリームから
データとクロックを抽出するための、関連したモニタ及び復帰回路とともに位相
検出器と周波数検出器とを有する位相ロックループが公知である。位相ロックル
ープが狭い周波数ウィンドウの外にあることが検出された後に、位相検出器はオ
フにされ、周波数検出器がオンにされる。位相ロックループが（再び）狭い周波
数ウィンドウ内に在ると判定された後、位相検出器はオンになり、周波数検出器
がオフにされる。更にこの位相ロックループは、位相周波数比較器のための第１
の入力信号を得るために、ＥＸＯＲ（排他的ＯＲ）とアナログ素子とを含む。
【００１４】 本発明の周波数シンセサイザは、アナログ素子を含まず、従って経年変化、部
品の数値のバラツキなどに対して頑強である。
【００１５】 本発明の周波数シンセサイザの実施例は、請求項２の特徴を含む。
【００１６】 分周器の逓減率は、入力信号、及び／又は使用される水晶発振器に依存して選
択される。
【００１７】 本発明の周波数シンセサイザのもう一つの実施例は、請求項３の特徴を含む。
【００１８】 これによって、スイッチ手段のためのスイッチ信号を得るための非常に効率的
な方法が得られる。
【００１９】 本発明のシンセサイザの更なる実施例は、請求項４の特徴を含む。
【００２０】 スイッチ信号を更に改善するためには、周波数ウィンドウ検出器の論理回路に
は、望ましくない（余分の）スイッチ信号を解決するための三つのＤフリップフ
ロップが含まれる。
【００２１】 本発明と、本発明を有利に実施する際に選択的に使用される付加的な特徴は、
以下に図示される実施例を参照して説明する。本発明の説明を通して、対応する
構成素子は対応する符号を有する。
【００２２】 図１は、第１周波数入力信号ｓ１及び第２周波数入力信号ｓ２を、それぞれ受
信する第１入力Ｉ１及び第２入力Ｉ２を含む本発明による周波数シンセサイザＦ
Ｓの例を示す。入力Ｉ１とＩ２は、二つの周波数入力信号を比較する位相周波数
比較器１に接続される。二つの周波数入力信号ｓ１とｓ２の周波数の違いによっ
て、位相周波数比較器１は動作中に信号ｓｃを供給する。位相周波数比較器１の
出力は、スイッチ手段３を介して、充電手段５に接続される。充電手段は、例え
ばループフィルタを介して電圧制御型発振器（図示しない）を制御するために充
電信号を供給する。二つの入力Ｉ１及びＩ２は、二つの周波数入力信号ｓ１及び
ｓ２が所定のウィンドウ内にあるかどうか検出するための周波数ウィンドウ検出
器７に接続される。二つの周波数入力信号の周波数差によって、周波数ウィンド
ウ検出器７は、位相周波数比較器３と充電手段５との間にある信号路を開放又は
閉鎖するスイッチ手段に制御信号ｎｗ１を供給する。二つの周波数入力が所定の
周波数ウィンドウ内であるとき、信号路は開放され、出力Ｏでは出力信号が得ら
れなくなる。
【００２３】 図２は、本発明の周波数シンセサイザＦＳ２をより詳細に示す。周波数シンセ
サイザの入力Ｉ２１で、この例においてはＶＣＯ周波数信号である周波数入力信
号ｓ２１を受信する。この入力信号を分周器Ｄ２１内で、所定の係数Ｎによって
分周した後、分周器の出力信号ｆａは位相周波数比較器２１に供給される。周波
数シンセサイザの入力Ｉ２２では、水晶発振器Ｘｔａｌから周波数入力信号ｓ２
２を受信する。この入力信号を分周器Ｄ２２内で、所定の係数Ｍによって分周し
た後、分周器の出力信号ｆｒは位相周波数比較器２１のもう一つの入力に供給さ
れる。分周器Ｄ２１、Ｄ２２のそれぞれの出力は、更に周波数ウィンドウ検出器
２７に接続される。この例では、周波数ウィンドウ検出器は、Ｄフリップフロッ
プ２７１とプログラマブル分周器２７３と位相周波数検出器２７５を含む。プロ
グラマブル分周器２７３は、要求されるウィンドウのサイズによって異なる信号
ｗｓを受信する。Ｄフリップフロップ２７１は、絶対値｜ｆａ−ｆｒ｜と同等の
周波数信号ｆｄを供給する。分周器２７３は、その周波数が周波数ウィンドウの
サイズを決める信号ｆｗｂを供給する。この二つの信号は、信号ｆｄの周波数が
周波数ウィンドウよりも大きいときに、イネーブル信号ｎｗをスイッチ手段２３
に供給するために位相周波数検出器２７５に供給される。この例では、スイッチ
手段は、二つのＡＮＤ段として実施される。二つのＡＮＤゲートのもう一つの入
力は、信号ｆａとｆｒの周波数差、又は位相差に依存して位相周波数比較器２１
から、信号ＵＰ及びＤＮをそれぞれ受信する。ＡＮＤゲートの出力は、周波数シ
ンセサイザＦＳ２の出力Ｏ２でそれぞれ正又は負の電流信号ｌｐ２を供給する充
電手段２５の一部である電流源に、それぞれ接続される。
【００２４】 図３は、本発明の周波数シンセサイザＦＳ３を有する受信機Ｒ３を示す。受信
機の入力Ｒ１３では、受信機はＲＦ信号ＲＦｉｎを受信する。この信号は、増幅
器ＩＡ３の入力に供給され、増幅器は更に自動ゲイン制御信号ＡＧＣを受信する
。入力増幅器の出力信号は、ミキサＭ３に供給される。ミキサのもう一つの入力
は、電圧制御型発振器ＶＣＯ３からの信号を受信する。ミキサの出力は、更なる
処理のためのベースバンド出力信号を供給するために、帯域通過フィルタＢＰＦ
３、更には増幅器Ａ３、周波数復調器ＦＤ３と出力増幅器ＯＡ３を介して供給さ
れる。これは技術においては周知であり、更なる説明は必要としない。
【００２５】 出力増幅器ＯＡ３の入力信号は、低域フィルタＬＰＦ３を介して加算装置ＳＵ
Ｍ３の入力に自動周波数制御信号ＡＦＣ３として供給される。加算装置のもう一
つの入力は、ループフィルタＬＦ３を介して周波数シンセサイザＦＳ３から出力
信号ｌｐ３を受信する。
【００２６】 この例の周波数シンセサイザＦＳ３は、図２中のシンセサイザと同じ構造を有
し、全ての構成素子の符号は対応する。
【００２７】 同調用システムが結合された受信機構造は、電圧制御型発振器が「ウィンドウ
内」にあるとき、周波数シンセサイザは動作を禁止されるため、安価な水晶発振
器の使用が可能になる。従って、ＶＣＯ周波数の正確さは水晶周波数の正確さで
はなく、ＡＦＣ信号に依存する。もう一つの利点は、ＡＦＣはＶＣＯの制御を引
き受けるので周波数シンセサイザの電力をオフにしたときに、かなりの量の電力
消費が節約される。
【００２８】 図４は、デジタル衛星受信機Ｒ４の例を示す。受信機の入力ＲＩ４でＲＦ信号
ＲＦｉｎを受信する。この信号は、自動ゲイン制御信号ＡＧＣによって制御され
る入力増幅器ＩＡ４に供給される。入力増幅器の出力信号は、第１のミキサＭ４
１と第２のミキサＭ４２とに供給される。第１のミキサは、もう一つの入力でＩ
信号を受信し、増幅器Ａ４１と低域フィルタＦ４１とを介してベースバンドＩ信
号ｂｂＩを供給する。第２のミキサは、第２の入力でＱ信号を受信し、増幅器Ａ
４２と低域フィルタＦ４２とを介してベースバンドＱ信号ｂｂＱを供給する。こ
れは技術においては周知であり、更なる説明は必要としない。
【００２９】 ベースバンドＩ信号とベースバンドＱ信号は更に、周波数検出器ＦＤ４に供給
される。周波数検出器の出力は低域フィルタＬＰＦ４１に接続され、アナログ自
動周波数制御信号ＡＦＣを供給する。この自動周波数制御信号は、低域フィルタ
ＬＰＦ４２を介して低ノイズ電圧制御型発振器ＶＣＯ４１に供給される。電圧制
御型発振器の出力は、周波数シンセサイザＦＳ４の入力Ｉ４１に供給される。周
波数シンセサイザの入力Ｉ４２は、水晶発振器Ｘｔａｌ４からの周波数信号を、
プログラマブル分周器ＰＤ４１を介して受信する。周波数シンセサイザの出力Ｏ
４は低域フィルタＬＰＦ４２の入力に接続される。
【００３０】 電圧制御型発振器ＶＣＯ４２は、Ｉ信号及びＱ信号をそれぞれ第１ミキサ及び
第２ミキサに供給する。Ｑ信号は更にプログラマブル分周器ＰＤ４２に供給され
る。プログラマブル分周器ＰＤ４２の出力は、位相周波数検出器ＰＦＤ４に供給
される。位相周波数検出器のもう一つの入力では、電圧制御型発振器ＶＣＯ４１
の出力信号が受信される。位相周波数検出器の出力は、低域フィルタＬＰＦ４３
を介して電圧制御型発振器ＶＣＯ４２の入力に供給される。これにより、広帯域
ループＷＢＬが形成され、統合された直角位相発振器ＶＣＯの位相雑音が減少さ
れる。ＡＦＣ機能を使用することにより、サイクルのずれを防ぐ滑らかで連続的
な方法でＬＮＢ（図示しない）の周波数ドリフトを補償することができる。標準
的な方法では、分周器Ｄ４１の逓減率は、（非連続的に）スイッチされなければ
ならない。この例の周波数シンセサイザＦＳ４は、図２中のシンセサイザと同じ
構造を有し、ここでは更なる説明は必要としない。
【００３１】 図５は、直接変換アナログ衛星受信機で使用される復調器位相ロックループＤ
ＰＬＬ５と周波数シンセサイザＦＳ５とを含む受信機Ｒ５の一例を示す。この図
では直接変換アナログ衛星受信機の例を示す。受信機の入力ＲＩ５で、ＲＦ入力
信号ＲＦｉｎを受信する。入力ＲＩ５は、自動ゲイン制御信号ＡＧＣにより制御
される入力増幅器ＩＡ５に接続される。入力増幅器の出力は、この信号と電圧制
御型発振器ＶＣＯ５からの信号とを混合するためのミキサＭ５に接続される。ミ
キサの出力は、自動ゲイン制御信号ＡＧＣにより制御された出力増幅器OＡ５を
介して充電手段ＣＰ５に接続される。充電手段ＣＰ５は、電流Ｉｃｐ５を供給す
るための加算手段ＳＵＭ５の入力に接続される。加算手段は、もう一つの入力で
、周波数シンセサイザＦＳ５からの出力信号を受信する。加算手段ＳＵＭ５の出
力は、ループフィルタＬＦ５を介して電圧制御型発振器ＶＣＯ５の入力に接続さ
れる。周波数シンセサイザは、上記の例に対応する。本発明による周波数シンセ
サイザのスイッチ手段により、直接変換が可能である。
【００３２】 図６は、Ｄフリップフロップ５７１（図５参照）が、三つのＤフリップフロッ
プＤＦＦ６１、ＤＦＦ６２、ＤＦＦ６３と、マルチプレクサＭＵＸ６と、一つの
ＯＲゲートＯＲ６と、一つのＥＸＯＲゲートＥＸＯＲ６とを含む論理回路６７１
によって置換された周波数ウィンドウ検出器６７の例を示す。
【００３３】 分周器Ｄ６１からの信号ｆａは、ＤフリップフロップＤＦＦ６１の第１の入力
に供給され、分周器Ｄ６２からの信号ｆｒは、ＤＦＦ６１のもう一つの入力に供
給される。図５では、このＤフリップフロップ（図５中、５７１と示される）の
出力は、位相周波数検出器６７５（図５中、５７５と示される）に供給される。
ここでは、ＤフリップフロップＤＦＦ６１の出力信号は、マルチプレクサＭＵＸ
６に供給される。マルチプレクサの出力信号は、もう一つの入力で分周器Ｄ６２
からの信号ｆｒを受信するＤフリップフロップＤＦＦ６３に供給される。Ｄフリ
ップフロップＤＦＦ６３の出力信号は、位相周波数検出器６７５に供給され、又
マルチプレクサＭＵＸ６のもう一つの入力に再び接続される。マルチプレクサは
更に選択入力を有し、ＥＸＯＲゲートＥＸＯＲ６からの信号を受信する。
【００３４】 水晶発振器Ｘｔａｌ６からのクロック信号ｆｘは、ＯＲゲートＯＲ６の入力に
供給される。ＯＲゲートのもう一つの入力では、分周器Ｄ６２からの信号ｆｒが
受信される。ＯＲゲートの出力はＤフリップフロップＤＦＦ６２に供給される。
Ｄフリップフロップは、分周器Ｄ６１からの信号ｆａをＤ入力に受信する。
【００３５】 ＤフリップフロップＤＦＦ６２の出力信号は、ＥＸＯＲゲートＥＸＯＲ６のも
う一つの入力に供給される。
【００３６】 Ｄフリップフロップ（図５中、５７１と示される）を、論理回路６７１によっ
て置換することにより、「ウィンドウ外」の検出が更に改善される。サンプルリ
ング時点から所与の距離内にある信号ｆａの（余分の）変化が検出された場合、
「誤った」判定が下されないように、これらの変化が無視される。
【００３７】 ＤフリップフロップＤＦＦ６２を使用することにより、つまり信号ｆａをより
高い周波数ｆｘにてサンプリングすることにより、安全なウィンドウが達成され
る。ＯＲゲートＯＲ６は、信号ｆｒがローである時に、信号ｆｘによってＤフリ
ップフロップＤＦＦ６２にクロックを供給させる。信号ｆｒの立ち上がりエッジ
は、信号ｆａをサンプリングするＤフリップフロップＤＦＦ６１にクロックを供
給するだけでなく、ＤフリップフロップＤＦＦ６２の状態を保持させる。信号ｆ
ａ内の「危険な」変化を評価するために、ＤフリップフロップＤＦＦ６１とＤＦ
Ｆ６２の出力がＥＸＯＲゲートＥＸＯＲ６内で結合される。若し、二つのＤフリ
ップフロップＤＦＦ６１とＤＦＦ６２の状態が同じでない場合、それは、信号ｆ
ａの変化は、ＤフリップフロップＤＦＦ６１のサンプリング時点とＤＦＦ６２の
サンプルリング時点の間に起こったことを意味する。これによりＥＸＯＲゲート
ＥＸＯＲ６の出力はハイ信号となり、次に、ＤフリップフロップＤＦＦ６３の出
力をマルチプレクサＭＵＸ６の入力に向けさせる。このとき、信号ｆａの変化は
無視される。例えば、ＥＸＯＲゲートの出力がローであるとき、入力ｂ側の信号
が出力に供給され、ＥＸＯＲゲートの出力がハイであるとき、入力ａの信号が出
力に供給される。信号ｆｒの立ち下りエッジにおいてＤフリップフロップＤＦＦ
６３にクロックが供給される。適切な動作のために、好適には、信号ｆｘは、そ
の立ち上がりエッジを、信号ｆｒの立ち上がりエッジよりも先に有するべきであ
る。
【００３８】 上記本発明は、幾つかの例に基づいて説明されたことを明記する。当業者には
、本発明の範囲内の多数のバリエーションが明らかになるであろう。
【００３９】 例えば、周波数ウィンドウ検出器は、当業者には周知のように周波数ウィンド
ウ検出器を形成するため同じような考え方を用いて修正することが可能である。
【００４０】 更には、本発明による周波数シンセサイザは、例えばあらゆる種類の受信機、
ページャ、そして携帯電話機に使用することができる。
【図面の簡単な説明】
【図１】 本発明の周波数シンセサイザのブロック図である。
【図２】 本発明の周波数シンセサイザのより詳細なブロック図である。
【図３】 本発明の周波数シンセサイザを含む受信機のブロック図である。
【図４】 本発明の周波数シンセサイザを含む受信機のブロック図である。
【図５】 本発明の周波数シンセサイザを含む受信機のブロック図である。
【図６】 本発明の周波数ウィンドウ検出器のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 カスペルコヴィツ，ウォルフィディートリ ヒ ヘー オランダ国，5656 アーアー アインドー フェン，プロフ・ホルストラーン ６ Ｆターム(参考） 5J103 AA03 AA07 AA21 CB04 CB05 DA05 DA11 DA16 DA27 DA30 DA32 DA41 FA05 GA12 HE01 5J106 AA04 BB01 BB04 CC01 CC15 CC23 CC30 CC31 CC35 CC38 CC41 CC52 DD08 DD43 DD48 EE14 EE19 FF05 GG17 HH03 KK24 KK40 PP03 QQ06 RR03 RR04 RR06 5K020 CC03 DD13 DD21 EE04 EE05 GG01 GG10 GG12 GG22 HH11 KK01 KK08 LL01 LL09

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１周波数信号を受信する第１入力と、 第２周波数信号を受信する第２入力と、 上記第１周波数信号と第２周波数信号を比較するために上記第１入力と第２入
    力に接続される比較器とを含み、 上記比較器は充電手段に接続され、 上記充電手段が出力信号を供給する出力に接続される周波数シンセサイザであ
    って、 上記第１入力及び第２入力は上記第１信号と第２信号が所定の周波数ウィンド
    ウ内にあるかどうかに依存して信号を供給する周波数ウィンドウ検出器に接続さ
    れ、 上記比較器と上記充電手段との間に上記周波数ウィンドウ検出器の出力信号に
    よって制御されるスイッチ手段を更に有することを特徴とする周波数シンセサイ
    ザ。
  2. 【請求項２】 第１周波数入力信号を第１の所定の値で分周するための第１
    分周器と、 第２周波数入力信号を第２の所定の値で分周するための第２分周器とを更に含
    むことを特徴とする請求項１記載の周波数シンセサイザ。
  3. 【請求項３】 周波数ウィンドウ検出器は、 上記第１入力と第２入力に接続された入力と、周波数差信号を供給する位相周
    波数検出器に接続された出力とを備えた論理回路と、 上記第２入力に接続された入力と、上記第２入力と上記位相周波数検出器の別
    の入力に接続された出力とを備えたプログラマブル分周器を更に有し、上記位相
    周波数検出器は、スイッチ手段への制御信号としてのその二つの入力信号間の周
    波数差に依存する出力信号を供給することを特徴とする請求項１記載の周波数シ
    ンセサイザ。
  4. 【請求項４】 上記論理回路は、 上記第１入力及び第２入力に接続された入力と、マルチプレクサの入力とに接
    続された出力とを備えた第１のDフリップフロップを含み、 上記第１入力は、更に第２のDフリップフロップに接続され、上記第２のDフリ
    ップフロップはORゲートの出力に接続されたもう一つの入力を具備し、 上記ORゲートは一方の入力が上記第２入力に接続され、他方の入力がクロック
    信号に接続され、 上記第２のDフリップフロップの出力は、EXORゲートの第１入力に接続され、 上記EXORゲートの第２入力は、上記第１のDフリップフロップの出力に接続さ
    れ、 上記EXORゲートの出力はマルチプレクサに接続され、 上記マルチプレクサの出力は第３のDフリップフロップに接続され、 上記第３のDフリップフロップの出力は上記位相周波数検出器に接続されてい
    ることを特徴とする請求項３記載の周波数シンセサイザ。
  5. 【請求項５】 ＲＦ入力信号をベースバンド信号に混合するミキサと、 ミキサの出力に接続された電圧制御型発振器とを含むＲＦ信号を受信するため
    の受信機であって、 電圧制御型発振器に接続された請求項１記載の周波数シンセサイザを更に有す
    ることを特徴とする受信機。
  6. 【請求項６】 入力信号をベースバンドＩ信号とベースバンドＱ信号にそれ
    ぞれ混合する第１及び第２のミキサと、Ｉ信号及びＱ信号をそれぞれ第１及び第
    ２のミキサに供給する第１電圧制御型発振器を有する広帯域ループとを含むＲＦ
    信号を受信するための受信機であって、 第２電圧制御型発振器に接続された請求項１記載の周波数シンセサイザを更に
    含むことを特徴とする受信機。
JP2000578909A 1998-10-22 1999-09-28 周波数シンセサイザ Expired - Fee Related JP4405679B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98203565 1998-10-22
EP98203565.1 1998-10-22
PCT/EP1999/007463 WO2000025427A1 (en) 1998-10-22 1999-09-28 Frequency synthesizer

Publications (2)

Publication Number Publication Date
JP2002528988A true JP2002528988A (ja) 2002-09-03
JP4405679B2 JP4405679B2 (ja) 2010-01-27

Family

ID=8234252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000578909A Expired - Fee Related JP4405679B2 (ja) 1998-10-22 1999-09-28 周波数シンセサイザ

Country Status (7)

Country Link
US (1) US6366769B1 (ja)
EP (1) EP1046229B1 (ja)
JP (1) JP4405679B2 (ja)
KR (1) KR100713153B1 (ja)
CN (1) CN1153351C (ja)
DE (1) DE69924599T2 (ja)
WO (1) WO2000025427A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2295435C (en) 2000-01-06 2004-03-30 Thomas Riley Linear low noise phase locked loop frequency synthesizer using controlled divider pulse widths
US6483387B1 (en) * 2001-09-10 2002-11-19 Micrel, Incorporated Voltage-controlled oscillator frequency range detector
CN100353673C (zh) * 2002-08-14 2007-12-05 联发科技股份有限公司 锁相环频率合成器
DE60318129T2 (de) * 2003-10-23 2008-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Mehrband-pll-anordnung und verfahren zur steuerung einer solchen anordnung
WO2007086502A1 (ja) * 2006-01-26 2007-08-02 Nihon Dempa Kogyo Co., Ltd. Ｖｃｏ駆動回路及び周波数シンセサイザ
US8259876B2 (en) * 2008-03-21 2012-09-04 Skyworks Solutions, Inc. System and method for tuning a radio receiver
CN101834583A (zh) * 2010-04-20 2010-09-15 上海市计量测试技术研究院 一种频率信号的发生方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031549A (en) * 1976-05-21 1977-06-21 Rca Corporation Television tuning system with provisions for receiving RF carrier at nonstandard frequency
US4084127A (en) * 1976-07-29 1978-04-11 Rca Corporation Digital frequency deviation detector useful in a television tuning system
US4484221A (en) * 1982-09-01 1984-11-20 Rca Corporation Shared counter arrangement for a digital frequency locked loop tuning system for selectively measuring the frequencies of the LO and IF signals
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
US4944025A (en) * 1988-08-09 1990-07-24 At&E Corporation Direct conversion FM receiver with offset
GB9320069D0 (en) 1993-09-29 1993-11-17 Sgs Thomson Microelectronics Frequency tuning for a phase locked loop
EP0782271B1 (en) 1995-12-28 2002-03-13 Thomson Consumer Electronics, Inc. Phase locked loop with controllable response time

Also Published As

Publication number Publication date
CN1153351C (zh) 2004-06-09
CN1291376A (zh) 2001-04-11
DE69924599T2 (de) 2006-02-09
WO2000025427A1 (en) 2000-05-04
US6366769B1 (en) 2002-04-02
EP1046229A1 (en) 2000-10-25
KR100713153B1 (ko) 2007-05-02
EP1046229B1 (en) 2005-04-06
KR20010033499A (ko) 2001-04-25
DE69924599D1 (de) 2005-05-12
JP4405679B2 (ja) 2010-01-27

Similar Documents

Publication Publication Date Title
KR19990044392A (ko) 주파수 신세사이저의 전압 제어식 발진기 동조 범위 제어 방법 및 장치
KR20040027924A (ko) 소수 ｎ 주파수 합성기 및 이를 포함하는 장치
KR860001437B1 (ko) 개선된 위상 동기를 갖는 위상 동기 루프 장치
KR101082724B1 (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
US5315623A (en) Dual mode phase-locked loop
US6154097A (en) PLL oscillating circuit including oscillating circuit with mutual conductance controlled
JP4405679B2 (ja) 周波数シンセサイザ
US5821789A (en) Fast switching phase-locked loop
JP4089003B2 (ja) 受信機及び受信方法
JP2001285033A (ja) シンセサイザ受信機
US5929678A (en) Frequency synthesis circuit having a charge pump
US20040023625A1 (en) Frequency synthesizer and a method for synthesizing a frequency
US20110171913A1 (en) Frequency Synthesizer
JPS5857927B2 (ja) 自動同調ラジオ
JPH02154514A (ja) Ａｆｃ装置
JP3983582B2 (ja) 高周波信号受信装置
JPH03217124A (ja) 位相同期回路
EP1229655B1 (en) Phase locked loop apparatus
JPH0964734A (ja) Ｐｌｌ回路および受信機
JPH10178599A (ja) ディジタル衛星放送受信機
JP2897264B2 (ja) チューナ
JP3101477B2 (ja) Ｐｌｌ集積回路
JPH0722846A (ja) 周波数変換器
Kianush A complete am/fm stereo receiver and tuning system on a single chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees