KR101082724B1 - 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 - Google Patents

2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 Download PDF

Info

Publication number
KR101082724B1
KR101082724B1 KR1020057014941A KR20057014941A KR101082724B1 KR 101082724 B1 KR101082724 B1 KR 101082724B1 KR 1020057014941 A KR1020057014941 A KR 1020057014941A KR 20057014941 A KR20057014941 A KR 20057014941A KR 101082724 B1 KR101082724 B1 KR 101082724B1
Authority
KR
South Korea
Prior art keywords
vco
frequency
pll
tuning
pfd
Prior art date
Application number
KR1020057014941A
Other languages
English (en)
Other versions
KR20050105213A (ko
Inventor
데이비드 비. 하니쉬피거
다니엘 이. 브루에스크
프레드릭 엘. 마틴
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050105213A publication Critical patent/KR20050105213A/ko
Application granted granted Critical
Publication of KR101082724B1 publication Critical patent/KR101082724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 VCO 주파수와 기준 주파수 사이의 위상차를 결정하고, VCO 주파수와 기준 주파수 사이에 적어도 2π 라디안의 위상차가 존재하는 경우에 에러 신호를 제공하는 위상 주파수 검출기(PFD)를 포함하는 위상 동기 루프(PLL) 합성기(200) 내의 적어도 하나의 전압 제어 발진기(VCO)(211)에 거친 동조하는(coarsely tuning) 시스템에 관한 것이다. 그 후에, 모니터(215)가 PFD에 의해서 발생된 에러 신호(들)의 수를 트랙킹하는 데에 이용된다. 모니터 회로가 소정의 레벨에 도달하는 경우에는 VCO의 프리 러닝 주파수는 거친 동조될 수 있을 것이다. 본 발명은 회로 동작에 영향을 미치는 동작 요인들에 불구하고, PLL의 VCO가 동작 범위 내에 머무를 수 있도록 하기 위하여 PLL이 거친 동조되도록 하는 데에 큰 장점을 제공한다.
위상 동기 루프, 전압 제어 발진기, 동조

Description

2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ) 합성기를 거칠게 동조시키는 시스템 및 방법{SYSTEM AND METHOD FOR COARSE TUNING A PHASE LOCKED LOOP(PLL) SYNTHESIZER USING 2-PI SLIP DETECTION}
본 발명은 전반적으로 위상 동기 루프(PLL)에 관한 것으로, 보다 구체적으로는 PLL 합성기의 동작 범위 내에 머무르도록 전압 제어 발진기(VCO)를 동조하는 것에 관한 것이다.
PLL 설계에서의 VCO의 이용은 본 기술 분야에 널리 공지되어 있으며, 많은 상이한 타입의 무선 주파수(RF) 산업 및 소비자 전자 회로 응용에 이용된다. 전형적으로, 가급적 낮은 전류를 흘려서 매우 안정적인 RF 에너지 소스를 제공하기 위하여 VCO를 제어하는 데에 PLL이 이용된다. VCO의 사용에 관련된 한가지 문제점은 발진기 동작 중심 주파수를 변경하며/변경하거나 변화시키는 데에 작용하는 많은 상이한 타입의 인자들이 존재한다는 점이다. 이들 인자들은 VCO 컴포넌트에서의 변화, PLL의 동적 범위를 제한하는 전력 공급 제한 및 PLL 범위를 제한하는 VCO 주파수 이득을 낮출 것에 대한 요구를 포함한다. 주위 온도의 폭넓은 변화와 같은 많은 환경적인 조건들 또한 중심 주파수를 변경하는 데에 기여한다. 종종 이러한 중심 주파수의 변화는 이러한 주파수 변화 및 PLL 설계 제한에 기인하여 PLL이 더 이상 동작하지 않을 정도로 극단적일 수 있다.
추가적으로, 근래의 무선 네트워크 장치들은 저렴한 비용의 장비들을 요구하며, 집적화된 VCO의 범위를 동조하는 빠른 방법을 요구한다. 이들 방법들은 집적화된 VCO를 장치로 구현하는 비용을 감소시키기 위하여 가능한 한 단순할 것이 종종 요구된다. "동조"를 하는 데에 필요한 시간은 전력 소비 및 장치 내의 전체 전류 흐름을 감소시키는 데에 중요하다. 장치가 "동작" 상태에 보다 오랫동안 머무를수록 평균 전류 흐름은 보다 커진다. IEEE(Institute of Electrical and Electronics Engineers) 802.15.4 WPAN 표준 등에 의해서 규정된 무선 네트워크에서, 저전력 소비는 매우 중요한 문제이다. 따라서, 무선 네트워크 장치를 위한 근래의 VCO 동조 방법은 복잡하지 않으며, 동조시에 신속한 속도를 가져야 한다.
도 1은 통상적으로 이용되는 위상 주파수 검출기(PFD) 회로(100)의 종래 기술의 회로도를 도시한다. 많은 다른 PFD 회로 설계가 존재하지만, 2개의 플립플롭과 AND 게이트를 포함하는 구성이 가장 흔한 구조이며, 여기에서 예로서 도시되어 있다. PFD는 제 1 입력(111)과 제 2 입력(113)의 위상을 비교하는 데에 복수의 플립플롭들(101, 103, 105, 107)을 이용한다. 그 후에, PFD(100)는 이들 입력 신호들의 위상에 정합하기 위하여 입력 신호들의 동작 주파수가 증가되거나 감소될 필요가 있는지 여부를 결정한다. 이러한 정보는 UP 출력(115) 및 DOWN 출력(117)에서 출력된다.
종래 기술에서 공지된 바와 같이, PFD(100)는 입력(111) 및 입력(113)으로 입력되는 신호들이 주파수 및 위상에 있어서 실질적으로 구분되는 경우에는 몇몇 특유의 이점을 제공한다. 입력(111) 및 입력(113)으로 입력되는 신호들이 360°(2π 라디안)를 초과하는 위상차가 나는 경우에는, PFD(100)는 위상 슬립(phase slip)을 제공하는 능력을 제공한다. 본 기술 분야에 공지된 바와 같이, "위상 슬립"은 2개의 입력 신호들을 동상으로(in-phase) 유지하기 위하여 이용되어야 하는, 요구되는 주파수 보정량을 검출하는 능력이다. 플립플롭(105), 플립플롭(107) 및 OR 게이트(119)는 이러한 위상 슬립을 측정하는 능력을 제공한다.
따라서, PFD(100)는 "DOWN" 주파수 보정이 있기 전에 2개의 "UP" 주파수 보정이 존재하는지, 또는 이와 달리 "UP" 주파수 보정이 존재하기 전에 2개의 "DOWN" 주파수 보정이 존재하는지 여부를 판정하는 능력을 제공한다. 이것이 발생하는 경우에, PFD(100)는 입력(111,113)에 제공되는 신호들이 360°를 초과하는 위상차가 나는지를 확실히 판정할 수 있다. 2개의 입력 신호가 주파수가 너무 낮은 경우에는, UP-SLIP 출력(121) 상에 하이(high) 펄스가 존재할 것이다. 반대로, 2개의 입력 신호의 주파수가 너무 높은 경우에는, DOWN-SLIP 출력(123) 상에 하이 펄스가 발생되어 존재할 것이다. OR 게이트(119)는 일단 펄스가 UP-SLIP 출력(121) 또는 DOWN-SLIP 출력(123)에 제공되고 나면, 그 펄스를 제거하는 데에 이용된다. 본 기술 분야의 당업자들에게 명확한 바와 같이, PFD(100)는 주파수 보정을 행할 방향을 제공하는 데에 이용된다. Motorola 사에 양도된 미국 특허 4,764,737호는 이러한 발명을 상세히 기술하며, 본 명세서에서 참조로 인용된다.
VCO를 동조하기 위한 종래 기술은 VCO의 동작 범위를 결정하기 위하여 정보를 추출하는 데에 PLL의 "폐쇄 루프(closed loop)" 동작을 이용하였다. 예컨대, Motorola 사에 양도된, "Method and Apparatus for Controlling a Voltage Controlled Oscillator Tuning Range in a frequency Synthesizer"라는 명칭의 미국 특허 5,686,864호에서는 VCO의 제어 전압 레벨에 기초하여 변이(shift)를 결정한다. 이러한 타입의 기술을 이용할 때의 한가지 단점은 제어 VCO 제어 전압 범위의 폐쇄 루프 동작 범위가 "동기 검출(lock detect)" 회로에 의해서 설정되는 레벨에 의해서 제한될 것이라는 점이다. 또 다른 단점은 이러한 결정을 하는 데 관련된 많은 시간 제한이다. PLL은 폐쇄 루프에서 동작하기 때문에, 시간 제한이 매우 많을 수 있다. 이것은 VCO를 "동조"하는 최소 시간을 제한하는 효과를 가진다.
또한, VCO의 범위를 동조하는 데에 폐쇄 루프 동작을 이용하는 추가적인 특허들이 존재한다. Motorola 사에 양도된, "Automatic trimming of a controlled Oscillator in a Phase Locked Loop"라는 명칭의 미국 특허 5,736,904호는 이러한 타입의 동조 동작을 설명하는 데에 본 명세서에서 참조로 인용된다. 이러한 타입의 기술은 동조 값들을 저장하는 방법으로서 아날로그-디지털 변환기(A/D) 및 디지털-아날로그 변환기(D/A)를 포함시킴으로써 시스템 복잡도를 증가시킨다. 역시 Motorola 사에 양도된, "Phase Locked Loop having plural Selectable Voltage Controlled Oscillators"라는 명칭의 미국 특허 5,389,898호 또한 폐쇄 루프 동작시에 PLL로 동작한다. 이러한 타입의 시스템들은 VCO가 중첩되지 않는 범위를 가질 것을 요구한다.
따라서, VCO 중첩 범위 상에 보다 적은 제한을 가하는 PLL 합성기 및 방법을 제공할 필요가 있다. PLL 합성기는 비용이 저렴하여야 하며, VCO의 프리 러닝 주 파수(free running frequency)가 소정의 범위 내에 머무르도록 거친 동조(coarsely tune)될 수 있도록 신속하게 동작하여야 한다.
간단하게 말하면, 본 발명에 따라 PLL 합성기 내의 VCO를 거친 동조(coarse tuning)하는 시스템 및 방법이 제공된다. 거친 동조 모드(coarse tune mode) 동안에, VCO 입력 상의 전압은 PLL 회로로부터의 전하 펌프를 제거하고 VCO 프리 러닝 주파수에 대한 원하는 타겟 바이어스를 설정함으로써 소정의 공칭값으로 강제된다. 본 발명의 회로 토폴로지(topology)는 VCO로의 입력 또한 구동하는 동일한 전압 기준에 의해서 구동되는 루프 필터를 이용한다. 이는 PLL이 "거친 동조" 모드에서 정규의 폐쇄 루프 트랙킹 모드(closed loop tracking mode)로 전환하는 경우에, 과도기를 최소화하고, 동작 주파수를 안정시키는 효과를 가진다. VCO의 출력은 소정의 주파수 분주(frequency division) 후에 기준 주파수와 비교된다. 위상 검출기는 기준 주파수와 분주된 VCO 사이에 2π 슬립이 발생할 때마다 펄스를 출력하도록 설계된다. 2π 슬립 펄스는 모니터 및 제어 회로에 의해서 VCO의 동작 중심 주파수에서의 에러를 추정하는 데에 이용된다. 본 발명은 주파수를 모니터링하고 제어하는 몇몇 방법을 제공한다. 모니터 및 제어 회로의 출력은 동조 감도에는 영향을 미치지 않고서 VCO를 거친 동조하도록 동작하는 VCO 내의 제 2 포트를 제어하는 데에 이용될 수 있다. 본 발명은 거친 동조 시스템이 PLL의 폐쇄 루프 동작을 요구하지 않는다는 점에서 특유의 장점을 제공한다. 따라서, PLL은 최종 주파수 조절 솔루션(solution)에 빨리 도달하며, 중첩 및 비단조(non-monotonic) 동조 범위를 가지는 VCO에 이용될 수 있다.
본 발명의 신규한 특징들은 첨부된 청구의 범위에서 구체적으로 기술된다. 본 발명과, 그 목적 및 장점들은, 도면과 함께 본 명세서의 설명에 의해서 가장 잘 이해될 것이며, 도면에서 동일한 참조 부호는 동일한 요소를 나타낸다.
도 1은 전형적인 2π 슬립 검출기의 구현을 나타내는 통상적인 위상 주파수 검출기(PFD) 회로를 나타내는 종래 기술의 회로도.
도 2는 본 발명에 따른 모니터 및 제어부를 가지는 2π 슬립 검출부를 가지는 위상 주파수 검출기(PFD)를 이용하는 PLL 합성기의 블럭도.
도 3은 VCO 범위를 조절하기 위한 2π 라디안 주파수 슬립을 이용하여 동작하는 모니터 및 제어 회로의 바람직한 실시예를 도시하는 도면.
도 4 및 도 5는 도 2에 도시된 모니터 및 제어 회로의 다른 실시예들을 도시하는 도면.
본 명세서는 신규한 본 발명의 특징을 청구의 범위에서 규정하는 것으로 결론짓지만, 동일한 참조 부호가 동일한 요소를 나타내는 도면과 결합하는 상세한 설명으로부터 본 발명이 보다 잘 이해될 것이다.
이제 도 2를 참조하면, 본 발명에 따른 2π 슬립 검출 시스템 및 방법을 이용하는 PLL(200)을 나타내는 블럭도가 도시되어 있다. 전반적으로, 본 발명은 위상 주파수 검출기(201)에 의해서 발생된 2π 라디안 슬립 정보를 모니터 및 제어부 (215)로 보내는 것을 포함한다. PFD(201)로부터의 입력에 근거하여, 모니터 및 제어부(215)는 거친 동조 디지털 버스를 통해서 하나 이상의 VCO(211)에의 증가 또는 감소 주파수 보정을 행한다. VCO(211)의 출력은 PFD(201)의 입력으로 직접적으로 보내어지므로, VCO 동조는 올바른 보정에 더욱 가까워지며, 보다 적은 슬립 보정이 존재한다. 본 발명의 기술 분야의 당업자에게 명확한 바와 같이, PFD(201)에 의해서 제공되는 정보가 전하 펌프(203)를 통하기보다는 VCO(211)의 주파수를 직접적으로 동조하는 데에 이용되기 때문에, 본 발명에 의해서 이용되는 시스템 및 방법은 종래 기술과는 직접적인 대조를 이룬다.
PLL 합성기(200)는 "전하 펌프" PLL로 나타나 있으며, 주파수 기준 입력(Fref)을 이용하며 PLL 내에 존재하는 주파수 에러의 정도를 결정하는 데에 이용되는 위상 주파수 검출기(201)를 포함한다. 전하 펌프 PLL에 대하여 나타나 있지만, 본 발명이 다른 타입의 PLL 회로에서도 적용될 수 있음을 본 발명의 기술 분야의 당업자는 이해할 것이다. 전하 펌프(203)는 PFD(201)에 의해서 제어되며, 여기서 "UP" 주파수 또는 "DOWN" 주파수 펄스는 PFD(201)가 움직이도록 지시하는 방향으로 전하를 루프 필터(209)에 인가하는 데에 이용된다. PFD(201)가 전하 펌프(203)에게 주파수가 커지도록 이동할 것을 지시한다면, 루프 필터로 보내어 질 전압 전하는 주파수의 점진적인 증가를 야기할 것이다. 이와 반대로, PFD(201)가 주파수가 감소하도록 이동할 것을 지시한다면, 전하 펌프는 적절한 전하를 루프 필터(209)에 제공하여 주파수의 점진적인 감소를 야기할 것이다.
본 발명에 있어서, 멀티플렉서(MUX)(205)는 전하 펌프(203)와 루프 필터(209) 사이에 위치한다. MUX(205)는 본 발명의 시스템 및 방법의 동작 동안에 적어도 2개의 중요한 기능을 수행한다. 먼저, MUX(205)는 루프 필터(209)로부터 전하 펌프(203)를 분리시킴으로써 거친 동조 조건 동안에 PLL(200)의 연속성을 깨뜨리는 작용을 한다. 이리하여, 본 발명은 "개루프" 상태에서 동작할 수 있도록 하며, 이는 종래 기술에 비하여 동조 속도에 있어서 장점을 제공한다. 다음으로, MUX(205)는 VCO(211) 프리 러닝 주파수에 대한 기준으로서 이용될 수 있는 바이어스 지점을 선택하도록 작용한다. 본 기술 분야의 당업자에게는 VCO(211)가 하나 이상의 VCO들(VCOn)을 나타낼 수 있음이 명확할 것이다. 프로그램 가능 전압 기준(207)은, "폐루프" 상태에서 최종 VCO 제어 전압 입력이 프로그램가능 전압 기준(207)의 전압 근방의 값이 되도록 하기 위하여 MUX(205)가 VCO(211)의 프리 러닝 주파수를 조절하도록 프로그래밍하는 데에 이용된다. 이것은 VCO(211)의 전체 동작 범위를 개선하도록 돕는다는 점에서 본 발명의 중요한 특색이다. 사용자는 프로그램 가능 전압원(207)의 값을 프로그래밍함으로써 최적의 VCO 범위를 선택할 수 있다.
거친 동조 모드가 완료된 이후에, 전하 펌프(203)는 MUX(205)를 통해서 루프 필터(209)에 접속되어 폐쇄 루프 PLL 동작을 재개한다. 루프 필터(209)에 인가되는 전하 펄스는 루프 필터에 의해서 평탄화되어 VCO(211)에서의 잡음 및 안정성 문제를 제거한다. 다른 전압 제어 발진기에서와 마찬가지로, 평탄화된 전압 입력은 VCO(211)로 인가되고, 소정의 주파수 출력에서 발진한다. 따라서, VCO에 대한 미세 주파수 조절은 루프가 폐쇄 상태인 때에 완료됨은 본 발명의 기술 분야의 당업자에게 명확할 것이다.
VCO(211)의 출력은 VCO 출력 주파수를 낮추도록 분주기(213)에 공급된다. 분주기는 정수 또는 분수 분주기일 수 있음을 알 수 있을 것이다. 이것은 VCO(211)가 기준 주파수(Fref)가 아닌 소정의 주파수에서 동작할 수 있도록 한다. 이것은 PFD(201)에 의해서 낮은 VCO 출력 주파수가 기준 주파수와 비교될 수 있도록 한다. PFD(201)의 기능은 이들 주파수들을 정합시키려는 것이므로, PFD(201) VCO 입력 주파수(F0)를 기준 주파수(Fref)에 정합시키기 위하여 모니터 및 제어부(215) 내의 에러 누적부에 "UP-SLIP" 및 "DOWN-SLIP" 펄스 모두를 발생시킨다. Foperating 및 Fref의 위상이 360°, 즉 2π 이상의 오프셋이 생길 때에, UP-SLIP 및 DOWN-SLIP 펄스는 모니터 및 제어부(215)에서 처리된다. 이것은 2π 슬립 검출로 불린다. 모니터 및 제어부(215)는 타이머(도시되지 않음), 에러 누적기(도시되지 않음) 및 제어기(도시되지 않음)를 포함한다. 모니터 및 제어부(215)는 PLL이 거친 동조 모드에 있는 동안 PLL을 "개루프" 상태로 변경하도록 신호를 MUX(205)에 제공한다. UP-SLIP 및 DOWN-SLIP은 모니터 및 제어부(215) 내의 에러 누적부에 의해서 트랙킹된다. 따라서, 모니터 및 제어부(215)가 VCO 프리 러닝 주파수를 대략적으로(coarsely) 변경할 수 있도록 하는 거친 동조 포트(coarse tuning port)를 VCO(211)에 제공하는 것은 본 발명의 신규한 특징이다. 도 2에 도시된 바와 같이, 본 발명의 거친 동조 방법에 의해서, "m" 비트의 유선 버스가 하나 이상의 VCO(211)의 프리 러닝 주파수를 제어하는 데에 이용될 수 있을 것이다.
요약하면, 거친 동조 동안에, PLL로부터 전하 펌프(203)를 제거하고, VCO 프리 러닝 주파수에 대하여 원하는 타겟 바이어스로 설정함으로써, MUX(205)는 VCO(211) 입력 상의 전압에 영향을 미친다. 본 명세서에 나타난 실시예는 VCO(211)로의 입력을 구동하는 것과 동일한 전압 기준에 의해서 구동되는 루프 필터(209)를 가진다. 이것은 PLL(200)이 거친 동조 모드에서 미세 동조 또는 정규 폐쇄 루프 트랙킹 모드로 전환하는 경우에 과도 및 안정 시간을 최소화시키는 경향을 띤다.
임의의 요구되는 주파수 분주 후에, VCO(211)의 출력은 기준 주파수(Fref)와 비교된다. PLL을 개방시키는 MUX(205)에 기인하여, 전하 펌프(203)를 동작시키는 PFD(201)로부터의 UP 및 DWON 펄스는 거친 동조 동안에는 무시된다. 그러나, 2π 슬립 펄스는 VCO(211) 프리 러닝 주파수를 원하는 타켓 주파수에 가깝도록 조절하도록 에러 누적을 증가시키거나 감소시키는 데에 이용될 수 있다. 2π 슬립 펄스는 대략적으로 1/(Fref-Foperating)와 동일한 레이트로 발생한다. 주파수 Foperating이 Fref 보다 작은 경우에, 슬립 펄스는 PFD(201)의 UP-SLIP 출력 상에서만 나타난다. 주파수 F0이 Fref 보다 큰 경우에, 펄스는 PFD(201)의 DOWN-SLIP 출력 상에서만 나타난다. 따라서, 원하는 주파수 조절 방향이 용이하게 알려지며, VCO(211)의 동조를 조정하는 데에 이용될 수 있다.
본 발명의 기술 분야의 당업자들이 알 수 있는 바와 같이, 모니터 및 제어부(215)는 몇 가지 방법으로 구현될 수 있을 것이다. 도 3에 잘 나타난 바와 같이, 바람직한 실시예는 에러 누적기(303)가 자신의 계수 시퀀스(counting sequence)를 개시하고 정지하는 시간을 제어하는 데에 타이머(302)를 이용한다. 다른 방법은 2π 슬립들 사이의 시간을 모니터링하고, 이러한 시간에 근거하여 타이머를 개시하고 정지하는 방법을 포함한다. 추가적으로, 에러 누적기(303)는 동조된 주파수 극성의 변경을 감지함으로써 정지될 수 있을 것이다. 본 발명의 시스템 및 동조 방법은 이러한 점에서 매우 유연하며, 몇몇 시스템에서, PLL(200)이 모니터링 목적으로 폐쇄된 동안에 거친 동조 갱신을 트랙킹하는 것이 바람직할 수 있을 것이다. 2π 슬립이 대략 1/(fref-f0)와 동일한 레이트로 발생하기 때문에, 분주기(213)로부터 분주된 VCO 출력이 기준 주파수와의 관계에 있어서 더욱 가까워질수록 슬립 펄스들 사이의 시간은 더욱 길어질 것이다. 이러한 특징은 2π 스립 펄스들 사이의 시간을 측정함으로써, 동조 시퀀스가 원하는 주파수 범위 내에 놓이게 되면 자동으로 종료하도록 하는 데에 이용될 수 있다.
따라서, 도 3은 VCO(211)가 특정된 및/또는 소정의 주파수 범위 내에 동조된 후에 거친 동조가 정지될 수 있도록 모니터 및 제어부(215)를 구현하는 방법의 일예를 또한 도시한다. PFD(201)로부터의 UP-SLIP 및 DOWN-SLIP 펄스들은 2π 슬립 정보를 처리하는 에러 누적기(303)로의 입력들로 작용한다. 에러 누적기는 간단한 선형 계수를 수행하거나, 비선형 계수 또는 임의의 통상적인 동조 시퀀스를 "m" 비 트로 하여 VCO(211) 프리 러닝 주파수를 변경할 것이다. PFD(201)(도 2 참조)로부터의 UP-SLIP 및 DOWN-SLIP 펄스들은 OR 게이트(301)에도 입력된다. OR 게이트(301)는 2π 슬립의 발생시에 신호 출력을 발생시키며, 타이밍 시퀀스를 소거하고 재개시하도록 타이머(302)를 트리거(trigger)한다. 2π 슬립들 사이의 시간량이 타이머(302)가 타임아웃(timeout)되기에 충분할 정도로 길다면, 출력 신호는 에러 누적기(303)의 입력으로 보내어져 VCO(211)로 보내어지는 현재 동조 조건을 유지한다. 폐쇄 루프 조건하에서 미세 동조를 처리할 수 있도록 PLL 루프를 폐쇄하기 위한 루프 제어시에 타이머(302)로부터 이러한 동일한 출력 신호가 MUX(205)로 보내어진다.
도 4는 본 발명을 이용하여 실시될 수 있는 모니터 및 제어부(215)의 다른 실시예를 도시한다. 이러한 실시예에 있어서, 동조 주파수 보정의 극성이 먼저 방향을 변경한 후에 거친 동조 정지가 이용된다. 인에이블(enable) 신호 "en"이 논리 인버터(inverter)(406)에 입력되어 디지털 플립플롭 회로(401,402)를 리셋 상태로 유지한다. 동조가 개시되면, 인에이블 신호 "en"는 플립플롭(401,402)의 리셋 조건이 더 이상 유효하지 않도록 상태를 변경한다. PFD(201)로부터의 UP-SLIP 및 DOWN-SLIP 펄스는 에러 누적기(404)에 입력되어 2π 슬립 정보를 처리한다. 그 후에, 에러 누적기는 간단한 선형 계수를 수행하거나, 비선형 계수 또는 임의의 통상적인 동조 시퀀스를 "m" 비트로 하여 VCO(211)의 프리 러닝 주파수를 변경한다. PFD(201)로부터의 UP-SLIP 펄스 또한 디지털 플립플롭 회로(401)에 입력된다. 이러한 플립플롭 회로(401)는 UP-SLIP 펄스가 플립플롭으로 통하는 인에이블링 신호 를 통과시켜, 플립 플롭을 리셋 상태에서 세트 상태로 변경하는 방식으로 접속된다.
이와 유사하게, PFD(201)로부터의 DOWN-SLIP 펄스는 제 2 디지털 플립플롭 회로(402)로의 입력으로 작용한다. 이러한 플립플롭 회로(402)는 UP-SLIP 펄스가 플립플롭으로 통하는 인에이블링 신호를 통과시켜, 플립 플롭을 리셋 상태에서 세트 상태로 변경하는 방식으로 접속된다. 플립플롭(401)의 출력은 NAND 게이트(403)로 입력되며, 플립플롭(403)의 출력은 NAND 게이트(403)의 제 2 입력으로 입력된다. 양 플립플롭(401,402)이 세트 상태인 경우에, NAND 게이트(403)의 출력은 상태를 변경한다. NAND 게이트(403)의 출력은 AND 게이트(405)로의 입력이며, AND 게이트(405)로의 제 2 입력 상의 인에이블 신호 "en"가 인에이블링 상태인 경우에, AND 게이트(405)는 NAND 게이트(403)의 출력 상태를 AND 게이트(405)의 출력으로 보낼 것이다. 그 후에, AND 게이트(405)의 출력은 VCO(211)로 전송되는 현재 동조 조건을 유지하도록 에러 누적기(404)로 보내어진다. AND 게이트(405)로부터의 이러한 동일한 출력 신호는 폐쇄 루프 조건하에서 미세 동조를 처리할 수 있도록 PLL 루프를 폐쇄하기 위한 루프 제어시에 MUX(205)로 보내어진다.
도 5는 고정된 시간 간격 후에 거친 동조가 정지될 수 있도록 실시될 수 있는 모니터 및 제어부(215)의 또 다른 실시예이다. PFD(201)로부터의 UP-SLIP 및 DOWN-SLIP 펄스는 2π 슬립 정보를 처리하는 에러 누적기(501)로의 입력이다. 그 후에, 에러 누적기는 간단한 선형 계수를 수행하거나, 비선형 계수 또는 임의의 통상적인 동조 시퀀스를 m 비트로 하여 VCO(211) 프리 러닝 주파수를 변경한다. 인 에이블 신호 "en"는 동조가 발생하는 데에 할당된 시간량을 확립하는 동조 시간 할당기(502)로 입력된다. 동조 시간 할당기 출력은 거친 동조 시퀀스가 개시될 수 있도록 하기 위하여 PLL 루프를 개방하는 루프 제어시에 MUX(205)로 보내어진다. 일단 할당된 동조 시간이 만료하면, 폐쇄 루프 조건하에서 미세 동조가 처리될 수 있도록 하기 위하여 PLL 루프를 폐쇄하는 루프 제어시에 동조 시간 할당기 출력이 MUX(205)로 보내어진다.
본 기술 분야의 당업자가 알 수 있듯이, 본 발명의 시스템 및 방법은 거친 동조를 소정의 수의 방식으로 제한하는 데에 이용될 수 있는 주파수 차이에 비례하는 레이트로 2π 슬립이 발생한다는 점에서 특유의 장점을 제공한다. 이는 PLL 합성기가 종래 기술의 회로 및 환경 이상을 회피하여 신속하게 동조되어 이를 소정의 동작 범위 내에서 유지하는 능력을 상당히 개선한다.
본 발명의 바람직한 실시예가 도시되고 기술되었지만, 본 발명이 이에 한정되지 않음은 명백할 것이다. 첨부된 청구의 범위에 의해서 규정되는 본 발명의 기술적 사상 및 범위를 벗어나지 않고서, 많은 변형, 변경, 변화, 대체 및 균등물이 가능함을 본 기술 분야의 당업자는 알 수 있을 것이다.

Claims (10)

  1. 위상 동기 루프(PLL) 합성기 내의 적어도 하나의 전압 제어 발진기(VCO)를 거친 동조하는(coarsely tuning) 시스템으로서,
    VCO 주파수와 기준 주파수 사이의 위상차를 결정하고, 상기 VCO 주파수와 기준 주파수가 적어도 2π 라디안(radian)의 위상차가 나는 경우에 에러 신호를 제공하는 위상 주파수 검출기(PFD)와,
    상기 PFD에 의해서 발생되는 에러 신호의 수를 트랙킹(tracking)하는 모니터(monitor)
    를 포함하고,
    상기 VCO의 프리 러닝 주파수(free running frequency)는 상기 모니터가 소정의 레벨에 도달하는 경우에 거친 동조될 수 있고,
    상기 VCO는 상기 적어도 하나의 VCO 동조 범위와 중첩하기 위한 프로그램가능 거친 동조 제어부를 포함하는, 적어도 하나의 VCO를 거친 동조하는 시스템.
  2. 제 1 항에 있어서,
    상기 PLL을 개방 루프 상태로 변경하기 위하여, 상기 모니터에 의해서 제어되는 적어도 하나의 멀티플렉서(MUX)를 더 포함하는, 적어도 하나의 VCO를 거친 동조하는 시스템.
  3. 제 2 항에 있어서,
    폐루프 상태에서 동작하는 경우에, 상기 적어도 하나의 VCO의 상기 프리 러닝 주파수를 조절하기 위하여 상기 MUX에 접속되는 프로그램가능 전압원을 더 포함하는, 적어도 하나의 VCO를 거친 동조하는 시스템.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 프로그램가능 거친 동조 제어부는 복수의 설정에 대하여 비단조(non-monotonic)인, 적어도 하나의 VCO를 거친 동조하는 시스템.
  6. 제 1 항에 있어서,
    상기 모니터는 타이머, 에러 누적기 및 제어기를 포함하는, 적어도 하나의 VCO를 거친 동조하는 시스템.
  7. 전압 제어 발진기(VCO) 프리 러닝 주파수 및 소정의 기준 주파수 사이의 위상차에 근거하여, 적어도 하나의 VCO를 거친 동조하는 시스템을 포함하는 위상 동기 루프(PLL) 합성기로서,
    상기 VCO와 상기 기준 주파수 사이의 위상차를 검출하고, 상기 VCO 프리 러닝 주파수와 상기 기준 주파수 사이에 적어도 360°위상차가 나는 경우에 보정 신호를 제공하는 위상 주파수 검출기(PFD)와,
    상기 PFD에 의해서 발생된 보정 신호의 수를 모니터링하는 적어도 하나의 제어기 - 상기 제어기는 타이머 및 에러 누적기를 포함함 - 와,
    상기 PLL을 개방 루프 상태 또는 폐루프 상태가 되게 하는 멀티플렉서(MUX)
    를 포함하고,
    상기 적어도 하나의 제어기에서의 보정 신호 계수(count)가 소정의 레벨에 도달한 경우에 상기 적어도 하나의 제어기는 상기 MUX가 상기 PLL을 개방 루프 상태로 변경하도록 제어하고, 상기 적어도 하나의 VCO의 상기 프리 러닝 주파수를 거친 동조하는 PLL 합성기.
  8. 위상 동기 루프(PLL) 합성기 내의 적어도 하나의 전압 제어 발진기(VCO)를 거친 동조 모드에서 거친 동조하는 방법으로서,
    상기 적어도 하나의 VCO의 동작 주파수와 소정의 기준 주파수 사이의 위상차를 측정하는 단계와,
    2π 라디안(radian)보다 큰 위상차에 응답하여 에러 보정 신호를 제공하는 단계와,
    적어도 하나의 제어기를 이용하여 발생된 에러 신호의 수를 모니터링하는 단계와,
    소정의 수에 도달하는 에러 신호의 수에 응답하여 상기 PLL 합성기를 개방하는 단계와,
    상기 VCO의 상기 동작 주파수를 상기 기준 주파수에 실질적으로 정합시키기 위하여 프로그램가능 거친 동조 제어 회로를 이용하여 상기 VCO를 거친 동조하는 단계
    를 포함하는, 적어도 하나의 VCO를 거친 동조하는 방법.
  9. 제 8 항에 있어서,
    상기 거친 동조 단계 이후에, 상기 PLL이 미세 동조 모드에 진입하도록 상기 PLL을 폐쇄하는 단계를 더 포함하는, 적어도 하나의 VCO를 거친 동조하는 방법.
  10. 제 8 항에 있어서,
    상기 PLL은 전하 펌프 및 루프 필터를 이용하여 미세하게 동조되는, 적어도 하나의 VCO를 거친 동조하는 방법.
KR1020057014941A 2003-02-14 2004-02-04 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 KR101082724B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/367,007 2003-02-14
US10/367,007 US6774732B1 (en) 2003-02-14 2003-02-14 System and method for coarse tuning a phase locked loop (PLL) synthesizer using 2-PI slip detection

Publications (2)

Publication Number Publication Date
KR20050105213A KR20050105213A (ko) 2005-11-03
KR101082724B1 true KR101082724B1 (ko) 2011-11-10

Family

ID=32824695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014941A KR101082724B1 (ko) 2003-02-14 2004-02-04 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법

Country Status (6)

Country Link
US (1) US6774732B1 (ko)
JP (1) JP2006518151A (ko)
KR (1) KR101082724B1 (ko)
CN (1) CN100483947C (ko)
TW (1) TW200509537A (ko)
WO (1) WO2004075411A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224951B1 (en) * 2003-09-11 2007-05-29 Xilinx, Inc. PMA RX in coarse loop for high speed sampling
US6954091B2 (en) * 2003-11-25 2005-10-11 Lsi Logic Corporation Programmable phase-locked loop
US7248122B2 (en) * 2005-09-14 2007-07-24 Fairchild Semiconductor Corporation Method and apparatus for generating a serial clock without a PLL
NL1031209C2 (nl) * 2006-02-22 2007-08-24 Enraf Bv Werkwijze en inrichting voor het nauwkeurig vaststellen van het niveau L van een vloeistof met behulp van naar het vloeistofniveau uitgestraalde radarsignalen en door het vloeistofniveau gereflecteerde radarsignalen.
US7412617B2 (en) 2006-04-06 2008-08-12 Mediatek Inc. Phase frequency detector with limited output pulse width and method thereof
KR100842727B1 (ko) * 2006-11-15 2008-07-01 삼성전자주식회사 전압 제어 발진기 및 이를 구비한 위상고정루프회로
US7692497B2 (en) * 2007-02-12 2010-04-06 Analogix Semiconductor, Inc. PLLS covering wide operating frequency ranges
NL1034327C2 (nl) * 2007-09-04 2009-03-05 Enraf Bv Werkwijze en inrichting voor het binnen een bepaald meetbereik vaststellen van het niveau L van een vloeistof met behulp van naar het vloeistofniveau uitgestraalde radarsignalen en door het vloeistofniveau gereflecteerde radarsignalen.
US8010072B1 (en) * 2008-06-18 2011-08-30 Atheros Communications, Inc. Charge pump current compensation for phase-locked loop frequency synthesizer systems
US8401140B2 (en) 2008-09-05 2013-03-19 Freescale Semiconductor, Inc. Phase/frequency detector for a phase-locked loop that samples on both rising and falling edges of a reference signal
US8224594B2 (en) * 2008-09-18 2012-07-17 Enraf B.V. Apparatus and method for dynamic peak detection, identification, and tracking in level gauging applications
US8659472B2 (en) * 2008-09-18 2014-02-25 Enraf B.V. Method and apparatus for highly accurate higher frequency signal generation and related level gauge
US8271212B2 (en) * 2008-09-18 2012-09-18 Enraf B.V. Method for robust gauging accuracy for level gauges under mismatch and large opening effects in stillpipes and related apparatus
US8513992B1 (en) * 2010-09-10 2013-08-20 Integrated Device Technology, Inc. Method and apparatus for implementation of PLL minimum frequency via voltage comparison
JP5703882B2 (ja) 2011-03-22 2015-04-22 富士通株式会社 デジタルｐｌｌ回路及びクロック生成方法
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
US9046406B2 (en) 2012-04-11 2015-06-02 Honeywell International Inc. Advanced antenna protection for radars in level gauging and other applications
CN103067000B (zh) * 2012-12-17 2016-02-10 江汉大学 基于量子系统的伺服系统模型
US9350366B2 (en) 2013-10-18 2016-05-24 Raytheon Company Phase-locked loop filter with coarse and fine tuning
CN103684433B (zh) * 2013-12-18 2016-08-17 北京航天测控技术有限公司 一种宽带频综装置
KR102375949B1 (ko) 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US20230008340A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Coarse-Mover with Sequential Finer Tuning Step

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956378A (en) * 1996-03-08 1999-09-21 Nec Corporation Phase lock by a frequency and phase difference between input and VCO signals with a frequency range adjusted by synchronism between the input and the VCO signals
US6256362B1 (en) * 1998-06-30 2001-07-03 Texas Instruments Incorporated Frequency acquisition circuit and method for a phase locked loop
JP2001230667A (ja) * 2000-02-16 2001-08-24 Nec Corp 位相調整回路
US6313707B1 (en) * 1998-11-09 2001-11-06 Agere Systems Guardian Corp. Digital phase-locked loop with pulse controlled charge pump

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764737A (en) * 1987-11-20 1988-08-16 Motorola, Inc. Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication
KR940005459A (ko) 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
JP2845185B2 (ja) * 1995-11-29 1999-01-13 日本電気株式会社 Ｐｌｌ回路
US5736904A (en) 1996-12-02 1998-04-07 Motorola, Inc. Automatic trimming of a controlled oscillator in a phase locked loop
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
FR2798019B1 (fr) * 1999-08-26 2002-08-16 Cit Alcatel Synthetiseur de frequences a boucle de phase
CN1307406A (zh) * 2000-01-27 2001-08-08 华为技术有限公司 数字锁相环的滤波方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956378A (en) * 1996-03-08 1999-09-21 Nec Corporation Phase lock by a frequency and phase difference between input and VCO signals with a frequency range adjusted by synchronism between the input and the VCO signals
US6256362B1 (en) * 1998-06-30 2001-07-03 Texas Instruments Incorporated Frequency acquisition circuit and method for a phase locked loop
US6313707B1 (en) * 1998-11-09 2001-11-06 Agere Systems Guardian Corp. Digital phase-locked loop with pulse controlled charge pump
JP2001230667A (ja) * 2000-02-16 2001-08-24 Nec Corp 位相調整回路

Also Published As

Publication number Publication date
CN1748368A (zh) 2006-03-15
US6774732B1 (en) 2004-08-10
JP2006518151A (ja) 2006-08-03
WO2004075411A3 (en) 2004-12-23
TW200509537A (en) 2005-03-01
WO2004075411A2 (en) 2004-09-02
KR20050105213A (ko) 2005-11-03
CN100483947C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
KR101082724B1 (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
US5648744A (en) System and method for voltage controlled oscillator automatic band selection
FI113112B (fi) Menetelmä oskillaattorin säätämiseksi
US7439816B1 (en) Phase-locked loop fast lock circuit and method
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US8487707B2 (en) Frequency synthesizer
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
US8188776B2 (en) Phase-locked loop circuit
US7738618B2 (en) Multiband PLL arrangement and a method of controlling such arrangement
US7692497B2 (en) PLLS covering wide operating frequency ranges
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
JP3609658B2 (ja) Ｐｌｌ回路
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
CN109660253B (zh) 一种数字振幅控制的压控振荡器
US7471159B2 (en) Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
EP4109746A1 (en) Fast start-up crystal oscillator and fast start-up method thereof
JP3849368B2 (ja) Ｐｌｌ回路
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
JP2000049597A (ja) Ｐｌｌ回路
JP4342754B2 (ja) Ｐｌｌ回路
US20030214330A1 (en) Phase-locked loop circuit
KR20140090455A (ko) 위상 고정 루프 회로
JPH1022824A (ja) 位相同期回路
JP2002124874A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 8