KR100842727B1 - 전압 제어 발진기 및 이를 구비한 위상고정루프회로 - Google Patents

전압 제어 발진기 및 이를 구비한 위상고정루프회로 Download PDF

Info

Publication number
KR100842727B1
KR100842727B1 KR1020060112556A KR20060112556A KR100842727B1 KR 100842727 B1 KR100842727 B1 KR 100842727B1 KR 1020060112556 A KR1020060112556 A KR 1020060112556A KR 20060112556 A KR20060112556 A KR 20060112556A KR 100842727 B1 KR100842727 B1 KR 100842727B1
Authority
KR
South Korea
Prior art keywords
voltage
frequency
oscillation units
oscillation
controlled oscillator
Prior art date
Application number
KR1020060112556A
Other languages
English (en)
Other versions
KR20080043910A (ko
Inventor
선우정
최영돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060112556A priority Critical patent/KR100842727B1/ko
Priority to US11/769,114 priority patent/US7659785B2/en
Publication of KR20080043910A publication Critical patent/KR20080043910A/ko
Application granted granted Critical
Publication of KR100842727B1 publication Critical patent/KR100842727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전압 제어 발진기 및 이를 구비한 위상고정루프회로에 관한 것으로, 본 발명에 따른 전압제어 발진기는, 복수의 발진유닛들로 구성된 발진유닛들의 체인과; 상기 복수개의 발진유닛들 각각에 연결되어 상기 발진유닛들 각각의 전류 컨트롤을 수행하는 복수개의 전류원들을 구비하되, 상기 전류원들은, 일정레벨의 고정 전압을 통하여 우선적으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 고정 전류원과, 레벨이 변동되는 변동 전압을 통하여 차선으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 변동 전류원을 구비한다. 본 발명에 따르면, 주파수 안정화를 이룰수 있고 지터를 줄일 수 있는 효과가 있다.
전압제어 발진기, 위상고정루프, 레퍼런스, 컨트롤비트, 전압분배기

Description

전압 제어 발진기 및 이를 구비한 위상고정루프회로{Voltage controlled oscillator and PLL having the same}
도 1은 일반적인 인버터 체인 형태의 전압제어 발진기의 회로도이고,
도 2는 도 1의 인버터회로의 구체 회로도 이고
도 3은 도 1의 전압 대 주파수 그래프이고,
도 4는 본 발명의 일 실시예에 따른 전압제어 발진기를 구성하는 발진유닛의 구체 회로도이고,
도 5는 도 4를 포함하는 전압제어 발진기의 전압 대 주파수 그래프이고,
도 6은 컨트롤 비트를 이용하여 스위칭되는 전압분배기의 회로도이고,
도 7은 비교기의 동작설명을 위한 그래프이고,
도 8은 도 4의 전압제어발진기가 채용된 본 발명의 실시예에 따른 위상고정루프회로의 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
110 : 발진유닛 112 : 전류원들
112a: 고정전류원 112b : 변동 전류원
PFD : 위상 및 주파수 검출기 CP : 차지 펌프
LF: 루프 필터 VCO : 전압제어 발진기
DIV : 분주기 COMP : 비교기
본 발명은 전압 제어 발진기 및 이를 구비한 위상고정루프회로에 관한 것으로, 더욱 구체적으로는 지터(jitter)를 줄일 수 있는 전압 제어 발진기 및 이를 구비한 위상고정루프회로에 관한 것이다.
위상고정루프(전압제어발진기:Phase Lock Loop) 회로는 각 회로 블록에 인가되는 클럭신호를 동기화시키는 회로로서, 현대 전자시스템의 기본 구성블록의 하나로 되어 왔다.
위상고정루프는 통신, 멀티미디어, 및 다른 응용들에 널리 사용되어 왔다. 주파수 합성기, FM 복조기, 클럭 복구 회로, 모뎀, 및 톤 디코더(tone decoder)는 위상고정루프회로의 응용 예들이다.
위상고정루프회로의 구성블록의 하나인 전압제어 발진기(VCO: Voltage-Controlled Oscillator)의 성능은 위상고정루프 회로 전체의 성능에 큰 영향을 미친다. 위상고정루프 회로의 성능 향상을 위해서, 전압제어발진기는 이득이 작고, 원하는 주파수 대역에서만 동작하고, 전원전압 노이즈에 둔감해야 한다.
일반적으로 위상고정루프회로는 외부로부터 입력되는 신호의 주파수에 동기되는 임의의 주파수를 발생시키는 주파수 궤환형 회로로서, 주파수 합성회로나 데이터 프로세싱 회로의 클럭 복원 회로 등에 널리 사용되고 있다.
이러한 위상고정루프회로에서 전압제어발진기(VCO)는 위상고정루프회로의 주파수 동작범위, 출력 주파수의 지터(Jitter)와 같은 위상고정루프회로의 성능을 좌우하는 가장 중요한 요소이다.
위상고정루프회로는 루프 필터로부터 인가되는 제어전압에 따른 발진 주파수를 발생하는 전압제어발진기를 이용하여 타겟 주파수를 생성하는데, 전압제어발진기로 인가되는 제어전압은 노이즈로 인한 작은 입력 주파수 변화에도 민감하게 반응하며, 제어전압의 변화는 전압제어발진기의 출력 주파수에 영향을 미치게 된다. 즉, 출력 주파수에 지터로 나타나게 된다.
상기 전압제어발진기의 주파수 이득이 클수록 제어전압의 변화에 따라 출력 주파수는 더욱 심각하게 변하게 되고 루프 필터의 크기가 커지게 되므로, 전압제어발진기의 출력 주파수에 나타나는 지터를 감소시키고 칩의 크기를 줄이기 위해 낮은 주파수 이득이 요구된다.
그런데, 전압제어발진기의 기생 커패시턴스 성분이나 공정변수에 의해 전압제어발진기의 동작 주파수 범위가 변할 수 있으므로, 동일한 제어신호가 인가되더라도 전압제어발진기의 동작 영역이 바뀔 수 있어 타겟 주파수에 해당하는 동작 주파수 영역을 예측하기 어렵다.
도 1 및 도 2는 일반적인 전압제어 발진기인 인버터 체인 형태의 오실레이터 를 나타낸 것이다.
도 1에 도시된 바와 같이, 일반적인 전압제어 발진기는 다수의 인버터회로들(10)이 체인 형태로 상호 연결되는 구조를 가진다. 상기 인버터 체인은 종속접속으로 연결된 다수의 인버터들과 다수의 인버터들 각각에 흐르는 전류를 제어하기 위한 다수의 전류원들로 구성된다.
상기 인버터 체인을 구성하는 하나의 인버터 회로가 도 2에 나타나 있다.
도 2에 도시된 바와 같이, 상기 인버터 체인을 구성하는 인버터 회로(10)는 풀업 소자로서의 PMOS 트랜지스터(P10)와 풀다운 소자로서의 NMOS트랜지스터(N10)를 구비한다. 그리고 전원전압(VDD) 단자와 상기 PMOS 트랜지스터(P10) 사이에 로드(load)(L10)가 구비될 수 있다. 그리고 상기 풀업소자(P10) 및 풀다운 소자(N10)의 전류를 컨트롤하기 위한 전류원들(12)이 구비된다.
상기 전류원들(12)은 NMOS 트랜지스터 형태(N12,N14)로 상기 풀다운 소자(N10)의 일단과 접지사이에 연결된다.
상기 전류원들(12)은 커어스(coarse) 전압 및 파인(fine) 전압에 의해 컨트롤 된다. 상기 커어스(coarse) 전압(Vcc) 및 파인(fine) 전압(VCF) 각각은 상기 인버터 체인에 공통으로 제공된다.
상기 커어스 전압(Vcc)은 상기 전압제어 발진기의 전압 컨트롤을 위해 커어스 튜닝(coarse tunning)을 수행하기 위한 전압이고, 파인전압(VCF)은 파인 튜닝(fine tunning)을 수행하기 위한 전압이다. 이전에는 1단으로 튜닝을 수행하였으 나 좀더 개선되어 2단 튜닝을 수행하고 있다. 즉 1차적으로 커어스 튜닝을 수행하여 타겟 주파수 영역에 도달하도록 하고, 그 다음에 파인 튜닝을 수행하여 상기 타겟 주파수를 발생하도록 동작을 수행한다. 이는 도 3에서 설명한다.
도 3은 상기 전압제어발진기의 인가전압에 대한 출력 주파수 관계를 나타낸 그래프이다. 가로축(X축)은 전압을 나타내고 세로축은 주파수(F)를 나타낸다.
도 3에 도시된 바와 같이, 1차적으로 커어스 튜닝이 수행된다. 상기 커어스 튜닝은 0 V에서 전원전압(VDD) 까지의 범위에서 상기 커어스 전압(Vcc)을 변화시켜 커어스 튜닝을 수행한다. 상기 커어스 튜닝은 상기 전압제어 발진기의 출력 주파수가 목표 주파수(Ftarget)의 근처에 도달할 때까지 계속된다. 상기 전압제어발진기의 출력주파수가 상기 목표 주파수(Ftarget) 근처에 도달하는 경우 상기 커어스 전압(Vcc)은 고정된다. 이후 상기 목표 주파수(Ftarget) 근처에 있는 출력 주파수를 목표 주파수에 일치시키기 위한 파인 튜닝을 수행한다.
상기 파인튜닝은 상기 파인 전압(VCF)을 0 V에서 전원전압(VDD) 까지의 범위에서 변화시켜 가며 수행된다. 이후 상기 출력주파수가 상기 목표 주파수(Ftarget)와 일치하는 경우에 상기 파인 전압(VCF)은 고정된다.
상술한 바와 같이 2단으로 컨트롤을 수행하게 되면 전압제어 발진기 및 위상고정루프회로에서의 지터를 줄일 수 있는 장점이 있으나 이것 또한 지터를 줄이는 데는 한계가 있다. 즉 도 3에 도시된 바와 같이, 전압제어 발진기의 게인(Kvco1)이 커서 약간의 컨트롤 전압레벨의 변동에도 주파수 변화가 크다는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 전압 제어 발진기 및 이를 구비한 위상고정루프회로를 제공하는 데 있다.
본 발명의 다른 목적은 지터를 줄일 수 있는 전압 제어 발진기 및 이를 구비한 위상고정루프회로를 제공하는 데 있다.
본 발명의 또 다른 목적은 전압변동에 따른 주파수 변화를 줄일 수 있는 전압 제어 발진기 및 이를 구비한 위상고정루프회로를 제공하는 데 있다.
본 발명의 또 다른 목적은 발진 주파수를 안정시킬 수 있는 전압 제어 발진기 및 이를 구비한 위상고정루프회로를 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 전압제어 발진기는, 복수의 발진유닛들로 구성된 발진유닛들의 체인과; 상기 복수개의 발진유닛들 각각에 연결되어 상기 발진유닛들 각각의 전류 컨트롤을 수행하는 복수개의 전류원들을 구비하되, 상기 전류원들은, 일정레벨의 고정 전압을 통하여 우선적으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 고정 전류원과, 레벨이 변동되는 변동 전압을 통하여 차선으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 변동 전류원을 구비한다.
상기 발진유닛들은 인버터, 미러회로, 차동딜레이회로 중에서 선택된 하나의 회로 형태로 구비될 수 있으며, 상기 고정전압은 상기 전압 제어발진기를 채용한 위상고정루프회로의 레퍼런스 클럭 주파수에 대응되는 레퍼런스 직류전압일 수 있다.
그리고, 상기 레퍼런스 직류전압은 복수의 스위치를 구비한 전압 분배기의 컨트롤 비트를 이용한 스위칭동작을 통하여 발생될 수 있으며, 상기 전압제어 발진기는 상기 레퍼런스 직류전압 또는 상기 레퍼런스 클럭 주파수가 정상 범위인지를 비교 판단하기 위한 비교기를 더 구비할 수 있다. 상기 레퍼런스 클럭 주파수 및/또는 상기 컨트롤 비트는 상기 위상고정루프회로를 채용한 반도체 메모리 장치의 MRS 코드를 통하여 제공될 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 위상고정루프회로(PLL)는, 레퍼런스 클럭 주파수와 발진클럭 주파수의 위상 및 주파수를 비교하여 위상차 및 주파수차에 대응되는 비교신호를 발생하는 위상 및 주파수검출기와; 상기 주파수 검출기에서 출력되는 상기 비교신호에 응답하여 충전전류 또는 방전전류를 발생시키는 차지펌프와; 상기 차지 펌프로부터 출력되는 충전전류 또는 방전전류를 필터링하여 고주파 성분을 제거하여 컨트롤 전압을 발생시키는 루프필터와; 상기 컨트롤 전압에 대응되는 출력주파수를 발생하되, 초기에는 상기 출력 주파수 생성을 위해 일정레벨의 고정 전압을 통하여 컨트롤하고, 이후에는 별도의 변동 전압 및 상기 고정전압을 통하여 컨트롤을 수행하여 상기 출력주파수를 발생하는 전압제어발진기와; 상기 출력주파수를 소정배수 분주하여 상기 발진클럭 주파수를 생성하는 분주기를 구비한다.
상기 고정전압은 상기 레퍼런스 클럭 주파수에 대응되는 레퍼런스 직류 전압일 수 있으며, 상기 전압제어 발진기는, 복수의 발진유닛들로 구성된 발진유닛들의 체인과; 상기 복수개의 발진유닛들 각각에 연결되고, 상기 레퍼런스 직류 전압을 통하여 우선적으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 고정 전류원과; 상기 복수개의 발진유닛들 각각에 연결되고, 레벨이 변동되는 상기 변동 전압을 통하여 차선으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 변동 전류원을 구비할 수 있다.
상기 발진유닛들은 인버터, 미러회로, 차동 딜레이회로 중에서 선택된 하나의 회로 형태로 구비될 수 있으며, 상기 레퍼런스 직류 전압은 복수의 스위치를 구비한 전압 분배기의 컨트롤 비트를 이용한 스위칭동작을 통하여 발생될 수 있다.
그리고, 상기 고정전류원에 제공되는 상기 레퍼런스 직류전압 또는 상기 레퍼런스 클럭 주파수가 정상 범위인지를 비교 판단하기 위한 비교기가 더 구비될 수 있다.
상기한 구성에 따르면, 주파수가 안정화되고 지터를 줄일 수 있다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 4는 본 발명의 일 실시예에 따른 전압제어 발진기의 발진 유닛의 예를 나타낸 것이다. 본 발명에 따른 전압제어발진기는 발진유닛들의 체인형태로 구비된다. 상기 발진유닛은 인버터 형태, 미러회로 형태, 차동 딜레이(differential-delay)회로 형태를 가질 수 있다. 즉 인버터 체인 형태, 미러회로 체인, 차동 딜레이 체인 회로 형태의 전압제어 발진기가 본 발명에 포함된다. 그리고, 전류원을 컨트롤 하는 모든 형태의 전압제어 발진기에 응용될 수 있다.
도 4는 발진 유닛이 인버터 형태로 구현된 것이다.
도 4에 도시된 바와 같이, 상기 발진유닛(110)은 인버터회로(110) 형태를 가진다. 그리고 도 4에서는 상기 발진유닛(110)에 상기 전류원들(112)이 포함되는 것으로 표현되었으나, 상기 전류원들(112)이 상기 발진유닛(110)의 전류를 컨트롤한다는 관점으로 본다면 상기 전류원들(112)이 상기 발진유닛(110)에 포함되지 않을 수 있다.
즉 상기 발진유닛(110)은 풀업 소자로서의 PMOS 트랜지스터(P110)와 풀다운 소자로서의 NMOS트랜지스터(N110)를 구비한다. 그리고 전원전압(VDD) 단자와 상기 PMOS 트랜지스터(P110) 사이에 로드(load)(L110)가 구비될 수 있다. 그리고 상기 풀업소자(P110) 및 풀다운 소자(N110)의 전류를 컨트롤하기 위한 전류원들(112)이 구비된다. 상기 전류원들(112)은 NMOS 트랜지스터 형태(N112,N114,N116)로 상기 풀다운 소자(N110)의 일단과 접지사이에 연결되어 상기 발진유닛(110)에 흐르는 전류를 컨트롤한다.
상기 전류원들(112)은 고정 전류원(112a)와 변동 전류원(112b)으로 나뉜다. 상기 고정 전류원(112a)는 전류원을 컨트롤하는 고정전압(VCR)이 고정된 경우를 말하고, 변동 전류원(112b)란 전류원을 컨트롤 하는 컨트롤 전압(VCC,VCF)이 접지전압에서 전원전압(VDD)까지 변동가능한 변동 전압인 경우를 의미한다.
종래와 달리 본 발명의 일 실시예에서는 상기 변동전류원(112b)이외에 고정전압(VCR)에 의해 컨트롤 되는 고정전류원(112a)이 구비된다.
상기 고정 전류원(112a)은 상기 고정전압(VCR)에 의해 컨트롤되는 NMOS트랜지스터(N112)를 구비할 수 있다. 그리고 상기 고정전류원(112a)은 상기 발진유닛들 각각에 적어도 하나 이상씩 구비된다. 상기 발진 유닛들 각각에 연결되어 구비되는 고정전류원(112a)들은 각각 상기 고정 직류전압(VCR)에 의해 공통으로 컨트롤된다.
물론 상기 변동 전류원(112b)의 구성은 종래와 같다. 즉 상기 발진 유닛들 각각에 적어도 하나 이상씩 구비되며, 0V에서 전원전압(VDD) 레벨까지 변동하는 변동 컨트롤전압(VCC,VCF)에 의해 공통으로 컨트롤 된다. 상기 변동전류원(112b)은 도 4에 도시된 바와 같이 적어도 두개가 구비될 수 있으나 하나의 전류원으로 구성될 수도 있다.
상기 고정전류원(112a)을 컨트롤하기 위한 고정전압(VCR)은 레퍼런스 직류전압일 수 있다. 레퍼런스 직류전압이란 위상고정루프 회로(PLL)에서 기준이 되는 레퍼런스 클럭 주파수에 대응되는 직류전압을 말한다. 상기 레퍼런스 직류전압(VCR)을 발생하기 위한 방법은 후술한다.
도 5는 도 4를 채용한 경우의 본 발명에 따른 전압제어 발진기의 출력을 나타낸 것이다. 점선 그래프(119a)는 레퍼런스 직류전압(VCR)으로 전류 컨트롤을 수행하기 전의 전압 대 주파수의 그래프를 나타낸 것이고, 실선 그래프(119b)는 레퍼런스 직류전압(VCR)으로 전류 컨트롤이 수행된 경우의 전압 대 주파수의 그래프를 나타낸 것이다.
도 5에 도시된 바와 같이, 점선 그래프(119a)는 종래의 전압제어 발진기에서의 전압 대 주파수와 유사한 특성을 가진다. 여기에 상기 레퍼런스 직류전압(VCR)을 이용한 컨트롤이 수행되게 되면, 실선 그래프(119b)에 도시된 바와 같이 점선 그래프(119a)에 대비하여 기울기가 작아진다. 즉 전압 변화율에 대한 주파수 변화율이 작아지게 된다. 이후 컨트롤 전압(VCC,VCF)을 통하여 종래와 같은 커어스 튜닝 및 파인 튜닝을 수행한다. 이 경우의 커어스 튜닝 및 파인 튜닝은 종래에 비하여 전압 변화율에 대한 주파수 변화율이 작기 때문에 쉽게 목표 주파수(Ftarget)를 찾는 것이 가능하다. 또한 게인(KVCO2)이 작기 때문에 낮은 지터 특성을 가진다.
상기 커어스 튜닝 및 파인 튜닝은 종래기술의 개념이나, 본 발명에 적용하면, 상기 변동 전류원(112b)의 컨트롤은 파인 튜닝의 개념을 가지며, 상기 레퍼런스 직류 전압(VCR)을 이용한 상기 고정전류원(112a)의 전류 컨트롤이 커어스 튜닝의 개념을 가질 수 있다.
상기 레퍼런스 클럭 주파수에 대응되는 상기 레퍼런스 직류전압(VCR)을 결정 하기 위한 방법으로는 2가지 방법이 있다.
그 한가지 방법으로 상기 레퍼런스 클럭 주파수를 측정을 통하여 결정하는 방법이다. 상기 전압제어발진기를 채용하고 있는 반도체 메모리 장치에 채용된 카운터 또는 별도의 카운터를 사용하여 클럭 에지를 카운트하여 상기 레퍼런스 클럭 주파수를 측정하고 이를 전압 분배기(voltage divider)를 이용하여 상기 레퍼런스 직류전압(VCR)을 컨트롤 하는 방법이다.
다른 한가지 방법은 상기 전압제어발진기를 채용하고 있는 반도체 메모리 장치 또는 위상고정루프회로에 인가되는 레퍼런스 클럭 주파수를 시스템에서 알고 있으므로, 시스템에서 MRS와 같은 코드로써 레퍼런스 클럭 주파수를 제공하고, 상기 전압분배기의 디비전 팩터(division factor)를 또한 MRS와 같은 코드로써 제공하여 전압 분배기를 이용하여 상기 레퍼런스 직류전압(VCR)을 컨트롤 하도록 하는 방법이 있다. 예를 들면, 상기 전압분배기에 컨트롤 비트(control bit)를 제공하여 상기 전압 분배기를 조절하여 상기 레퍼런스 직류전압을 결정한다.
상기 두가지 방법 중 첫 번째 방법은 상기 레퍼런스 클럭을 카운팅하기 위한 카운터가 더 추가되어야 하므로 부담이 있으므로 두 번째 방법이 우선시 될 수 있다.
도 6은 상기 레퍼런스 직류전압(VCR)을 결정하기 위한 방법에 이용되는 전압 분배기를 나타낸 것이다.
도 6에 도시된 바와 같이, 상기 전압 분배기는 전원전압(VDD)단자와 접 지(VSS)단자 사이에 복수개의 저항들(R0~RN-1)이 직렬로 연결된 구조를 가진다.
상기 저항들(R0~RN-1) 사이에는 컨트롤 비트(control(0)~control(n-1))를 통한 스위칭 동작이 수행되기 위한 스위치들이 구비된다.
상기 전압 분배기는 컨트롤 비트(control(0)~control(n-1))가 제공되면 이를 통한 스위칭을 통하여 상기 레퍼런스 직류전압(VCR)을 결정한다. 예를 들어, 컨트롤 비트가 '0' 으로 제공되면 상기 컨트롤비트(control(0))의 스위치가 클로즈되어 상기 전원전압(VDD)에서 상기 저항(R0)의 전압을 제외한 전압레벨 만큼이 상기 레퍼런스 직류 전압(VCR)으로 결정된다.
즉 MRS 코드를 통하여 상기 컨트롤 비트가 제공될 경우에는 상기 컨트롤 비트를 통한 스위칭 동작을 통하여 상기 레퍼런스 직류 전압(VCR)이 결정되게 된다.
그리고, 상기 전압분배기를 통하여 결정된 레퍼런스 직류 전압(VCR)이 정상범위 인지를 비교하기 위한 비교기(도 8의 COMP)가 구비된다.
상기 비교기(COMP)에서는 접지레벨에 대응되는 주파수(FCL) 및 전원전압에 대응되는 주파수(FCH)와 상기 레퍼런스 직류전압(VCR)에 대응되는 주파수(FCR)를 비교하여 상기 레퍼런스 직류전압(VCR)에 대응되는 주파수(FCR)가 정상 범위에 있는지를 결정한다. 즉 상기 레퍼런스 직류전압(VCR)이 정상적으로 결정되었는지를 비교한다.
이는 도 7에 도시된 전압 대 주파수의 그래프들을 토대로 하여 설명한다.
도 7에 도시된 바와 같이, 상기 레퍼런스 직류전압(VCR)에 대응되는 주파수(FCR)가 상기 접지레벨에 대응되는 주파수(FCL)와 상기 전원전압에 대응되는 주파수(FCH)의 사이에 존재하지 않고 벗어나는 경우에, 상기 컨트롤 비트를 통하여 결정된 전압 대 주파수의 그래프는 한 예로 도 7의 상위에 도시된 그래프(114)와 같이 나타난다. 이 경우 카운터를 동작시켜 상기 컨트롤 비트를 하나 증가 또는 감소시키거나 컨트롤 비트를 다시 제공하여 상기 레퍼런스 직류전압(VCR)을 다시 결정하게 된다.
반면에 상기 레퍼런스 직류전압(VCR)에 대응되는 주파수(FCR)가 상기 접지레벨에 대응되는 주파수(FCL)와 상기 전원전압에 대응되는 주파수(FCH)의 사이에 존재하는 경우에는 상기 컨트롤 비트를 고정시켜 상기 레퍼런스 직류전압(VCR)을 확정하게 된다. 이후 나머지 변동 전류원(112b)을 통하여 파인 튜닝을 수행한다.
여기서, 접지레벨에 대응되는 주파수(FCL) 및 전원전압에 대응되는 주파수(FCH)는 접지레벨(VSS) 또는 전원전압(VDD)이 인가되는 전압제어 발진기의 출력을 통하여 얻어질 수 있다. 이 경우의 전압제어 발진기는 본 발명의 실시예에 따른 전압제어발진기 또는 다른 일반적인 전압제어발진기가 이용될 수 있다.
도 8은 본 발명의 실시예에 따른 전압제어발진기가 구비된 위상고정루프회로를 나타낸 것이다.
도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 위상고정루프회로는, 위상 및 주파수 검출기(PFD;Phase-Frequency Detector), 차지펌프(CP;Charge Pump)), 루프필터(LF;Loop Filter), 전압제어 발진기(VCO), 및 분주기(DIV;Divider)를 구비한다. 상기 위상고정루프(Phase Locked Loop)회로는 레퍼런스 클럭(REF)과 주파수, 위상차가 같은 클럭을 출력하는 회로이다.
일반적으로 상기 분주기(DIV)는 상기 레퍼런스 클럭보다 더 높은 주파수가 필요할 경우에 포함될 수 있다.
상기 위상 및 주파수 검출기(PFD)는, 상기 레퍼런스 클럭(REF)과 분주기(DIV)의 출력으로 나오는 분주 클럭(divided clock)의 주파수와 위상을 비교하여, 업-신호(up signal) 또는 다운-신호(down signal)을 출력한다.
상기 업-신호(up signal)는 분주 클럭(divided clock)이 레퍼런스 클럭(REF) 보다 느릴 때, 전압제어 발진기의 발진 클럭이 좀 더 빨라지도록 하고, 상기 다운-신호(down signal)는 분주 클럭(divided clock)이 상기 레퍼런스 클럭(REF) 보다 빠를 때, 상기 전압제어 발진기(VCO)가 좀 더 느리게 발진하도록 한다.
즉, 전압제어 발진기(VCO)는 제어 전압(control voltage)에 따라 높은 주파수를 출력하거나 낮은 주파수를 출력하므로, 상기 업-신호(up signal)는 차지 펌프(CP)와 루프 필터(LF)를 거치면서 전압제어 발진기(VCO)의 제어 전압을 높여주는 역할을 하여, 전압제어 발진기(VCO)에서 이전보다 높은 주파수를 출력하게 한다. 반면, 상기 다운-신호(down signal)는 상기 차지펌프(CP)와 루프 필터(LF)를 거치면서 전압제어 발진기(VCO)의 제어 전압을 낮춰주는 역할을 하여 전압제어 발진 기(VCO)가 보다 낮은 주파수에서 발진하도록 한다.
종래와 달리 본 발명에서는 상기 전압제어 발진기(VCO)에 비교기(COMP)가 구비된다. 상기 비교기(COMP)는 상기 전압제어 발진기(VCO)에서의 레퍼런스 직류전압(VCR)의 발생을 위한 것으로 그 동작은 도 7에서 설명한 바 있다. 이에 따라 본 발명에 따른 전압제어 발진기의 발진 출력은 종래에 비하여 더 안정화되고 지터를 줄일 수 있게 된다.
상기 분주기(frequency divider)는 상기 전압제어 발진기(VCO)의 발진 클럭의 주파수를 나누는(frequency dividing) 동작을 하게 된다. 이런 동작 원리를 바탕으로 최종적으로 상기 레퍼런스 클럭(REF)과 분주 클럭의 주파수와 위상이 같게 되면 위상고정루프 회로는 안정화 된다. 예를 들어, 상기 분주기(divider)가 10분주의 동작을 하고 레퍼런스 클럭이 125MHz라면, 안정화 된 후 위상고정루프 회로(PLL)는 레퍼런스 클럭과 같은 위상을 갖는 125MHz의 분주 클럭과 1.25GHz 발진 클럭을 발생시킨다.
상기 고정 전류원(112a)을 구비하는 경우에 대하여 상기 전압제어 발진기 및 위상고정루프회로에 대해서만 설명하였으나 DLL(Delay Locked Loop)회로의 딜레이 셀(delay cell)의 컨트롤에 응용될 수도 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발 명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 고정전류원을 구비하여 전압제어발진기 및 위상고정루프회로를 컨트롤함에 의하여, 전압 변동에 따른 주파수 변화량을 줄여 지터를 줄일 수 있는 장점이 있으며, 주파수 안정화에 기여할 수 있다.

Claims (13)

  1. 전압제어 발진기에 있어서:
    복수의 발진유닛들로 구성된 발진유닛들의 체인과;
    상기 복수개의 발진유닛들 각각에 연결되어 상기 발진유닛들 각각의 전류 컨트롤을 수행하는 복수개의 전류원들을 구비하되,
    상기 전류원들은, 복수의 스위치를 구비한 전압 분배기의 컨트롤 비트를 이용한 스위칭동작을 통하여 발생되는 일정레벨의 고정 전압을 통하여 우선적으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 고정 전류원과,
    레벨이 변동되는 변동 전압을 통하여 차선으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 변동 전류원을 구비함을 특징으로 하는 전압제어 발진기.
  2. 제1항에 있어서,
    상기 발진유닛들은 인버터, 미러회로, 차동딜레이회로 중에서 선택된 하나의 회로 형태로 구비됨을 특징으로 하는 전압제어 발진기.
  3. 제2항에 있어서,
    상기 고정전압은 상기 전압 제어발진기를 채용한 위상고정루프회로의 레퍼런스 클럭 주파수에 대응되는 레퍼런스 직류전압임을 특징으로 하는 전압제어 발진기.
  4. 삭제
  5. 제3항에 있어서,
    상기 레퍼런스 직류전압 또는 상기 레퍼런스 클럭 주파수가 정상 범위인지를 비교 판단하기 위한 비교기를 구비함을 특징으로 하는 전압제어발진기.
  6. 제3항에 있어서,
    상기 레퍼런스 클럭 주파수 또는 상기 컨트롤 비트는 상기 위상고정루프회로를 채용한 반도체 메모리 장치의 MRS 코드를 통하여 제공됨을 특징으로 하는 전압제어 발진기.
  7. 위상고정루프회로(PLL)에 있어서:
    레퍼런스 클럭 주파수와 발진클럭 주파수의 위상 및 주파수를 비교하여 위상차 및 주파수차에 대응되는 비교신호를 발생하는 위상 및 주파수검출기와;
    상기 주파수 검출기에서 출력되는 상기 비교신호에 응답하여 충전전류 또는 방전전류를 발생시키는 차지펌프와;
    상기 차지 펌프로부터 출력되는 충전전류 또는 방전전류를 필터링하여 고주파 성분을 제거하여 컨트롤 전압을 발생시키는 루프필터와;
    상기 컨트롤 전압에 대응되는 출력주파수를 발생하되, 초기에는 상기 출력 주파수 생성을 위해, 복수의 스위치를 구비한 전압 분배기의 컨트롤 비트를 이용한 스위칭동작을 통하여 발생되는 일정레벨의 고정 전압을 통하여 전류를 컨트롤하여 상기 출력주파수가 목표주파수 근처영역에 도달하도록 하고, 이후에는 별도의 변동 전압 및 상기 고정전압을 통하여 전류 컨트롤을 수행하여 상기 목표주파수와 일치하는 상기 출력주파수를 발생하는 전압제어발진기와;
    상기 출력주파수를 소정배수 분주하여 상기 발진클럭 주파수를 생성하는 분주기를 구비함을 특징으로 하는 위상고정루프회로.
  8. 제7항에 있어서,
    상기 고정전압은 상기 레퍼런스 클럭 주파수에 대응되는 레퍼런스 직류 전압임을 특징으로 하는 위상고정루프회로.
  9. 제8항에 있어서, 상기 전압제어 발진기는,
    복수의 발진유닛들로 구성된 발진유닛들의 체인과;
    상기 복수개의 발진유닛들 각각에 연결되고, 상기 레퍼런스 직류 전압을 통하여 우선적으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 고정 전류원과;
    상기 복수개의 발진유닛들 각각에 연결되고, 레벨이 변동되는 상기 변동 전압을 통하여 차선으로 상기 발진유닛들 각각의 전류 컨트롤을 수행하도록 상기 발진유닛들 각각에 적어도 하나 이상 구비되는 변동 전류원을 구비함을 특징으로 하는 위상고정루프회로.
  10. 제9항에 있어서,
    상기 발진유닛들은 인버터, 미러회로, 차동 딜레이회로 중에서 선택된 하나의 회로 형태로 구비됨을 특징으로 하는 위상고정루프회로.
  11. 삭제
  12. 제10항에 있어서,
    상기 고정전류원에 제공되는 상기 레퍼런스 직류전압 또는 상기 레퍼런스 클럭 주파수가 정상 범위인지를 비교 판단하기 위한 비교기를 더 구비함을 특징으로 하는 위상고정루프회로.
  13. 제10항에 있어서,
    상기 레퍼런스 클럭 주파수 또는 상기 컨트롤 비트는 상기 위상고정루프회로를 채용한 반도체 메모리 장치의 MRS 코드를 통하여 제공됨을 특징으로 하는 위상고정루프회로.
KR1020060112556A 2006-11-15 2006-11-15 전압 제어 발진기 및 이를 구비한 위상고정루프회로 KR100842727B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060112556A KR100842727B1 (ko) 2006-11-15 2006-11-15 전압 제어 발진기 및 이를 구비한 위상고정루프회로
US11/769,114 US7659785B2 (en) 2006-11-15 2007-06-27 Voltage controlled oscillator and PLL having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112556A KR100842727B1 (ko) 2006-11-15 2006-11-15 전압 제어 발진기 및 이를 구비한 위상고정루프회로

Publications (2)

Publication Number Publication Date
KR20080043910A KR20080043910A (ko) 2008-05-20
KR100842727B1 true KR100842727B1 (ko) 2008-07-01

Family

ID=39368668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112556A KR100842727B1 (ko) 2006-11-15 2006-11-15 전압 제어 발진기 및 이를 구비한 위상고정루프회로

Country Status (2)

Country Link
US (1) US7659785B2 (ko)
KR (1) KR100842727B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001984A (ko) 2017-06-29 2019-01-08 한온시스템 주식회사 전동기의 회전자 위치 추정 시스템 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401225B2 (en) 2010-11-19 2016-07-26 Rambus Inc. Timing-drift calibration
CN106888004A (zh) * 2017-01-10 2017-06-23 西安紫光国芯半导体有限公司 一种环形振荡器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119309A (ja) * 1988-10-28 1990-05-07 Sony Corp 発振回路
KR100367738B1 (ko) * 2000-07-20 2003-01-10 주식회사 하이닉스반도체 링 오실레이터
KR20050017151A (ko) * 2003-08-08 2005-02-22 삼성전자주식회사 온도 독립형 전압 제어 발진기 및 주파수 발생 방법
KR20060041334A (ko) * 2004-11-08 2006-05-11 삼성전기주식회사 광대역 전압 제어 발진기
KR20070008252A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 다중 주파수 출력 범위를 가지는 전압 제어 발진기

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072372A (en) * 1997-11-07 2000-06-06 Oki Electric Industry Co., Ltd. Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit
US6316991B1 (en) * 2000-03-29 2001-11-13 Cirrus Logic, Inc. Out-of-calibration circuits and methods and systems using the same
JP2002111449A (ja) 2000-09-29 2002-04-12 Mitsubishi Electric Corp 電圧制御発振回路およびそれを備える位相同期ループ回路
US6597249B2 (en) 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
US6774732B1 (en) 2003-02-14 2004-08-10 Motorola, Inc. System and method for coarse tuning a phase locked loop (PLL) synthesizer using 2-PI slip detection
JP3842227B2 (ja) * 2003-02-25 2006-11-08 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
US7263152B2 (en) * 2003-11-18 2007-08-28 Analog Devices, Inc. Phase-locked loop structures with enhanced signal stability
EP1583221A1 (en) 2004-03-31 2005-10-05 NEC Compound Semiconductor Devices, Ltd. PLL frequency synthesizer circuit and frequency tuning method thereof
US7023282B1 (en) 2004-05-11 2006-04-04 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers having reduced period comparison error
US7177611B2 (en) 2004-07-07 2007-02-13 Texas Instruments Incorporated Hybrid control of phase locked loops

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119309A (ja) * 1988-10-28 1990-05-07 Sony Corp 発振回路
KR100367738B1 (ko) * 2000-07-20 2003-01-10 주식회사 하이닉스반도체 링 오실레이터
KR20050017151A (ko) * 2003-08-08 2005-02-22 삼성전자주식회사 온도 독립형 전압 제어 발진기 및 주파수 발생 방법
KR20060041334A (ko) * 2004-11-08 2006-05-11 삼성전기주식회사 광대역 전압 제어 발진기
KR20070008252A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 다중 주파수 출력 범위를 가지는 전압 제어 발진기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001984A (ko) 2017-06-29 2019-01-08 한온시스템 주식회사 전동기의 회전자 위치 추정 시스템 및 방법
KR102388891B1 (ko) 2017-06-29 2022-04-22 한온시스템 주식회사 전동기의 회전자 위치 추정 시스템 및 방법

Also Published As

Publication number Publication date
KR20080043910A (ko) 2008-05-20
US20080111637A1 (en) 2008-05-15
US7659785B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
KR100806117B1 (ko) 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
KR100717103B1 (ko) 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로
US7176763B2 (en) Phase-locked loop integrated circuits having fast phase locking characteristics
KR101470990B1 (ko) 피드포워드 분파기를 구비하는 적응형 대역폭 위상 동기루프
US7907022B2 (en) Phase-locked loop and method for operating the same
US7317363B2 (en) Frequency synthesizer
US8487707B2 (en) Frequency synthesizer
JP7417718B2 (ja) 制御信号パルス幅抽出に基づくフェーズロック加速回路及びフェーズロックループシステム
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US7750696B2 (en) Phase-locked loop
EP2399339A2 (en) Symmetric load delay cell oscillator
JP2010252289A (ja) 電圧制御発振器のための補償回路
EP2752993B1 (en) Phase frequency detector circuit
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益
TWI805268B (zh) 振盪器增益調節器電路及其選擇方法以及鎖相迴路
KR100842727B1 (ko) 전압 제어 발진기 및 이를 구비한 위상고정루프회로
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
US9391626B2 (en) Capacitive load PLL with calibration loop
KR101293251B1 (ko) 동작주파수에 따라 출력레벨이 변동되는 전압분배기 및이를 구비한 위상고정루프회로
KR20060103605A (ko) 주파수 이득이 낮은 ｖｃｏ를 가지는 위상동조기 및 그의제어방법
KR100829454B1 (ko) Ｐｌｌ 회로의 전압 제어 발진기 및 그 제어 방법
CN113300706A (zh) 自偏置锁相环及快速锁定自偏置锁相环的方法
WO2000002317A9 (en) Method and apparatus for adjusting phase offset in a phase locked loop
KR19990075838A (ko) 이중 대역폭 위상 동기 루프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee