CN113300706A - 自偏置锁相环及快速锁定自偏置锁相环的方法 - Google Patents
自偏置锁相环及快速锁定自偏置锁相环的方法 Download PDFInfo
- Publication number
- CN113300706A CN113300706A CN202110548884.4A CN202110548884A CN113300706A CN 113300706 A CN113300706 A CN 113300706A CN 202110548884 A CN202110548884 A CN 202110548884A CN 113300706 A CN113300706 A CN 113300706A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- channel field
- current
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005669 field effect Effects 0.000 claims description 73
- 238000001514 detection method Methods 0.000 claims description 2
- 230000009467 reduction Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 10
- 238000004904 shortening Methods 0.000 abstract description 3
- 230000008859 change Effects 0.000 abstract description 2
- 238000013016 damping Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种自偏置锁相环,包括鉴频鉴相器、电荷泵、环路滤波器、偏置生成器、压控振荡器、可编程1/N电流镜和分频器;还包括快速锁定电流生成电路,所述快速锁定电流生成电路通过鉴频鉴相器的输出信号控制给电流泵提供补充电流,提供的补充电流值随偏置生成器生成的偏置电压变化。本发明还公开了一种快速锁定自偏置锁相环的方法。本发明中的电荷泵电流在锁定过程中会自适应变化,以扩大环路带宽,不仅能够有效的缩短自偏置锁相环锁定的时间,而且当环路被锁定时,电荷泵电流保持在一定值,以获得低抖动和强大的稳定性。本发明提供的自偏置锁相环不仅更加灵活,而且电路简单,使用的频率范围更广。
Description
技术领域
本发明涉及锁相环技术,特别涉及一种自偏置锁相环及快速锁定自偏置锁相环的方法。
背景技术
锁相就是自动控制完成相位同步。能够实现两个电信号相位同步的自动控制系统叫做锁相环路,简称锁相环(PLL)。传统的电荷泵锁相环一般由鉴相器、电荷泵、环路滤波器、压控振荡器、分频器组成,在传统电荷泵锁相环中,环路带宽和阻尼系数一般为固定值,这也就意味着,当锁相环系统工作在不同频率下时,恒定的环路带宽使系统以大致恒定的速率慢慢过度到稳定状态,因此也就无法使锁相环在所有频率范围内始终保持着良好的响应速度和锁定时间。另一方面,传统锁相环的参考时钟和分频比系数会影响系统的环路带宽和阻尼因数,这可能会导致噪声性能差的问题,甚至会导致工作状态不稳定。另外环路带宽和阻尼系数还受PVT(Process technology factors工艺,voltage电压,andtemperature温度)的影响。
自偏置锁相环(self-biased PLL),是一种可以自适应地选择最佳工作偏置水平和电荷泵电流的锁相环结构,可以解决传统锁相环中的上述不足,其结构如图1所示,主要包括鉴频鉴相器、第一电荷泵、第二电荷泵、环路滤波器、偏置生成器、压控振荡器、可编程1/N电流镜和分频器。与传统电荷泵锁相环相比,首先自偏置锁相环的电荷泵电流ICP为压控振荡器中延迟单元(buffer)的偏置电流2ID的x倍,即
ICP=x·2ID; (1)
自偏置锁相环的环路带宽ωN与输入频率ωref的比值为:
其中,KVCO表示压控振荡器的增益,N表示分频比系数,FVCO表示压控振荡器的振荡频率,CB是压控振荡器的等效电容。
其次,环路滤波器中通常固定的电阻被偏置发生器的1/gm电阻所代替,该电阻与输出周期成正比。设定环路滤波器中的1/gm电阻比延迟单元buffer中使用的对称负载大y倍,便可获得简单恒定的阻尼系数ζ。
最后,通过反线性电流镜将系数x设置为1/N,并提出了一个采样型环路滤波器,这使y等于前馈网络的QO/QI,其中QO和QI分别是输出电荷和输入电荷,这样:。
其中,C1’=C1+C2,从上式中可以看出,自偏置PLL的(环路带宽/参考带宽)和阻尼系数恒定,即自偏置锁相环具有恒定的环路动态特性,与分频比,输出频率,工艺,电压和温度无关,在噪声性能、稳定性、工作范围等方面有很大改善,相较于传统电荷泵锁相环结构具有优越性。
自偏置锁相环已被广泛用于高速数据传输系统,例如SerDes(SERializer-DESerializer),无线收发器,磁盘读/写通道和高速接口。在这些应用中,要求自偏置锁相环具有低相位噪声和快速锁定时间。
由公式(4)可知,分频比系数N越大,自偏置锁相环的电荷泵电流ICP越小,从而锁相环的环路带宽ωN越小,即响应速度变慢、锁定时间变长。因此,自偏置锁相环在锁定时间的变化很大,尤其在分频比系数很大的工作状态下,锁定时间会大大增加,这是自偏置锁相环在锁定时间上的缺点。
而为了实现锁相环的快速锁定,目前也有一些快速锁定方法。
第一种方案是使电荷泵具有两个电流值,这两个电流值分别用于捕获的过程中和已锁定的稳定状态下。其中,捕获过程中的电荷泵电流更大,以实现更大的环路带宽,从而加速锁定。但是这种方法缺乏灵活性,因为捕获过程中只有固定的电流,因此无法始终为所有工作频率保持电荷泵电流的最佳状态。
第二种方案是使电荷泵电流可自适应变化。关于可自适应变化的电荷泵结构不止一种,其中有的结构不能被集成到自偏置锁相环中,另外有些结构引入了电阻从而会恶化自偏置锁相环的工艺技术独立性。还有一些快速锁定架构很有效,但受限于较小的频率范围、固定的参考频率和分频比、复杂的快速锁定电路结构。
发明内容
本发明针对现有技术中存在的问题,提出了一种能够快速锁定,且结构简单的自偏置锁相环。
为实现上述目的,本发明提供一种自偏置锁相环,包括鉴频鉴相器、电荷泵、环路滤波器、偏置生成器、压控振荡器、可编程1/N电流镜和分频器;其中,所述鉴频鉴相器检测输入参考时钟与输出时钟的相位差和频率差,根据检测结果输出控制信号给电荷泵;所述电荷泵输出电流脉冲信号对环路滤波器进行充放电,环路滤波器将电流信号的低频部分转化为控制电压输入到偏置生成器;所述偏置生成器根据接收到的控制电压生成偏置电压输入到压控振荡器,偏置电压对压控振荡器的输出电压进行调整,可编程1/N电流镜将电荷泵的电流控制为压控振荡器的偏置电流得1/N倍,所述分频器将压控振荡器的输出信号进行N分频,降频后的反馈信号为鉴频鉴相器的输入信号,其中,还包括快速锁定电流生成电路,所述快速锁定电流生成电路通过鉴频鉴相器的输出信号控制给电流泵提供补充电流,提供的补充电流值随偏置生成器生成的偏置电压变化。
进一步,所述快速锁定电流生成电路包括异或门和电流镜电路,其中鉴频鉴相器的输出信号分别为异或门的输入信号,所述异或门的输出信号控制电流镜电路工作。这样能够实现电流生成电路的自适应工作状态,而且实现的电路简单,效果更好。
更进一步,所述电流镜电路包括七个场效应管和一个非门,其中,异或门的输出端分别与第一P沟道场效应管M1的栅极、第一N沟道场效应管M3的栅极和非门的输入端连接,第一P沟道场效应管M1的源极、第二P沟道场效应管M2的源极和第三P沟道场效应管M5的源极均接电源,第一P沟道场效应管M1的漏极分别与第二P沟道场效应管M2的栅极、第二P沟道场效应管M2的漏极、第三P沟道场效应管M5的栅极和第一N沟道场效应管M3的漏极连接,第一N沟道场效应管M3的源极与第二N沟道场效应管M4的漏极连接,第二N沟道场效应管M4的源极接地,第二N沟道场效应管M4的栅极与偏置生成器生成的偏置电压连接,第三P沟道场效应管M5的漏极分别与第三N沟道场效应管M6的漏极和栅极连接,第三N沟道场效应管M6的源极接地,非门的输出端与第四N沟道场效应管M7的栅极连接,第四N沟道场效应管M7的源极接地,第四N沟道场效应管M7的漏极与第三N沟道场效应管M6的栅极连接,第三N沟道场效应管M6的栅极为输出端。
进一步,第一P沟道场效应管M1、第二P沟道场效应管M2、第一N沟道场效应管M3和第二N沟道场效应管M4的尺寸与压控振荡器的延时单元中晶体管的尺寸相同。这样能够确保补充的锁定电流Ilock与压控振荡器延迟单元buffer偏置电流ID严格成正比,控制的效果更好。
本发明还提供了一种快速锁定自偏置锁相环的方法,主要通过鉴频鉴相器的输出信号控制快速锁定电流生成电路给电流泵提供补充电流,提供的补充电流值随偏置生成器生成的偏置电压变化。
工作原理:本发明主要通过速锁定电流生成电路在自偏置锁相环还没有锁定的时候给电流泵提供补充电流,通过增加电荷泵电流来调整锁相环的带宽,从而可以使自偏置锁相环在分频比很大的时候也可以快速的完成锁定。
有益效果:与现有技术相比,本发明中的电荷泵电流在锁定过程中会自适应变化,以扩大环路带宽,不仅能够有效的缩短自偏置锁相环锁定的时间,而且当环路被锁定时,电荷泵电流保持在一定值,以获得低抖动和强大的稳定性。本发明提供的自偏置锁相环不仅更加灵活,而且电路简单,使用的频率范围更广。
附图说明
图1为现有的自偏置锁相环的结构示意图;
图2为本发明提供的自偏置锁相环结构示意图;
图3为本发明提供的快速锁定电流生成电路的电路图;
图4为压控振荡器的延时单元的结构示意图;
图5为Fvco为3G时,现有的自偏置锁相环和本发明的自偏置锁相环的锁定时间对比图;
图6为Fvco为6G时,现有的自偏置锁相环和本发明的自偏置锁相环的锁定时间对比图。
具体实施方式
下面将结合本发明实例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1:
本实施例中公开了一种自偏置锁相环,主要在现有的自偏置锁相环中增加了快速锁定电流生成电路,快速锁定电流生成电路在锁相环处于捕获的工作状态时工作,此时快速锁定电流生成电路用于增加电荷泵电流,即提供一个用于补充的锁定电流Ilock,从而加快锁定速度;当锁相环锁定后,快速锁定电流生成电路停止工作。
如图2所示,本实施例提供的自偏置锁相环包括鉴频鉴相器、第一电荷泵、第二电荷泵、环路滤波器、偏置生成器、压控振荡器、可编程1/N电流镜、分频器、快速锁定电流生成电路;其中,快速锁定电流生成电路由鉴频鉴相器的输出信号控制。如果鉴频鉴相器的输出的脉冲控制信号UP和DN同为高电平或者低电平时,快速锁定电流生成电路关闭,如果如果鉴频鉴相器的输出的脉冲控制信号UP和DN不相同,则快速锁定电流生成电路进入工作状态。快速锁定电流生成电路仅在捕获过程中启用,而在锁定状态下关闭。因此,快速锁定电流生成电路不会影响处于锁定状态的锁相环的环路动态特性。快速锁定电流生成电路旨在提供除了原始电荷泵电流的锁定电流Ilock,以加快锁定过程。锁定电流Ilock不是恒定的,其中,
Ilock=k·2ID; (7)
由此可见,锁定电流Ilock的大小是由压控振荡器中延迟单元的偏置电流和快速锁定电流生成电路中采用的元器件的参数决定的。
增加了快速锁定电流生成电路后,根据以下公式可以得到环路的阻尼因子ζ:
根据以下公式可以得到环路带宽ωN与输入频率ωref的比值:
其中,ζ0为现有的自偏置锁相环的阻尼系统;表示现有的自偏置锁相环的环路带宽与输入频率的比值;由此可见,对于任意个参考时钟,本发明提供的自偏置锁相环的环路带宽扩大了从而加快锁定速度。同时,两个参数在锁定状态下将与原始自偏置锁相环保持一致,因此也不会引入稳定性问题。
如图3所示,本实施例中的快速锁定电流生成电路包括一个异或门和电流镜电路,异或门的两个输入端分别与鉴频鉴相器的两个输出端连接,异或门的输出信号控制电流镜电路的工作。这样能够简单有效的实现快速锁定电流生成电路只在锁相环进行捕获的过程中工作,当锁相环锁定以后,快速锁定电流生成电路自动停止工作。本实施例中采用的电流镜电路中包括7个场效应管和一个非门,其中,异或门的输出端分别与第一P沟道场效应管M1的栅极、第一N沟道场效应管M3的栅极和非门的输入端连接,第一P沟道场效应管M1的源极、第二P沟道场效应管M2的源极和第三P沟道场效应管M5的源极均接电源,第一P沟道场效应管M1的漏极分别与第二P沟道场效应管M2的栅极、第二P沟道场效应管M2的漏极、第三P沟道场效应管M5的栅极和第一N沟道场效应管M3的漏极连接,第一N沟道场效应管M3的源极与第二N沟道场效应管M4的漏极连接,第二N沟道场效应管M4的源极接地,第二N沟道场效应管M4的栅极与偏置生成器生成的偏置电压VBN连接,第三P沟道场效应管M5的漏极分别与第三N沟道场效应管M6的漏极和栅极连接,第三N沟道场效应管M6的源极接地,非门的输出端与第四N沟道场效应管M7的栅极连接,第四N沟道场效应管M7的源极接地,第四N沟道场效应管M7的漏极与第三N沟道场效应管M6的栅极连接,第三N沟道场效应管M6的栅极为输出端。
其中,第一P沟道场效应管M1、第二P沟道场效应管M2、第一N沟道场效应管M3和第二N沟道场效应管M4为输入晶体管,所以第一P沟道场效应管M1、第二P沟道场效应管M2、第一N沟道场效应管M3和第二N沟道场效应管M4采用的尺寸与压控振荡器的延时单元中对应的晶体管的尺寸相同,以确保快速锁定电流生成电路产生的锁定电流Ilock与压控振荡器的延时单元的偏置电流ID严格成正比。如图4所示,第一P沟道场效应管M1与压控振荡器的延时单元中P沟道场效应管M8的尺寸相同,第二P沟道场效应管M2与压控振荡器的延时单元中P沟道场效应管M9的尺寸相同,第一N沟道场效应管M3与压控振荡器的延时单元中N沟道场效应管M10的尺寸相同,第二N沟道场效应管M4与压控振荡器的延时单元中N沟道场效应管M11的尺寸相同。第三P沟道场效应管M5和第三N沟道场效应管M6的尺寸大小决定了k的值,即对锁定电流Ilock的大小有影响。第一P沟道场效应管M1和第四N沟道场效应管M7是使能晶体管,在每次开关时会引入小的延迟tdelay。所以,如图4所示,快速锁定电流生成电路在每次被开启时,其输出的锁定电流Ilock必须经历一定延迟才能将输出电压VLCPNBS从0增加到正确的电压值。并且该电路输出电流在其输出电压VLCPNBS升至阈值电压VT之前几乎为零。这种小的延迟是有益的,在输出时钟和参考时钟之间相位误差小于某个值之前,由于tdelay的原因,快速锁定电流生产电路将根本不会被启用,这将有利于进一步缩短锁定时间,特别是对于十分接近锁定状态的情况或参考频率较大的情况,即N较小。对于参考频率很高的情况,一般N将会很小,这会使原始电荷泵电流ICP就偏大。在这种情况下,原始带宽就将足够宽,锁相环表现出出色的锁定性能,而无需额外的锁定电流。因此,在这种情况下,使能晶体管所增加的延迟可以使锁定电流在系统锁定前提前被切断,这不但不会使情况恶化,而且可以保持原始的良好锁定性能。而当环路接近锁定状态时,相位误差已减小到一个很小的值。如果在这种情况下,如果仍将较大的Ilock仍添加到电荷泵电流中,则该锁相环的压控振荡器控制电压很可能会反复振动,难以锁定。因此,该微小延迟tdelay可以减少捕获过程中的微小波动。
如图5~图6所示,本实施例提供的自偏置锁相与现有的自偏置锁相环相比,在相同分频比N的情况下,本实施例提供的自偏置锁相环的锁定时间明显小于现有的自偏置锁相环的锁定时间,同时,本实施例提供的自偏置锁相环随着分频比N的增加,其锁定的时间并没有增加太多。
本实施例通过增加电荷泵电流以调整锁相环的带宽,该带宽取决于工作频率,并能够在较大的N下获得更短的锁定时间。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (6)
1.一种自偏置锁相环,包括鉴频鉴相器、电荷泵、环路滤波器、偏置生成器、压控振荡器、可编程1/N电流镜和分频器;其中,所述鉴频鉴相器检测输入参考时钟与输出时钟的相位差和频率差,根据检测结果输出控制信号给电荷泵;所述电荷泵输出电流脉冲信号对环路滤波器进行充放电,环路滤波器将电流信号的低频部分转化为控制电压输入到偏置生成器;所述偏置生成器根据接收到的控制电压生成偏置电压输入到压控振荡器,偏置电压对压控振荡器的输出电压进行调整,可编程1/N电流镜将电荷泵的电流控制为压控振荡器的偏置电流得1/N倍,所述分频器将压控振荡器的输出信号进行N分频,降频后的反馈信号为鉴频鉴相器的输入信号,其特征在于:还包括快速锁定电流生成电路,所述快速锁定电流生成电路通过鉴频鉴相器的输出信号控制给电流泵提供补充电流,提供的补充电流值随偏置生成器生成的偏置电压变化。
2.根据权利要求1所述的自偏置锁相环,其特征在于:所述快速锁定电流生成电路包括异或门和电流镜电路,其中鉴频鉴相器的输出信号分别为异或门的输入信号,所述异或门的输出信号控制电流镜电路工作。
3.根据权利要求2所述的自偏置锁相环,其特征在于:所述电流镜电路包括七个场效应管和一个非门,其中,异或门的输出端分别与第一P沟道场效应管M1的栅极、第一N沟道场效应管M3的栅极和非门的输入端连接,第一P沟道场效应管M1的源极、第二P沟道场效应管M2的源极和第三P沟道场效应管M5的源极均接电源,第一P沟道场效应管M1的漏极分别与第二P沟道场效应管M2的栅极、第二P沟道场效应管M2的漏极、第三P沟道场效应管M5的栅极和第一N沟道场效应管M3的漏极连接,第一N沟道场效应管M3的源极与第二N沟道场效应管M4的漏极连接,第二N沟道场效应管M4的源极接地,第二N沟道场效应管M4的栅极与偏置生成器生成的偏置电压连接,第三P沟道场效应管M5的漏极分别与第三N沟道场效应管M6的漏极和栅极连接,第三N沟道场效应管M6的源极接地,非门的输出端与第四N沟道场效应管M7的栅极连接,第四N沟道场效应管M7的源极接地,第四N沟道场效应管M7的漏极与第三N沟道场效应管M6的栅极连接,第三N沟道场效应管M6的栅极为输出端。
4.根据权利要求3所述的自偏置锁相环,其特征在于:第一P沟道场效应管M1、第二P沟道场效应管M2、第一N沟道场效应管M3和第二N沟道场效应管M4的尺寸与压控振荡器的延时单元中对应的晶体管的尺寸相同。
5.一种快速锁定自偏置锁相环的方法,其特征在于:通过鉴频鉴相器的输出信号控制快速锁定电流生成电路给电流泵提供补充电流,提供的补充电流值随偏置生成器生成的偏置电压变化。
6.根据权利要求5所述的快速锁定自偏置锁相环的方法,其特征在于:所述快速锁定电流生成电路包括异或门和电流镜电路,其中鉴频鉴相器的输出信号分别为异或门的输入信号,所述异或门的输出信号控制电流镜电路工作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110548884.4A CN113300706A (zh) | 2021-05-20 | 2021-05-20 | 自偏置锁相环及快速锁定自偏置锁相环的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110548884.4A CN113300706A (zh) | 2021-05-20 | 2021-05-20 | 自偏置锁相环及快速锁定自偏置锁相环的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113300706A true CN113300706A (zh) | 2021-08-24 |
Family
ID=77322822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110548884.4A Pending CN113300706A (zh) | 2021-05-20 | 2021-05-20 | 自偏置锁相环及快速锁定自偏置锁相环的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113300706A (zh) |
-
2021
- 2021-05-20 CN CN202110548884.4A patent/CN113300706A/zh active Pending
Non-Patent Citations (1)
Title |
---|
BINGHUI WANG等: "A 3-6GHz 5-to-512 Multiplier Adaptive Fast-Locking Self-Biased PLL in 28nm CMOS", 《2021 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6346861B2 (en) | Phase locked loop with high-speed locking characteristic | |
US6937075B2 (en) | Method and apparatus for reducing lock time in dual charge-pump phase-locked loops | |
US7907022B2 (en) | Phase-locked loop and method for operating the same | |
US6329882B1 (en) | Third-order self-biased phase-locked loop for low jitter applications | |
JP7417718B2 (ja) | 制御信号パルス幅抽出に基づくフェーズロック加速回路及びフェーズロックループシステム | |
US7276944B2 (en) | Clock generation circuit and clock generation method | |
KR100717103B1 (ko) | 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로 | |
US6005425A (en) | PLL using pulse width detection for frequency and phase error correction | |
US7920000B2 (en) | PLL circuit and method of controlling the same | |
US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
US6526111B1 (en) | Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing | |
CN102347765A (zh) | 一种时钟与数据恢复系统、相位调整方法及鉴相器 | |
US20230344434A1 (en) | Automatic Hybrid Oscillator Gain Adjustor Circuit | |
EP2752993A1 (en) | Phase frequency detector circuit | |
WO2000060740A1 (en) | Differential charge pump with common mode feedback | |
JP2002043939A (ja) | Pll周波数シンセサイザ回路 | |
JP5101058B2 (ja) | 電源補償電圧および電流源 | |
KR100817286B1 (ko) | 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법 | |
CN113300706A (zh) | 自偏置锁相环及快速锁定自偏置锁相环的方法 | |
KR100842727B1 (ko) | 전압 제어 발진기 및 이를 구비한 위상고정루프회로 | |
WO2021166176A1 (ja) | 位相同期回路、送受信回路及び半導体集積回路 | |
JP3781725B2 (ja) | 位相同期ループ回路 | |
JP4082507B2 (ja) | 位相同期回路 | |
US6690217B2 (en) | Data width corrector | |
JP2003046387A (ja) | Pll回路及びクロック生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210824 |