KR940005459A - Pll회로 - Google Patents

Pll회로 Download PDF

Info

Publication number
KR940005459A
KR940005459A KR1019930011289A KR930011289A KR940005459A KR 940005459 A KR940005459 A KR 940005459A KR 1019930011289 A KR1019930011289 A KR 1019930011289A KR 930011289 A KR930011289 A KR 930011289A KR 940005459 A KR940005459 A KR 940005459A
Authority
KR
South Korea
Prior art keywords
phase
signal
voltage controlled
pll circuit
phase difference
Prior art date
Application number
KR1019930011289A
Other languages
English (en)
Inventor
오사무 타케토시
쯔구야스 하쯔다
세이지 야마구치
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR940005459A publication Critical patent/KR940005459A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 PLL회로에 관한 것으로서, 주파수 가변범위를 확대해도 고속인입동작을 실현할 수 있는 PLL회로를 제공하는 것을 목적으로 한것이며, 그 구성에 있어서, 위상비교기(1), 필터(2), 3개의 전압제어발진기(3) (VCO(1)∼VCO(3)), 멀티플렉서(4) 및 분주기(7)에 의해 루프회로를 구성한다.
VCO(1)∼VCO(3)은 서로 다른 중심주파수를 가지고, 또한 각각 필터(2)로부터의 위상제어 신호Vcnt의 전압치에 따라서 발진주파수가 제어된다. 이들 병열동작하는 VCO(1)∼VCO(3)중의 사용할 VCO의 절환을 멀티플렉서(4)에 의해 행한다.
그 때문에, 기준신호 ø1에 대한 내부신호 ø2의 위상지연을 표시한 디지틀위상차신호 UP의 펄스가 위상비교기(1)로부터 연속 2회 출력된 경우 또는 내부신호 ø2의 위상전진을 표시한 디지틀위상차신호 DOWN의 펄스가 연속2회출력된 경우에는, 카운터(5)에 의해, 시프트레지스터(6)를 개재해서 멀티플렉서(4)를 절환하도록한 것을 특징으로 한것이다. (제1도)

Description

PLL회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 PLL회로의 블록도,
제2도는 제1도의 PLL회로중의 각 VCO의 주파수가변범위를 오버랩시키지 않는 경우의 그 PLL회로에 있어서의 목표주파수에의 추종동작을 표시한 주파수록성도,
제7도는 본 발명의 제2실시예에 관한 PLL회로의 블록도.

Claims (17)

  1. 기준신호와 내부신호와의 위상을 비교해서 그 위상차에 따른 위상차신호를 출력하기 위한 위상비교기와, 상기 위상차신호에 따른 전압치를 가진 위상제어신호를 생성하기 위한 필터와, 서로다른 중심주파수를 가지고 또한 각각 상기 위상제어신호의 전압치에 따라서 발진주파수가 제어되는 복수의 전압제어발진기와, 상기 위상차 신호 또는 위상제어신호에 의거하여 상기 복수의 전압제어발진기의 출력중의 1개를 선택하기 위한 선택기와, 상기 선택된 전압제어발진기의 출력을 분주하므로서 상기 내부신호를 생성하기 위한 분주기를 구비한 것을 특징으 로 하는 PLL회로.
  2. 제1항에 있어서, 상기 복수의 전압제어발진기는, 위상제어신호의 전압치변화량에 대한 발진주파수의 변화량이 서로 동등한 것을 특징으로 하는 PLL회로.
  3. 제1항에 있어서, 상기 복수의 전압제어발진기는, 주파수가변범위가 서로 겹치는 것을 특징으로 하는 PLL회로.
  4. 제1항에 있어서, 상기 선택기는, 상기 위상차신호 또는 위상제어신호의 이력에 의거하여 상기 복수의 전압 제어발진기의 출력의 절환을 행하는 것을 특징으로 하는 PLL회로.
  5. 제1항에 있어서, 상기 선택기는, 외부로부터 상기 복수의 전압제어발진기의 출력의 절환을 제어할 수 있도록 구성된 것을 특징으로 하는 PLL회로.
  6. 제1항에 있어서, 상기 분주기는, 분주비가 1/n (n은 정의 정수)인것을 특징으로 하는 PLL회로.
  7. 기준신호와 내부신호와의 위상을 비교해서 그 위상차에 따른 위상차신호를 출력하기 위한 위상비교기와, 상기 위상차신호에 따른 전압치를 가진 위상제어신호를 생성하기 위한 필터와, 서로다른 중심주파수를 가지고 또한 각각 상기 위상제어신호의 전압치에 따라서 발진주파수가 제어되는 복수의 전압제어발진기와, 상기 복수의 전압제어발진기의 각각의 발진·정지상태를 절환하기 위한 제어회로와, 상기 위상제어 신호 또는 위상제어 신호에 의거하여 상기 복수의 전압제어발진기의 출력중의 1개를 선택하기 위한 선택기와, 상기 선택된 전압제어발진기의 출력을 분주하므로서 상기 내부신호를 생성하기 위한 분주기를 구비한 것을 특징으로 하는 PLL회로.
  8. 제7항에 있어서, 상기 복수의 전압제어발진기는, 위상제어신호의 전압치변화량에 대한 발진주파수의 변화량이 서로 동등한 것을 특징으로 하는 PLL회로.
  9. 제7항에 있어서, 상기 복수의 전압제어발진기는, 주파수가변범위가 서로 겹치는 것을 특징으로 하는 PLL회로.
  10. 제7항에 있어서, 상기 제어회로는, 상기 위상차신호에 의거하여 동작이 제어되는 것을 특징으로 하는 PLL회로.
  11. 제7항에 있어서, 상기 선택기는, 상기 위상차신호 또는 위상제어신호의 이력에 의거하여 상기 복수의 전압제어발진기의 출력의 절환을 행하는 것을 특징으로 하는 PLL회로.
  12. 제7항에 있어서, 상기 선택기는, 외부로부터 상기 복수의 전압제어발진기의 출력의 절환을 제어할 수 있도록 구성된 것을 특징으로 하는 PLL회로.
  13. 제7항에 있어서, 상기 분주기는, 분주비가 1/n (n은 정의 정수)인 것을 특징으로 하는 PLL회로.
  14. 기준신호와 내부신호와의 위상을 비교해서 그 위상차에 따른 위상차신호를 출력하기 위한 위상비교기와,상기 위상차신호에 따른 전압치를 가진 위상제어신호를 생성하기 위한 필터와, 각각 상기 위상제어신호의 전압치에 따라서 지연시간이 제어되는 복수의 지연회로를 연결해서 구성된 전압제어발진기와, 상기 위상차신호 또는 위상제어신호에 의거하여 상기 전압제어발진기중의 지연회로의 연결수를 절환하기 위한 선택기와, 상기 전압제어발진기의 출력을 분주하므로서 상기 내부신호를 생성하기 위한 분주기를 구비하는 것을 특징으로 하는 PLL회로.
  15. 제14항에 있어서, 상기 선택기는, 상기 위상차신호 또는 위상제어신호의 이력에 의거하여 상기 복수의 지연회로의 연결수의 절환을 행하는 것을 특징으로 하는 PLL회로.
  16. 제14항에 있어서, 상기 선택기는, 외부로부터 상기 복수의 지연회로의 연결수의 절환을 제어할 수 있도록 구성된 것을 특징으로 하는 PLL회로.
  17. 제14항에 있어서, 상기 분주기는, 분주비 I/n (n은 정의 정수)인 것을 특징으로 하는 PLL회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011289A 1992-06-22 1993-06-21 Pll회로 KR940005459A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-162477 1992-06-22
JP16247792 1992-06-22

Publications (1)

Publication Number Publication Date
KR940005459A true KR940005459A (ko) 1994-03-21

Family

ID=15755366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011289A KR940005459A (ko) 1992-06-22 1993-06-21 Pll회로

Country Status (2)

Country Link
US (1) US5389898A (ko)
KR (1) KR940005459A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739998B1 (ko) * 2001-12-20 2007-07-16 매그나칩 반도체 유한회사 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710214B2 (ja) * 1994-08-12 1998-02-10 日本電気株式会社 フェーズロックドループ回路
US5677649A (en) * 1994-08-17 1997-10-14 Micron Technology, Inc. Frequency-variable oscillator controlled high efficiency charge pump
JPH08110764A (ja) * 1994-10-12 1996-04-30 Canon Inc 表示制御方法及び装置
US5694308A (en) * 1995-07-03 1997-12-02 Motorola, Inc. Method and apparatus for regulated low voltage charge pump
US5686864A (en) * 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
US5638028A (en) * 1995-10-12 1997-06-10 Microsoft Corporation Circuit for generating a low power CPU clock signal
US5648744A (en) * 1995-12-22 1997-07-15 Microtune, Inc. System and method for voltage controlled oscillator automatic band selection
JP3695819B2 (ja) 1996-01-16 2005-09-14 株式会社東芝 信号処理回路及びこれを用いた再生装置
JP3564855B2 (ja) * 1996-02-29 2004-09-15 ソニー株式会社 リングオシレータ及びｐｌｌ回路
JP4319259B2 (ja) * 1996-07-02 2009-08-26 株式会社東芝 アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置
US5847617A (en) * 1996-08-12 1998-12-08 Altera Corporation Variable-path-length voltage-controlled oscillator circuit
JPH1070441A (ja) * 1996-08-27 1998-03-10 Mitsubishi Electric Corp 半導体装置
US5838204A (en) * 1996-09-11 1998-11-17 Oki America, Inc. Phase locked loop with multiple, programmable, operating frequencies, and an efficient phase locked loop layout method
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
IT1295950B1 (it) * 1997-11-06 1999-05-28 Cselt Centro Studi Lab Telecom Circuito ad aggancio di fase.
JP2908398B1 (ja) * 1998-01-14 1999-06-21 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路および発振器の遅延素子
US5903195A (en) * 1998-01-30 1999-05-11 International Business Machines Corporation Automatically ranging phase locked loop circuit for microprocessor clock generation
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法
DE19823103C2 (de) * 1998-05-22 2002-09-26 Ericsson Telefon Ab L M Mehrfachband-Frequenzgenerierung mit einer PLL-Schaltung
JP3250796B2 (ja) 1998-05-26 2002-01-28 松下電器産業株式会社 受信機
US6023198A (en) * 1998-06-08 2000-02-08 Motorola, Inc. Self-tuning and temperature compensated voltage controlled oscillator
JP4083894B2 (ja) * 1998-10-23 2008-04-30 株式会社ルネサステクノロジ 位相同期ループ回路および電圧制御型発振器
DE69821765D1 (de) * 1998-11-06 2004-03-25 Bosch Gmbh Robert Umschaltbare Schleife für Frequenzaufwärtswandlung für eine Senderstufe eines Mobiltelefons
US6791379B1 (en) * 1998-12-07 2004-09-14 Broadcom Corporation Low jitter high phase resolution PLL-based timing recovery system
US6310498B1 (en) * 1998-12-09 2001-10-30 Agere Systems Guardian Corp. Digital phase selection circuitry and method for reducing jitter
DE19857303A1 (de) 1998-12-14 2000-06-15 Thomson Brandt Gmbh Verfahren zum Ansteuern einer Empfangsstufe
US6785525B2 (en) * 1999-05-21 2004-08-31 Telefonaktiebolaget L M Ericsson (Publ) Multiband frequency generation using a single PLL-circuit
AU5299600A (en) * 1999-05-26 2000-12-12 Broadcom Corporation Integrated vco
US6188287B1 (en) 1999-09-27 2001-02-13 Motorola, Inc. Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit
US6194975B1 (en) 1999-12-13 2001-02-27 Motorola, Inc. Dual band VCO with improved phase noise
JP3559743B2 (ja) * 1999-12-17 2004-09-02 日本オプネクスト株式会社 位相周波数同期回路および光受信回路
US6731712B1 (en) * 2000-02-04 2004-05-04 Conexant Systems, Inc. Fully integrated broadband tuner
US6310523B1 (en) * 2000-05-08 2001-10-30 National Science Council Wide-range and low-power consumption voltage-controlled oscillator
JP2002016493A (ja) * 2000-06-30 2002-01-18 Hitachi Ltd 半導体集積回路および光伝送用送信回路
EP1213840A1 (en) * 2000-12-07 2002-06-12 Nokia Corporation Radio transceiver having a phase-locked loop circuit
DE60134115D1 (de) 2001-02-06 2008-07-03 St Microelectronics Srl Ladungspumpe für einen nichtflüchtigen Speicher mit Lesespannungsregelung in der Gegenwart von Schräglauf von Adressen, und nichtflüchtiger Speicher mit solcher Ladungspumpe
TW494636B (en) * 2001-02-26 2002-07-11 Realtek Semiconductor Co Ltd Spread spectrum phase-locked loop circuit with adjustable spread bandwidth
JP4371598B2 (ja) * 2001-03-16 2009-11-25 株式会社東芝 逓倍クロック発生回路
US7103127B2 (en) * 2001-03-30 2006-09-05 Skyworks Solutions, Inc. System for controlling the frequency of an oscillator
US6781470B2 (en) * 2001-09-26 2004-08-24 General Atomics Tunable oscillator
JP3795364B2 (ja) * 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
DE10238029A1 (de) * 2002-08-20 2004-03-04 Infineon Technologies Ag Phasenregelkreis
US6930561B2 (en) * 2002-09-24 2005-08-16 Honeywell International, Inc. Multi-band voltage controlled oscillator
US7391838B2 (en) * 2002-11-01 2008-06-24 Broadcom Corporation Transceiver system and method supporting multiple selectable voltage controlled oscillators
US6774732B1 (en) 2003-02-14 2004-08-10 Motorola, Inc. System and method for coarse tuning a phase locked loop (PLL) synthesizer using 2-PI slip detection
US6876263B1 (en) * 2003-03-05 2005-04-05 Applied Micro Circuits Corporation Dual voltage-controlled oscillator structure with powder-down feature
US8934597B2 (en) * 2003-03-12 2015-01-13 Infineon Technologies Ag Multiple delay locked loop integration system and method
US6958658B2 (en) * 2003-03-25 2005-10-25 Intel Corporation Circuit and method for generating a clock signal
US6911872B2 (en) * 2003-03-25 2005-06-28 Intel Corporation Circuit and method for generating a clock signal
US6960950B2 (en) * 2003-03-25 2005-11-01 Intel Corporation Circuit and method for generating a clock signal
US7109763B1 (en) * 2003-03-26 2006-09-19 Cypress Semiconductor, Corp. Phase locked loop operable over a wide frequency range
WO2005039051A1 (ja) * 2003-10-17 2005-04-28 Fujitsu Limited 半導体装置及び電圧制御発振回路
US6954091B2 (en) * 2003-11-25 2005-10-11 Lsi Logic Corporation Programmable phase-locked loop
US7138877B2 (en) * 2004-04-21 2006-11-21 Rambus Inc. PLL and method for providing a single/multiple adjustable frequency range
KR100584602B1 (ko) * 2004-07-20 2006-05-30 삼성전자주식회사 화상형성장치의 환경 변화에 따른 링 오실레이터 설정장치및 방법
DE102004038100B3 (de) * 2004-08-05 2006-04-13 Texas Instruments Deutschland Gmbh Erzeugung eines Takts mit gespreiztem Frequenzspektrum
JP2006157630A (ja) * 2004-11-30 2006-06-15 Nec Electronics Corp Ｐｌｌ回路
US7499513B1 (en) * 2004-12-23 2009-03-03 Xilinx, Inc. Method and apparatus for providing frequency synthesis and phase alignment in an integrated circuit
US7746181B1 (en) 2005-01-28 2010-06-29 Cypress Semiconductor Corporation Circuit and method for extending the usable frequency range of a phase locked loop (PLL)
US7821350B2 (en) * 2007-01-19 2010-10-26 Qualcomm Incorporated Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors
US7692497B2 (en) * 2007-02-12 2010-04-06 Analogix Semiconductor, Inc. PLLS covering wide operating frequency ranges
CN101141427B (zh) * 2007-03-15 2011-09-21 中兴通讯股份有限公司 一种利用同步时钟信号对数字信号进行解调的方法和装置
JP2009105651A (ja) * 2007-10-23 2009-05-14 Panasonic Corp Ｐｌｌ回路及び無線通信システム
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
JP5302235B2 (ja) * 2010-02-09 2013-10-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8237513B2 (en) * 2010-06-23 2012-08-07 International Business Machines Corporation Phase locked loop with startup oscillator and primary oscillator
US8378723B1 (en) 2010-10-22 2013-02-19 Altera Corporation Voltage-controlled-oscillator circuitry with power supply noise rejection
US8358159B1 (en) 2011-03-10 2013-01-22 Applied Micro Circuits Corporation Adaptive phase-locked loop (PLL) multi-band calibration
CN103684433B (zh) * 2013-12-18 2016-08-17 北京航天测控技术有限公司 一种宽带频综装置
US10879844B2 (en) 2016-11-29 2020-12-29 Mediatek Inc. Oscillation device
US10498344B2 (en) 2018-03-09 2019-12-03 Texas Instruments Incorporated Phase cancellation in a phase-locked loop
US10686456B2 (en) 2018-03-09 2020-06-16 Texas Instruments Incorporated Cycle slip detection and correction in phase-locked loop
US10496041B2 (en) 2018-05-04 2019-12-03 Texas Instruments Incorporated Time-to-digital converter circuit
US11476947B2 (en) 2019-05-24 2022-10-18 Google Llc Low power coherent receiver for short-reach optical communication
US11843387B1 (en) 2020-08-31 2023-12-12 Apple Inc. Tx-Rx synchronization for reflective optoelectronic systems in portable electronic devices
US11729880B1 (en) 2020-08-31 2023-08-15 Apple Inc. Arbitrary waveform generator for current-controlled elements in portable electronic devices
US11271574B1 (en) 2021-03-10 2022-03-08 Qualcomm Incorporated Frequency synthesizer with selectable modes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938780C3 (de) * 1979-09-25 1982-04-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Regelung einer internen Impulsfolgefrequenz, die um den Faktor n höher ist als eine steuernde, externe Impulsfolgefrequenz
JPS5843632A (ja) * 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド 位相固定回路
US4978927A (en) * 1989-11-08 1990-12-18 International Business Machines Corporation Programmable voltage controlled ring oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739998B1 (ko) * 2001-12-20 2007-07-16 매그나칩 반도체 유한회사 전압제어발진기의 자동보정장치를 구비한 위상동기루프

Also Published As

Publication number Publication date
US5389898A (en) 1995-02-14

Similar Documents

Publication Publication Date Title
KR940005459A (ko) Pll회로
KR100320050B1 (ko) 지연 회로, 클럭 생성 회로 및 위상 동기 회로
KR100232271B1 (ko) 공정 변화에 관계없이 위상 동기 루프 주파수 합성기에서 낮은지터를 보장하는 자동 동기 회로
KR940005934B1 (ko) 위상차 검출회로
RU2085031C1 (ru) Синтезатор частоты для создания синтезированной выходной частоты
KR970019094A (ko) 수평발진회로(a horizontal oscillator)
US4354124A (en) Digital phase comparator circuit
KR930005352A (ko) 반도체 집적회로
KR910007267A (ko) 시간축 발생기 회로와 동일 주파수의 2기준 신호 발생 방법
US4667169A (en) Phase-locked loop frequency synthesizer having reduced power consumption
KR100235075B1 (ko) 초저이득 전압 제어 발진기
KR100912766B1 (ko) 주파수 신시사이저를 위한 교환 위상 듀얼-모듈로스프리-스케일러 회로
KR980006933A (ko) 주파수 신시사이저
US4575867A (en) High speed programmable prescaler
KR100351692B1 (ko) Ｐｌｌ회로 및 이를 이용한 주파수변조방법
JPH06104748A (ja) Ｐｌｌ回路
KR970078031A (ko) Pll주파수 신디사이저 및 그 제어회로
KR100255530B1 (ko) 동기 상태 검출 기능을 가지는 위상 동기 루프 회로
JPH11205094A (ja) 周波数可変発振器
KR950007297A (ko) 위상 동기 루프 및 동작 방법
US11108383B1 (en) Clock phase control
KR960009972B1 (ko) Pll회로
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법
KR970055560A (ko) 디지탈 pll회로
SU788355A1 (ru) Генератор парных импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL