KR960009972B1 - Pll회로 - Google Patents

Pll회로 Download PDF

Info

Publication number
KR960009972B1
KR960009972B1 KR1019910022846A KR910022846A KR960009972B1 KR 960009972 B1 KR960009972 B1 KR 960009972B1 KR 1019910022846 A KR1019910022846 A KR 1019910022846A KR 910022846 A KR910022846 A KR 910022846A KR 960009972 B1 KR960009972 B1 KR 960009972B1
Authority
KR
South Korea
Prior art keywords
signal
voltage controlled
phase
output
pass filter
Prior art date
Application number
KR1019910022846A
Other languages
English (en)
Other versions
KR930015358A (ko
Inventor
유경걸
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019910022846A priority Critical patent/KR960009972B1/ko
Publication of KR930015358A publication Critical patent/KR930015358A/ko
Application granted granted Critical
Publication of KR960009972B1 publication Critical patent/KR960009972B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

요약없음.

Description

PLL회로
제1도는 종래의 PLL(Phase Locked Loop)회로도.
제2도는 본 발명의 일 실시예에 따른 광대역의 입력주파수에 대하여 록킹(Locking) 가능한 PLL회로도.
제3도는 입력주파수대 전압제어발진기 제어전압 및 출력주파수의 관계를 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 위상비교기12 : 로우패스필터
13,14 : 전압제어발진기15 : A/D 변환기
16 : 제어기17 : 멀티플랙서
18 : 분주기
본 발명은 광대역의 입력주파수에 대하여, 예를들어 비디오신호의 디지탈신호처리시 멀티싱크(Multi-Sync)의 수평주파수에 대하여 록킹가능하도록 한 위상동기루프(Phase Locked Loop;PLL)회로에 관한 것이다.
입력신호와 전압제어발진기(VCO)의 발진출력의 위상차를 검출하여 전압제어발진기의 주파수, 위상을 결정하는 PLL회로는 일반적으로 입력주파수의 변화에 대하여 한정된 록킹범위를 갖는다. 제1도는 종래의 대표적인 PLL회로도로서, 입력되는 주파수와 귀환신호를 위상비교하기 위한 위상비교기(1), 위상비교된 신호를 DC레벨로 만들기 위해 로우패스필터(2), DC레벨에 의한 발진주파수를 변화시키기 위한 전압제어발진기(3), 발진주파수를 분주하여 위상비교기(1)의 귀환신호로 인가시키기 위한 분주기(4)로 구성된다. 이와 같이 구성되는 PLL회로는 앞서 설명한 바와 같이 입력주파수의 변화에 대하여 한정된 록킹범위를 가지며 이 범위는 구성소자를 변화시킴으로 인하여 록킹범위를 어느 정도까지는 변화시킬 수 있으나 일정한 범위이내로 제한되어 있다. 넓은 범위의 입력주파수의 변화에 대하여 록킹동작을 하고자 할 경우는 여러종류의 분주기나 전압제어발진기를 가지고 분주기나 전압제어발진기를 수동으로 선택해 주어 록킹을 유도해서 입력되는 신호의 위상과 주파수를 일치시킨 출력을 내보내게 되나, 이는 넓은 범위의 주파수를 모두 록킹시킬때는 한계가 있었다. 또한, 분주기를 입력주파수에 대응하여 여러개 구성해 주어 적절한 선택에 의해 바꾸어 줌으로써 록킹시킬 수도 있으나 이와 같은 구성은 매우 복잡하여 제품화가 어려운 실정이다.
상술의 문제점을 해결하기 위한 본 발명의 목적은 다수의 전압제어발진기를 이용하여 하나의 전압제어발진기의 허용범위를 넘으면 해당허용범위의 다른 전압제어발진기를 사용하도록 자동으로 전환시키는 광대역의 입력 주파수에 대하여 록킹가능한 PLL회로를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 특징은 입력단을 통해 인가되는 신호의 위상을 록킹시켜 출력단을 통해 출력되는 PLL회로에 있어서, 소정 주파수를 갖는 신호를 입력받아 위상동기루프에 의해 생성되는 신호와 위상비교하는 위상비교기와, 상기 위상비교기의 출력신호를 저역통과시키는 로우패스필터와, 상기 로우패스필터의 출력단에 서로 병렬로 연결되고, 각각 서로 다른 주파수대역을 갖는 다수의 전압제어발진기들과, 상기 전압제어발진기들로부터의 출력신호들 각각을 입력받아 선택제어수단으로부터의 제어신호에 따라 어느 하나의 신호를 선택 출력하는 선택부, 및 상기 로우패스필터의 출력신호레벨에 따라 제어신호를 상기 선택부로 인가하는 선택제어수단을 포함하는 PLL회로에 있다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제2도는 본 발명의 일 실시예에 따라 광대역의 입력주파수에 대하여 록킹가능한 PLL회로도로서, 입력되는 주파수와 귀환신호를 위상비교하기 위한 위상비교기(11), 위상비교기(11)의 출력신호인 위상비교신호의 저역을 통과시켜 DC레벨을 만들기 위한 로우패스필터(12), 로우패스필터(12)의 출력단에 각각이 병렬로 연결되고 허용범위가 서로 다른 다수의 전압제어발진기로 이루어지며 로우패스필터(12)의 출력인 DC레벨에 의해 발진 주파수가 변화되는 전압제어발진기들(13,14), 로우패스필터의 출력단의 다른 일측으로 연결되어 2개의 전압제어발진기(13,14)에 인가되는 DC레벌을 감지해서 디지탈신호로 만들기 위한 A/D(Analog to Dig ital)변환기(15), DC레벨의 감지출력인 디지탈신호에 따라 전압제어발진기들(13,14)중에서 정상동작중인 하나의 전압제어발진기를 선택하기 위한 선택신호를 발생하기 위한 제어기(16), 제어기(16)의 선택신호에 따라 제1전압제어발진기(13)와 제2전압제어발진기(14) 중 하나만을 출력신호로 내보내기 위한 멀티플렉서(17), 멀티플랙서(17)의 출력을 분주하여 위상비교기(11)의 귀환신호로 인가시키기 위한 분주기(18)로 구성된다.
입력주파수의 전압제어발진기제어전압 및 출력주파수의 관계도인 제3도를 참조하여 본 발명의 PLL회로동작을 설명한다.
우선, 위상비교기(11)에 인가되는 입력주파수의 범위(A-C)중 A에서 B까지의 구간과 B에서 C까지의 구간을 구별하고 전압제어발진기제어전압의 상한을 가, 하한을 나라고 정한다. 초기상태에 위상비교기(11)에는 항상 A에서 B까지의 구간을 입력주파수가 인가된다고 하면, 이 구간내에서는 A/D변환기(15)를 통해 디지탈신호로 변환된 DC레벨을 감지하여 제어기(16)에서 멀티플렉서(17)의 선택단자(SEC)를 제어해서 제1전압제어발진기(13)의 출력을 선택하게 된다. 한편, 이 상태에서 B에서 C까지의 구간을 입력 주파수가 위상비교기(11)에 인가되게 되면 제1전압제어발진기(13)는 록킹범위를 벗어나게 된다. 즉, 로우패스필터(12)를 통한 DC레벨이 제3도의 점선과 같은 상한전압 가를 넘게된다. 이때, 변동된 DC레벨을 감지해서 제어기(16)에서는 멀티플랙서(17)의 선택단자(SEC)를 제어해서 제1전압제어발진기(13)와 중심주파수가 다른 제2전압제어발진기(14)의 출력을 선택하게 한다. 이에 따라, 전압제어발진기제어전압이 허용되는 DC레벨인 상한전압 가와 하한전압 나 사이에 떨어지게 되어, B에서 C구간의 입력주파수에 대하여 록킹된 출력을 내보내게 된다.
이와 반대로, B에서 C구간 사이의 입력주파수가 위상비교기(11)에 인가되어 제2전압제어발진기(14)에 의해 록킹된 출력을 내보내고 있는 상태에서 A에서 B구간 사이의 입력주파수가 위상비교기(11)에 인가될 경우에는, 제3도의 일점쇄선으로 나타낸 바와 같이 전압제어발진기제어전압의 하한인 나 이하로 떨어지게 된다. 그러면, 제어기(16)에서는 멀티플랙서(17)의 선택단자(SEC)를 다시 제어해서 제1전압제어발진기(13)의 출력을 선택하게 된다. 이에 따라, 전압제어발진기제어전압이 허용되는 DC래벨인 상한전압 가와 하한전압 나 사이에 오게되어 A에서 B구간 사이의 입력주파수에 대해 록킬된 출력을 내보낼 수 있게 된다.
결과적으로, 2개의 전압제어발진기를 사용하여 전압제어발진기제어전압에 따라 적절하게 선택해 줌으로써 광대역의 입력신호에 대해 간단하게 록킹된 출력신호를 얻을 수 있게 된다. 본 발명의 실시예에서는 2개의 전압제어발진기를 사용하였지만 그 이상의 전압제어발진기를 사용할 경우 더 넓은 범위의 입력주파수신호에 대해 록킹된 출력을 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 중신주파수가 다른 2개 이상의 전압제어발진기로 구성된 전압제어 발진기군을 마련하여 이들의 허용된 전압제어발진기제 DC전압에 따라 제어기에서 감지하여 자동으로 적절히 선택해 주게 되므로 입력주파수의 변화에 대하여 록킹된 출력주파수를 얻을 수 있게 된다. 이에 따라 기존의 PLL방식과는 달리 의도된 입력기준주파수에 관계없이 광대역의 록킹범위를 갖게 된다. 특히 비디오신호의 디지탈신호 처리시 넓은 범위의 멀티싱크 수평주파수에 대하여 라인록킹된 출력주파수를 안정되게 얻을 수 있는 효과가 있다.
본 발명은 상기 실시예에 한정되는 것이 아니고 당업계의 숙련자에 의해 본 발명의 범주를 벗어나지 않는 범위내에서 다양하게 변형 실시될 수 있음은 물론이다.

Claims (3)

  1. 입력단을 통해 인가되는 신호의 위상을 록킹시켜 출력단을 통해 출력되는 PLL회로에 있어서, 소정 주파수를 갖는 신호를 입력받아 위상동기루프에 의해 생성되는 신호와 위상비교하는 위상비교기; 상기 위상비교기의 출력신호를 저역통과시키는 로우패스필터; 상기 로우패스필터의 출력단에 서로 병렬로 연결되고, 각각 서로 다른 주파수대역을 갖는 다수의 전압제어발진기들; 상기 전압제어발진기들로부터의 출력신호들 각각을 입력받아 선택제어수단으로부터의 제어신호에 따라 어느 하나의 신호를 선택 출력하는 선택부; 및 상기 로우패스필터의 출력신호레벨에 따라 제어신호를 상기 선택부로인가하는 선택제어수단을 포함하는 것을 특징으로 하는 PLL회로.
  2. 제1항에 있어서, 상기 선택부의 출력단과 상기 위상비교기의 입력단 사이에는 분주기가 추가로 연결되는 것을 특징으로 하는 PLL회로.
  3. 제1항 또는 제2항에 있어서, 상기 선택제어수단은 상기 로우패스필터의 DC레벨을 디지탈신호로 변환시키기 위한 A/D변환기; 및 상기 디지탈신호를 감지하여 상기 전압제어발진기들 중 하나의 전압제어발진기 출력을 선택하기 위한 제어신호를 발생하기 위한 제어기로 구성되는 것을 특징으로 하는 PLL회로.
KR1019910022846A 1991-12-13 1991-12-13 Pll회로 KR960009972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022846A KR960009972B1 (ko) 1991-12-13 1991-12-13 Pll회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022846A KR960009972B1 (ko) 1991-12-13 1991-12-13 Pll회로

Publications (2)

Publication Number Publication Date
KR930015358A KR930015358A (ko) 1993-07-24
KR960009972B1 true KR960009972B1 (ko) 1996-07-25

Family

ID=19324726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022846A KR960009972B1 (ko) 1991-12-13 1991-12-13 Pll회로

Country Status (1)

Country Link
KR (1) KR960009972B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511581B2 (en) 2005-12-08 2009-03-31 Electronics And Telecommunications Research Institute Wide-band multimode frequency synthesizer and variable frequency divider
US7726730B2 (en) 2008-04-09 2010-06-01 Hyundai Motor Company Passenger seat device for motor vehicles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511581B2 (en) 2005-12-08 2009-03-31 Electronics And Telecommunications Research Institute Wide-band multimode frequency synthesizer and variable frequency divider
US7726730B2 (en) 2008-04-09 2010-06-01 Hyundai Motor Company Passenger seat device for motor vehicles

Also Published As

Publication number Publication date
KR930015358A (ko) 1993-07-24

Similar Documents

Publication Publication Date Title
US5521948A (en) Frequency synthesizer
US6310498B1 (en) Digital phase selection circuitry and method for reducing jitter
US4205272A (en) Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
US7405627B2 (en) PLL frequency synthesizer
EP0500516A2 (en) Broad band frequency synthesizer for quick frequency retuning
KR100235075B1 (ko) 초저이득 전압 제어 발진기
US5254959A (en) Frequency synthesizer having phase control loop with plural branches
US4706040A (en) Frequency synthesizer circuit
KR910015171A (ko) 선국 회로
KR960009972B1 (ko) Pll회로
KR19980051635A (ko) 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로
US5168360A (en) Sampling clock generating circuit for a-d conversion of a variety of video signals
KR0123775B1 (ko) Pll 회로
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
US3177444A (en) Frequency generator with heterodyne frequency control
JPH0758635A (ja) 周波数シンセサイザ
GB2288931A (en) Frequency synthesizer employing frequency-dividing ratios of 1/N and 1/(N+1)
GB2124047A (en) Frequency synthesiser
JPH06291644A (ja) Pll回路
KR960000053Y1 (ko) 대역가변 dpll회로
JPH0786931A (ja) 周波数シンセサイザ
KR0141689B1 (ko) 고속 pll 주파수 합성회로
JP2622759B2 (ja) Pll回路
KR970008806B1 (ko) 주파수 동기 및 클럭 선택 장치
KR200155562Y1 (ko) 주파수 합성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee