KR100235075B1 - 초저이득 전압 제어 발진기 - Google Patents

초저이득 전압 제어 발진기 Download PDF

Info

Publication number
KR100235075B1
KR100235075B1 KR1019970038721A KR19970038721A KR100235075B1 KR 100235075 B1 KR100235075 B1 KR 100235075B1 KR 1019970038721 A KR1019970038721 A KR 1019970038721A KR 19970038721 A KR19970038721 A KR 19970038721A KR 100235075 B1 KR100235075 B1 KR 100235075B1
Authority
KR
South Korea
Prior art keywords
controlled oscillator
current controlled
current
bias
output
Prior art date
Application number
KR1019970038721A
Other languages
English (en)
Other versions
KR19980018659A (ko
Inventor
유게네 오술리반
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980018659A publication Critical patent/KR19980018659A/ko
Application granted granted Critical
Publication of KR100235075B1 publication Critical patent/KR100235075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

프로그램가능한 분주기 또는 분주기(들) (190) 및 멀티플렉서 (200) 와 함께 제어회로를 사용함으로서 공정변화에 무관하게 전압제어 발진기가 매우 낮은 이득 (Vin-Fout) 특성을 소정 주파수 범위에서 갖도록 한다. 저이득 전압 제어 발진기는 낮은 지터의 위상 동기 루프 (PLL) 시스템의 기본적인 구성요소이다. 프로그램가능한 분주기/분주기(들) (190) 및 멀티플렉서 (200) 은 전류 제어 발진기(들) (180) 의 출력측에 위치된다. 제어회로 (160) 는 전류 제어 발진기(들) (180) 에서 최적 전류범위(들)을 정의한다. 프로그램가능한 분주기가 사용되는 경우, 제어회로 (160) 는 PLL 이 최종적으로 ＂동기된＂ 상태를 얻을 때까지 프로그램가능한 분주기의 분주비를 변화시킨다. 분주기(들) 및 멀티플렉서 (200) 가 사용되는 경우, 제어회로 (160) 은 그 ＂동기된＂ 상태가 달성되었던 때까지, 그 선택된 멀티플렉서 입력을 변화시킨다. 단지 하나의 전류 제어 발진기만이 어느 일순간에 목적을 이룬다. 예를들어, 이 제어회로는 자동-동기 회로일 수도 있다.

Description

초저이득 전압 제어 발진기
본 발명은 전압제어 발진기 (VCOs) 에 관한 것으로, 특히 위상동기 루프시스템에 사용되는 전압제어 발진기에 관한 것이다.
전압 제어 발진기는 그 출력주파수 (Fout) 가 그 입력전압 (Vin) 의 함수인 장치이다. 종종, VCO 는 기준 신호를 추적하는데 이용된다. 위상 동기 루프를 이용하여 이를 수행한다. 위상 검출기는 기준 입력신호 (Fref) 의 위상과 분리되어진 VCO 출력신호 (Fout/N, N= 1, 2, 3, 4, ...) 를 비교한다. 이 위상차에 따라, VCO 의 입력노드는 충전되거나, 방전됨으로써, VCO 발진 주파수를 변화시킨다. 2개의 위상 검출기 입력신호의 주파수가 주어진 오차 범위내에 정합되면, PLL 이 기준 신호에 ＂동기＂되어진다고 지칭된다. VCO 설계는 전체 PLL 의 동작특성을 결정하는데 있어 중요하다. 또한, 입력전압의 미소한 요동에 대한 VCO 의 안정성도 PLL 안정성 및 지터 (jitter) 를 결정하는데 있어 매우 중요하다. 지터는 일련의 연속적인 펄스의 시간 위치에서의 겉보기 (sprious) 변화로서 생각될 수 있다. 이제 VCO 의 전형적인 특성에 대하여 살펴보자.
도 1 에 나타낸 VCO 특성은 간결성을 위하여, DC 입력전압 (Vin) 이 증가함에 따라, 출력 주파수 (Fout) 도 증가하는 것으로 가정한다. 물론, 반대 특성도 존재한다. 온도 및 전원 변화가 발진 주파수를 변화시킬 것이지만 (도 1 에서 ＜－＞ 로 표시됨), 궁극적으로 특성에 존재하는 가장 큰 영향의 경사는 그 제조시간에서의 실제적인 공정 상태 (＂bst＂, ＂typ＂ 및 ＂wst＂) 이다. ＂bst＂ 는 최고 출력 속도에서의 공정상태 (저항기 값, 트랜지스터 변수값, 도선 캐패시턴스 값) 을 나타낸다. ＂typ＂ 는 평균 출력 속도에서의 그와 같은 값들을 나타내는 반면, ＂wst＂ 는 최저 속도에서의 그들의 값을 나타낸다. 도 1 은 통상적인 온도 및 전원 조건을 가정한다.
실제로 필요로하는 출력 목표 (Fout (목표)) 주파수 범위를 발생하는 입력 전압 범위 (Va, Vb, Vc) 는 공정 상태에 매우 의존한다. 따라서, Fout (목표) 주파수 범위에서 발진시키기 위하여 전류 제어 발진기를 필요로 하는 도 2 의 I-Fout 특성에 나타낸 전류 범위 (Ia, Ib 및 Ic) 는 하나의 공정상태로부터 또다른 공정상태로 급격히 변화한다. 요구되는 전류 범위 (Ic) 는 최악의 (＂wst＂) 공정상태에서 가장 넓으며, (Ia) 는 최선의 (＂bst＂) 공정상태에서 가장 좁다.
도 3 은 종래 VCO 를 나타낸 것이다. 종래 VCO (140') 는 DC 입력전압 (Vin) 에 응답하여 바이어스 전압을 발생하는 바이어스 발생기 (170') 및 그 바이어스 전압에 응답하여 출력주파수 (Fout) 를 갖는 출력신호를 발생하는 단일 전류 제어 발진기 (180') 를 포함한다. 그러한 종래 VCO 는, 예를들면, 크라이그 엠. 데이비스 등에게 등록된 미합중국 특허 제 4,876, 519호, 쥬일 제이. 예리넥 등에게 등록된 미합중국 특허 제 5,331,295호, 아토니 비. 칸데이지에게 등록된 미합중국 특허 제 5,359,301호, 대-론지 천 등에게 등록된 미합중국 특허 제 5,300,898호 및 크리스토퍼 사이테라 등에게 등록된 미합중국 특허 제 5,298,870호에 개시되어 있다.
종래에는, 공정상태에 무관하게, 요구된 Fout (목표) 를 얻기 위하여 고정된 전류 범위(Itrad) 가 사용되었다. 도 2 를 보면, 도 3 의 VCO (140') 에 Fout (목표) 주파수 범위에서 발진시키기 위하여, 큰 전류범위 (Ic) 를 필요로하는 최악의 경우에, 이와 대조적으로 단지 작은 전류범위 (Ia) 가 요구되는 최선의 경우에서와 같이, 동일 전류범위가 인가된다. 이제, 이러한 종래의 접근방법을 이용하여, 입력전류에서의 작은 요동이 출력주파수에서의 상당한 변화 (shift) 를 발생하므로써, 지터를 증가시키고, 시스템 안정성을 저하시키는 예를 설명한다.
예를들면, 다음과 같이 가정하자.
(a) Itrad = 250uA, Ia = 20uA, Ib = 40uA 및 Ic =90uA
(b) VCO 가 Ftarget = 120MHz 주파수범위에 걸쳐 작동한다.
(c) 입력전압에서 50mV 요동이 출력전류에서 (Itrad/50) 변화를 발생한다.
입력전류에서 이 5uA 변화는 ＂bst＂, ＂typ＂ 및 ＂wst＂ 경우의 공정상태에 대한 발진주파수 범위에서 30MHz, 15MHz 및 6.67MHz 를 발생할 것이다. 실제로, I-Fout 특성의 경사 (이득) 가 더 급할수록, 주파수 천이가 더 커진다. 따라서, 시스템 안정성이 열화되며, 지터가 증가한다.
따라서, 본 발명의 목적은 시스템 안정성 향상이 가능한 초저이득 전압 제어 발진기를 제공하는데 있다.
본 발명의 또다른 목적은 상술한 유형의 지터 저감이 가능한 매우 적은 이득의 전압 제어 발진기를 제공하는데 있다.
본 발명의 다른 목적은 상세한 설명이 진행됨에 따라 명백히 될 것이다.
따라서, 예컨데 낮은 지터를 발생하기 위해서는, VCO 는 공정변화에 관계없이 목표 Fout (목표) 주파수 범위에서 낮은 이득을 갖는 것이 필요하다. ＂typ＂ 및 ＂bst＂ I-Fout 특성은 도 2 에 나타낸 소정 Fout (목표) 주파수 범위에서 높은 이득을 가지는 반면, 높은 주파수 범위, 즉 M*Fout (목표) 및 P*Fout (목표) 에서 각각 매우 낮은 이득을 갖는다. 따라서, ＂typ＂ 및 ＂bst＂ 전류 제어 발진기를 M*Fout (목표) 및 P*Fout (목표) 저이득 주파수 범위에서 동작하도록 하고, 그들의 각 출력에 분주기 (M 및 P) 를 이용함으로써, 매우 안정하고 낮은 지터 Fout (목표) PLL 시스템이 공정변화에 무관하게 얻어질 수 있다. 각각의 전류 제어 발진기에 최적 전류범위를 제공하고, 동기가 가능하도록 적절한 전류 제어 발진기 출력측을 선택하기 위한 제어 회로가 사용된다.
본 발명은 공정변화에 무관하게 전압 제어 발진기가 매우 낮은 이득 I-Fout 특성을 Fout (목표) 주파수 범위에서 갖는 것을 보장한다.
제어회로로부터의 바이어스 제어 신호 (BC1 내지 BCN) 는 바이어스 발생기의 바이어스 출력 신호 (BG1 내지 BGN) 들중의 하나가 어느순간에 활성인가를 결정한다. 활성 바이어스 출력 신호 (BG1 내지 BGN) 는 전류 제어 발진기 블럭의 전류제어 발진기들중의 하나에서 고유 전류범위, 즉 고유 출력 주파수 범위를 정의한다. 전류 발진기들중의 하나만이 어느 순간에 온이다. 제어신호 (CT1 내지 CTN) 는 멀티플렉서 입력들중의 하나가 어느순간에 활성인가를 결정한다.
다중 전류 제어 발진기 및 분주기, 다중 전류 제어 발진기 또는 분주기를 이용함으로써, 공정 변화에 무관하게 Fout (목표) 주파수 범위에서 매우 낮은 이득전압 제어 발진기 특성을 발생시키는 것이 가능하다. 전류 제어 발진기 I-Fout 특성은 공정 칩의 각 유형 (＂bst＂, ＂typ＂ 및 ＂wst＂) 에 대하여 최적화되어야 한다. 제어회로는 바이어스 발생기가 전류 제어 발진기의 각 유형에 그 최적 전류범위를 제공하고, 소정 Fout (목표) 주파수 범위에서 발진시키는 전류 제어 발진기를 선택하도록 명령하기 위하여 사용된다.
도 1 은 종래 VCO Vin-Fout 특성을 나타낸 도면.
도 2 는 종래 VCO I-Fout 특성을 나타낸 도면.
도 3 은 종래 전압 제어 발진기의 블럭도.
도 4 는 본 발명에 따른 초저이득 전압 제어 발진기의 블럭도.
도 5 는 위상 동기 루프회로에 결합된 본 발명의 실시예 1 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 6 은 본 발명의 실시예 1 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 7 은 본 발명의 실시예 2 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 8 은 본 발명의 실시예 3 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 9 는 본 발명의 실시예 4 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 10 는 본 발명의 실시예 5 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 11 는 본 발명의 실시예 6 에 따른 초저이득 전압 제어 발진기의 블럭도.
도 12 는 본 발명의 실시예 7 에 따른 초저이득 전압 제어 발진기의 블럭도.
※ 도면의 주요부분에 대한 부호의 설명
100 : 위상 동기 루프 회로 110 : 위상 검출기
120 : 충전펌프 130 : 저역필터
140 : VCO 150 : 프로그램가능한 분주기
160 : 제어회로 170 : 바이어스 발생기
180 : 전류 제어 발진기블럭 190 : 분주기 블럭
200 : 멀티플렉서 (MUX)
이하, 본 발명에 따른 매우 낮은 이득전압 제어 발진기를, 도 4 를 참조하여, 설명한다. 나타낸 초저이득 전압 제어 발진기는 VCO 의 I-Fout 특성이 공정 변화에 무관하게 원하는 Fout (목표) 주파수 범위에서 낮은 이득을 갖는 것을 보증한다. VCO 는 제어회로 (160), 바이어스 발생기 (170), 전류 제어 발진기 블럭 (180), 분주기 블럭 (190), 및 n-1 멀티플렉서 (200) 으로 구성된다. 전류 제어 발진기 블럭 (180) 은 하나 또는 그 이상의 전류 제어 발진기 (미도시됨) 을 포함하며, 이는 차후 자세히 설명하기로 한다.
바이어스 발생기 (170) 는 하나이상의 바이어스 출력신호 (BG1 내지 BGN) 을 발생하기 위하여 DC 입력전압 (Vin) 및 제어회로로부터의 바이어스 제어신호 (BC1 내지 BCN) 에 응답한다. 전류 제어 발진기 (CCO) 블럭 (180) 에서 바이어스 발생기 (170) 의 출력측은 하나이상의 전류 제어 발진기의 입력(들) 에 접속된다. 전류 제어 발진기의 각 출력측은 서로 다른 n-1 멀티플렉서 (200) 입력, 또는 고정되거나 프로그램가능한 분주비 (R, ＞1)를 갖는 분주기의 입력측에 직접 접속된다. 만약 하나이상의 전류 제어 발진기가 사용되면, n-1 멀티플렉서 (200) 는 분주기 블럭 (190) 이 하나이상의 출력측을 갖거나, 또는 분주기 블럭이 하나도 사용되지 않는 경우에만 사용된다. n-1 멀티플렉서 (200) 은 n개의 입력신호를 가지며, 단일 출력 주파수 신호 (Fout) 를 갖는다. 고정된/프로그램가능한 분주비 (R(R1, R2, ....)) 를 갖는 분주기에서, 각 분주기의 입력은 대응하는 전류 제어 발진기의 출력측에 접속되고, 각 분주기의 출력측은 n-1 멀티플렉서 (200) 의 서로다른 입력측에 접속된다. 프로그램가능한 분주기 블럭이 사용되는 경우, n-1 멀티플렉서는 CCO 블럭과 프로그램가능한 분주기 블럭의 사이에 위치된다.
이하, 도 4 에 도시된 VCO 의 동작을 설명한다.
제어회로 (160) 으로부터의 바이어스 제어신호 (BC1 내지 BCN) 는 바이어스 발생기 (170) 의 바이어스 출력신호 (BG1 내지 BGN) 들중의 하나가 어느순간에 활성인가를 결정한다. 활성인 (BG1 내지 BGN) 바이어스 출력신호는 전류 제어 발진기 블럭 (180) 의 전류 제어 발진기에서 고유 전류 범위, 즉 고유 출력주파수 범위를 정의한다. 전류 제어 발진기들중의 하나만이 어느순간에 온이다. 선택제어신호 (CT1 내지 CTN) 는 멀티플렉서 (200) 입력들중의 하나가 어느순간에 활성인가를 결정한다.
도 5 는 위상 동기 루프회로 (100) 에 결합된 본 발명에 따른 초저이득 전압 제어 발진기를 나타낸 것이다. 위상 검출기 (110) 는 2개의 출력신호 UP 와 DN 을 발생하기 위하여 기준 신호 (Fref) 와 분주된 출력신호 (Fout/N) 사이의 위상차에 응답한다. 기준 신호 (Fref) 의 주파수가 분주된 출력신호 (Fout/N) 의 VCO 분주 주파수보다 더 큰 경우, UP 신호는 하이이다. 기준 신호 (Fref) 의 주파수가 분주된 출력신호 (Fout/N) 의 VCO 분주 주파수보다 더 작은 경우, DN 신호는 하이이다. 충전펌프 (120) 는 입력신호 (UP 및 DN) 에 응답하여 차이신호 (VCP) 를 발생한다. 저역필터 (LPF) (130) 는 VCP 전압신호를 여파하여, VCO 의 발진 주파수를 제어하기 위하여 사용되는 Vin 신호를 발생한다. 프로그램가능한 분주기 (150) 는 분주된 출력신호 (Fout/N) 를 발생하기 위하여 VCO 의 출력 주파수 신호 (Fout) 는 정수값 (N) 으로 분주한다. 프로그램가능한 분주기 (150) 의 정수값 (N) 은 그 선택 입력에 의해 설정된다. 기준 신호 (Fref) 의 주파수와 분주된 출력신호 (Fout/N) 의 VCO 분주 주파수가 오차범위내에 정합되는 경우, VCO (140) 는 동기의 상태 또는 ＂동기된＂ 상태인 것으로 지칭된다. 이와 반대로, 기준 신호 (Fref) 의 주파수와 분주된 출력신호 (Fout/N) 의 VCO 분주 주파수가 오차범위내에 정합되지 않는 경우, VCO (140) 는 비동기의 상태 또는 ＂비동기된＂ 상태인 것으로 지칭된다. ＂동기된＂ 상태를 얻기위하여 PLL (100) 에 대해 주어진 시간은 록업 (lock-up) 시간 (tlck) 으로 지칭된다. ＂정상 PLL 동작＂ 은 단지 이들 블럭에만 관련된다. 도 3 에 나타낸 종래 VCO (140') 는 단지 바이어스 발생기 (170') 와 단일 전류 제어 발진기 (180') 만을 포함한다. 분주기 블럭 및 멀티플렉서 블럭은 제어회로 및 바이어스 발생기와 함께 전류 제어 발진기 블럭의 출력측에서 본 발명을 구성한다.
제어회로 (160) 는 바이어스 발생기 (170) 가 ＂최적 전류범위＂ 를 각 전류 제어 발진기에 제공하도록 명령한다. ＂최적 전류 범위＂ 는 매우 낮은 VCO 이득에 대응하는 입력 전류범위를 의미한다. 도 2 에서, 이들 범위는 Ia', Ib' 및 Ic' 에 대응한다. 일반적으로 그 바이어스 출력신호 (BC1 내지 BCN) 들중의 하나만이 어느순간 활성적이다. 제어회로 (160) 의 선택 제어신호 (CT1 내지 CTN) 는 3-1 멀티플렉서 (200) 의 입력신호들 (A, B, C) 중의 어느 하나가 어느순간에서 활성적인가를 결정한다.
바이어스 발생기 (170) 는 입력전압 (Vin) 을 받아들여, 제어회로 (160) 으로부터의 바이어스 제어신호 (BC1 내지 BCN) 에 따라서, 3개의 전류 제어 발진기 (즉, CCO1, CCO2 및 CCO3) 중의 하나가 어느순간에 활성적인가를 결정한다. 따라서, 그 바이어스 출력신호 (BG1, BG2 및 BG3) 중의 하나만이 어느순간에 활성적이다.
전류 제어 발진기 블럭 (180) 는 3개의 전류 제어 발진기, 즉 CCO1 (182), CCO2 (184) 및 CCO3 (186) 를 포함한다. 이들 전류 제어 발진기들중의 하나만이 어느순간에 활성적이다. 3개의 전류 제어 발진기를 갖는 이유는 공정 칩의 각 유형, 즉, 최악의 경우 (＂wst＂), 통상의 경우 (＂typ＂) 및 최선의 경우 (＂bst＂) 에 대하여 VCO 특성을 최적화하기 위해서이다. CCO1 은 최악의 칩인 경우에 대하여 사용되며, CCO2 는 통상의 칩인 경우에 대해, CCO3 는 최선의 칩인 경우에 대해 사용된다. 이들 전류 제어 발진기들중의 각각의 하나에 그 ＂최적 전류범위＂ 를 제공함으로써, 매우 낮은 이득 I-Fout 특성을 갖는 VCO 가 공정 변화에 무관하게 발생되어질 수 있다.
도 5 에 나타낸 실시예에서, 분주기 블럭 (190) 은 전류 제어 발진기 블럭 (180) 의 출력측에 위치된다. 이는 2개의 분주기, 즉 192 및 194 로 구성된다. 전류 제어 발진기의 출력측에 위치된 분주기는 그 낮은 이득 I-Fout 특성을 원하는 Fout (목표) 주파수 범위에 전달하기 위하여 사용된다. 따라서, CCO2 는 원하는 Fout (목표) 주파수 범위의 M배에서 낮은 이득 I-Fout 주파수 응답을 가지므로, 고정된 분주비 (M) 를 갖는 분주기 (192) 가 CCO2 의 출력측에서 요구된다. 이와 유사하게, CCO3 가 원하는 Fout (목표) 주파수 범위의 P배에서 낮은 이득 I-Fout 특성을 가지므로, 고정된 분주비 (P) 를 갖는 분주기 (194) 가 CCO3 의 출력측에서 요구된다.
분주기 블럭 (190) 의 출력측에 위치된 3-1 멀티플렉서 (200) 는 출력주파수 신호 (Fout) 를 발생한다. 선택신호 (S0 및 S1) 는 입력신호 (A, B 또는 C) 들중의 하나가 선택되는지를 결정한다.
본 발명의 동작은 다음과 같다. 제어회로 (160) 는 바이어스 발생기 (170) 에서 초기의 ＂최적 전류범위＂ 를 정의한다. 이 초기 ＂최적 전류범위＂ 가 BG1 = Vbg1 (＞0), BG1 = 0 및 BG3 = 0 에 대응한다고 가정하자. 선택신호 (S0 및 S1) 의 초기 상태 (예를들어, ＂0＂ 으로 정함) 는 3-1 멀티플렉서 (200) 의 입력들중의 하나 (이경우 A) 를 선택한다. 그러므로, 이경우, CCO1 은 발진하나, CCO2 및 CCO3 는 발진하지 않는다. tlck 보다 더 긴 시간이 경과된후, 제어회로 (160) 는 PLL (100) 이 ＂동기된＂ 상태를 갖는지 아닌지의 여부를 체크한다. 그후, 신호 (S0, S1) 의 값을 가지면, BC1 내지 BCN 은 동일하게 유지한다. ＂정상 PLL 동작＂ 은 온도에 대하여 기준 신호의 바이어스 전압 (Vin) 을 조절하여, 동기를 유지하기 위하여 변화시킨다. 그렇치 않으면, 이들 신호들의 값들이 변화된다. 선택 신호 (S0 및 S1) 의 값에서의 변화 (즉, ＂0＂ 내지 ＂1＂) 가 선택되어질 3-1 멀티플렉서 (200) 의 서로다른 입력 (예를들어, B라 하자) 에서 발생된다. 바이어스 제어신호 (BC1 내지 BCN) 의 값에서의 변화, 따라서 바이어스 출력신호 (BG1, BG2 및 BG3) 의 값들 (이경우, BG1=0, BG2=vbg2 (＞0), BG3=1) 에서의 변화가 바이어스 발생기 (170) 에서 정의되어질 서로다른 ＂최적 전류 범위＂ 에서 발생된다. 다시 tlck 보다 더 긴 주어진 시간이 경과된 후, 제어회로 (160) 는 PLL (100) 이 ＂동기된＂ 상태를 얻었는지의 여부를 체크한다. 만약 신호 (S0, S1) 의 값을 가지면, BC1 내지 BCN 은 동일하게 유지한다. ＂정상 PLL 동작＂ 은 온도에 대하여 기준신호의 바이어스 전압 (Vin) 을 조절하여, 동기를 유지하기 위하여 변화시킨다. 그렇치않으면, 이들 신호들의 값들이 변화된다. 선택신호 (S0 및 S1) 의 값에서의 변화 (예를들어, ＂0＂ 내지 ＂1＂) 가 선택되어질 3-1 멀티플렉서 (200) 의 최종 입력측 (이경우, 입력측 C) 에서 발생한다. 바이어스 제어신호 (BC1 내지 BCN) 의 값에서의 변화, 따라서, 바이어스 제어신호 (BG1, BG2 및 BG3) 의 값에서의 변화가 바이어스 발생기 (170) 에서 정의되어질 서로 다른 ＂최적 전류범위＂ (이경우, BG1=0, BG2=0V, BG3=Vbg3＞0) 에서 발생한다. PLL (100) 은 제조시의 공정칩의 유형에 의존하는 3개의 전류 제어 발진기들중의 하나를 사용하여 ＂동기된＂ 상태에 도달하는 것을 보장한다.
도 6 에 도시된 본 발명의 실시예 1 에서, 3개의 전류 제어 발진기 (CCO1, CCO2 및 CCO3) 는 공정칩의 각 유형 (＂bst＂, ＂typ＂ 및 ＂wst＂) 에 대한 VCO 특성을 최적화하기 위하여 사용된다. 분주기 블럭 (190) 은 전류 제어 발진기 (CCO2 및 CCO3) 의 낮은 이득 I-Fout 특성을 원하는 Fout (목표) 주파수 범위에 전달하기 위하여 사용된다. 따라서, Fout (목표) 주파수 범위에서 낮은 이득 I-Fout 특성이 공정변화와 무관하게 얻어질 수 있다.
분주기 블럭 (190) 이 도 6 에 나타낸 실시예 1 에서 사용되나, 항상 필요로하지 않는다. 예를들어, VCO 는 어떠한 분주기 블럭을 포함하지 않는다. 도 11 에 나타낸 실시예 6 에서, 각 전류 제어 발진기의 I-Fout 특성은 원하는 Fout (목표) 주파수 범위에서 낮은 이득을 가지도록 최적화된다. 따라서, 매우 낮은 이득 I-Fout 특성도 분주기 블럭을 갖지 않는 이러한 접근방법에 의해 얻어질 수 있다. 회로크기의 관점으로 볼때, 실제적인 차이가 없다. 분주기 블럭이 사용되는지 아닌지의 여부에 무관하게, 최선의 동작특성 (즉, 최하의 이득 I-Fout 특성) 을 얻기 위하여 3개의 전류 제어 발진기 (CCO1, CCO2 및 CCO3) 를 사용하는 것이 권장된다.
도 7 에 나타낸 실시예 2 가 도 6 또는 도 11 과 같이 양호한 동작특성을 얻지는 않으나, 더 적은 영역에 제공될 수 있다. 도 6 과 도 7 의 주요 차이점은, 도 7 이 도 6 에서의 3개와는 반대로, 단지 2개의 전류 제어 발진기 (CCO1 및 CCO2) 를 갖는다. 도 7 에서의 CCO2 는 M*Fout (목표) 에서 낮은 이득 I-Fout 특성을 가지며, 따라서 필요로하는 Fout (목표) 주파수 범위에서 발진시키기 위하여는 그 출력측에서 분주비 (M) 를 갖는 분주기 (192) 가 요구된다. 그러나, 만약 CCO2의 I-Fout 특성이 Fout (목표) 주파수 범위에서 발진시키기 위하여 최적화되면, 분주비 (M) 를 갖는 분주기 (192) 가 필요하지 않으며, 따라서 도 12 에 도시된 실시예 7 이 된다.
본 발명의 실시예 7 은 도 9 에 도시된다. 단지 하나의 전류 제어 발진기, 즉 CCO 만이 사용됨에 주의하라. 3-1 멀티플렉서 (200) 의 ＂A＂, ＂B＂ 및 ＂C＂ 입력측이 ＂wst＂ 경우, ＂typ＂ 경우 및 ＂bst＂ 경우에 대해 사용된다. 이 실시예는 도 6 또는 도 11 에 나타낸 바와 같이, 양호한 동작특성을 얻지는 않으나, 좀더 작은 영역에 제공될 수 있다.
본 발명의 실시예 3 은 도 8 에 도시된다. 도 9 에서의 2개의 분주기와는 반대로, 단지 하나의 분주기가 사용된다. 따라서, 동등한 동작특성을 얻을 수는 있으나, 더 많은 공간을 필요로 한다.
도 10 에 나타낸 실시예 5 는 도 8 및 도 9 에서의 분주기 블럭과 멀티플렉서 블럭을 프로그램가능한 분주기 블럭 (190C) 으로 대체함으로써, 도 8 및 도 9 의 동작특성과 동일한 동작특성을 얻는다.
지금까지 본 발명을 여러가지 바람직한 실시예를 통하여 설명하였지만, 당해분야의 통상의 전문가가 본 발명을 여러가지 다른 방법으로 용이하게 실시하는 것이 가능할 것이다.
이러한 본 발명은 원하는 Fout (목표) 주파수 범위에서 공정변화와는 무관하게 VCO 가 매우 낮은 이득을 갖는 것을 보증한다. 게다가, PLL 시스템에 결합되는 경우, PLL 이 원하는 Fout (목표) 주파수 범위를 동기하여, 공정변화와는 무관하게 매우 낮은 지터를 나타내고, 매우 넓은 동작온도 범위에 걸쳐 이 동기를 유지할 수 있도록 한다.

Claims (11)

  1. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    하나이상의 전류제어 발진기를 포함하고, 각 전류 제어 발진기가 그에 제공된 바이어스 출력신호에 응답하여 각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 발생하는 전류 제어 발진기 블럭,
    상기 전류 제어 발진기 블럭의 전류 제어 발진기에 접속되어, DC 입력전압 및 바이어스 제어신호에 응답하여 하나이상의 바이어스 출력신호를 발생하며, 각각의 전류 제어 발진기의 출력에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖고, 상기 바이어스 출력신호들을 이용하여 단지 하나의 전류 제어 발진기만을 어느 순간에서 활성화시키는 바이어스 발생기,
    선택 제어신호에 응답하여, 상기 전류 제어 발진기 블럭의 출력들과 상기 전류 제어 발진기 블럭의 출력을 분주시켜 얻은 분주신호들중의 하나를 선택하고, 단일 출력 주파수 신호를 발생하기 위하여 상기 전류 제어 발진기 블럭에 접속된 분주/선택 수단, 및
    전류 제어 발진기들중의 단지 하나에서만 상기 바이어스 발생기가 소정 시간에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기에 바이어스 제어신호를 이송하고, 그 선택 제어신호를 상기 분주/선택 수단으로 이송하도록 상기 바이어스 발생기 및 상기 분주/선택 수단에 접속된 제어회로를 구비한 것을 특징으로 하는 초저이득 전압 제어 발진기.
  2. 제 1 항에 있어서, 상기 분주/선택 수단은,
    복수개의 분주비를 갖는 복수개의 분주기를 포함하고, 상기 전류 제어 발진기 블럭에 접속된 분주기 블럭, 및
    선택 제어신호에 응답하여, 분주기의 출력들중의 하나를 선택 신호로서 선택하기 위하여 분주기들의 출력이 제공되며, 그 선택된 신호를 단일 출력 주파수 신호로서 발생하는 멀티플렉서를 구비한 것을 특징으로 하는 초저이득 전압 제어 발진기.
  3. 제 1 항에 있어서, 상기 전류 제어 발진기 블럭은 복수개의 전류 제어 발진기를 포함하고, 상기 분주/선택 수단은 선택 제어신호에 응답하여 전류 제어 발진기 출력들중의 하나를 선택신호로서 선택하기 위하여 전류 제어 발진기의 출력들이 제공되며, 상기 멀티플렉서는 그 선택된 신호를 단일 출력 주파수 신호로서 발생하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  4. 제 1 항에 있어서, 상기 전류 제어 발진기 블럭은 단지 하나의 전류 제어 발진기를 구비하고, 상기 분주/선택 수단은 선택 제어신호에 의해 결정된 분주비를 기초로 전류 제어 발진기의 출력을 주파수 분주하여, 그 분주된 신호를 단일 출력 주파수 신호로 발생하기 위한 프로그램가능한 분주기를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  5. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 제 1 내지 제 3 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 제 1 내지 제 3 전류 제어 발진기에 제 1 내지 제 3 바이어스 출력신호를 각각 제공하기 위하여 상기 제 1 내지 제 3 전류 제어 발진기에 접속되며, 상기 제 1 내지 제 3 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖고, 그 바이어스 출력신호를 이용하여 어느 일순간에 단지 하나의 전류 제어 발진기만을 활성화시키는 바이어스 발생기,
    고정된 분주비를 갖는 제 1 및 제 2 분주기를 각각 구비하고, 상기 제 1 분주기는 상기 제 2 전류 제어 발진기의 출력이 제공되는 입력측을 갖고, 상기 제 2 분주기는 상기 제 3 전류 제어 분주기의 출력이 제공되는 입력측을 갖는 분주기 블럭,
    제 1 전류 제어 발진기의 출력측에 접속되어지는 제 1 입력단자, 제 1 분주기의 출력측에 접속되어지는 제 2 입력단자, 상기 제 2 분주기의 출력측에 접속되어지는 제 3 입력단자를 갖고, 선택 제어신호에 응답하여 제 1 내지 제 3 입력단자에 인가된 3개의 입력신호들중의 하나를 선택하여 출력 주파수 신호를 발생하는 3-1 멀티플렉서, 및
    상기 바이어스 발생기 및 상기 3-1 멀티플렉서에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 제 1 내지 제 3 전류 제어 발진기들중의 하나에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 어느 일순간에 상기 3-1 멀티플렉서들중의 하나가 선택되는 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  6. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 제 1 및 제 2 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 제 1 및 제 2 전류 제어 발진기에 제 1 및 제 2 바이어스 출력신호를 각각 제공하기 위하여 상기 제 1 및 제 2 전류 제어 발진기에 접속되며, 상기 제 1 및 제 2 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖고, 그 바이어스 출력신호를 이용하여 어느 일순간에 단지 하나의 전류 제어 발진기만을 활성화시키는 바이어스 발생기,
    고정된 분주비를 가지는 분주기를 가지며, 상기 분주기는 상기 제 2 전류 제어 발진기의 출력이 제공되는 입력측을 갖는 분주기 블럭,
    제 1 전류 제어 발진기의 출력측에 접속되어지는 제 1 입력단자와, 상기 분주기의 출력측에 접속되어지는 제 2 입력단자를 갖고, 선택 제어신호에 응답하여 제 1 및 제 2 입력단자에 인가된 2개의 입력신호들중의 하나를 선택하여 출력 주파수 신호를 발생하는 2-1 멀티플렉서, 및
    상기 바이어스 발생기 및 상기 2-1 멀티플렉서에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 제 1 및 제 2 전류 제어 발진기들중의 하나에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 어느 일순간에 상기 2-1 멀티플렉서들중의 하나가 선택되는 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  7. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 전류 제어 발진기에 단일 바이어스 출력신호를 각각 제공하기 위하여 상기 전류 제어 발진기에 접속되며, 상기 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖는 바이어스 발생기,
    고정된 분주비를 가지는 분주기를 가지며, 상기 분주기는 상기 전류 제어 발진기의 출력이 제공되는 입력측을 갖는 분주기 블럭,
    상기 전류 제어 발진기의 출력측에 접속되어지는 제 1 입력단자와, 상기 분주기의 출력측에 접속되어지는 제 2 입력단자를 갖고, 선택 제어신호에 응답하여 제 1 및 제 2 입력단자에 인가된 2개의 입력신호들중의 하나를 선택하여 출력 주파수 신호를 발생하는 2-1 멀티플렉서, 및
    상기 바이어스 발생기 및 상기 2-1 멀티플렉서에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 전류 제어 발진기에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 어느 일순간에 상기 2-1 멀티플렉서들중의 하나가 선택되는 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  8. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 전류 제어 발진기에 단일 바이어스 출력신호를 각각 제공하기 위하여 상기 전류 제어 발진기에 접속되며, 상기 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖는 바이어스 발생기,
    고정된 분주비를 갖는 제 1 및 제 2 분주기를 각각 구비하고, 상기 제 1 분주기는 상기 전류 제어 발진기의 출력이 제공되는 입력측을 갖는 분주기 블럭,
    상기 전류 제어 발진기의 출력측에 접속되어지는 제 1 입력단자, 제 1 분주기의 출력측에 접속되어지는 제 2 입력단자, 상기 제 2 분주기의 출력측에 접속되어지는 제 3 입력단자를 갖고, 선택 제어신호에 응답하여 제 1 내지 제 3 입력단자에 인가된 3개의 입력신호들중의 하나를 선택하여 출력 주파수 신호를 발생하는 3-1 멀티플렉서, 및
    상기 바이어스 발생기 및 상기 3-1 멀티플렉서에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 전류 제어 발진기에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 어느 일순간에 상기 3-1 멀티플렉서의 제 1 내지 제 3 입력단자들중의 하나가 선택되는 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  9. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 전류 제어 발진기에 단일 바이어스 출력신호를 각각 제공하기 위하여 상기 전류 제어 발진기에 접속되며, 상기 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖는 바이어스 발생기,
    가변 분주비를 갖고, 선택 제어신호에 응답하여 전류 제어 발진기의 출력을 가변 분주비로 주파수 분할하여 출력 주파수 신호를 발생하는 프로그램가능한 분주기, 및
    상기 바이어스 발생기 및 상기 프로그램가능한 분주기에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 전류 제어 발진기에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 상기 프로그램가능한 분주기의 분주비를 설정하도록 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  10. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 제 1 내지 제 3 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 제 1 내지 제 3 전류 제어 발진기에 제 1 내지 제 3 바이어스 출력신호를 각각 제공하기 위하여 상기 제 1 내지 제 3 전류 제어 발진기에 접속되며, 상기 제 1 내지 제 3 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖고, 그 바이어스 출력신호를 이용하여 어느 일순간에 단지 하나의 전류 제어 발진기만을 활성화시키는 바이어스 발생기,
    상기 제 1 내지 제 3 전류 제어 발진기의 출력측에 각각 접속된 제 1 내지 제 3 출력단자를 갖고, 선택제어신호에 응답하여, 상기 제 1 내지 제 3 입력단자에 인가된 3개의 입력신호중의 하나를 선택하여 출력주파수 신호를 발생하는 3-1 멀티플렉서, 및
    상기 바이어스 발생기 및 상기 3-1 멀티플렉서에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 제 1 내지 제 3 전류 제어 발진기들중의 하나에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 어느 일순간에 상기 3-1 멀티플렉서들중의 하나가 선택되는 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
  11. 위상 동기 루프 회로가 공정변화와는 무관하게 매우 낮은 지터로 동기하는 것을 보장하고 매우 넓은 동작온도범위에 걸쳐 이러한 동기를 유지하는 초저이득 전압 제어 발진기에 있어서,
    각각의 고유 입력 전류범위에 대한 고유 주파수 범위를 각각 발생하는 제 1 및 제 2 전류 제어 발진기를 구비한 전류 제어 발진기 블럭,
    DC 입력 전압과 바이어스 제어신호에 응답하여 상기 제 1 및 제 2 전류 제어 발진기에 제 1 및 제 2 바이어스 출력신호를 각각 제공하기 위하여 상기 제 1 및 제 2 전류 제어 발진기에 접속되며, 상기 제 1 및 제 2 전류 제어 발진기에서 고유 주파수 범위를 발생하는 고유 전류 범위를 갖고, 그 바이어스 출력신호를 이용하여 어느 일순간에 단지 하나의 전류 제어 발진기만을 활성화시키는 바이어스 발생기,
    제 1 및 제 2 전류 제어 발진기의 출력측에 각각 접속되어지는 제 1 및 제 2 입력단자를 갖고, 출력 주파수 신호를 발생하기 위하여 선택 제어신호에 응답하여 제 1 및 제 2 입력단자에 인가된 2개의 입력신호들중의 하나를 선택하는 2-1 멀티플렉서, 및
    상기 바이어스 발생기 및 상기 2-1 멀티플렉서에 접속되어, 상기 바이어스 발생기가 주어진 소정 시간에서 상기 제 1 및 제 2 전류 제어 발진기들중의 하나에서 고유 전류범위를 정의하도록 명령하기 위하여 상기 바이어스 발생기로 바이어스 제어신호를 출력하고, 어느 일순간에 상기 2-1 멀티플렉서들중의 하나가 선택되는 선택 제어신호를 발생하는 제어회로를 구비하는 것을 특징으로 하는 초저이득 전압 제어 발진기.
KR1019970038721A 1996-08-14 1997-08-13 초저이득 전압 제어 발진기 KR100235075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8214472A JP2923910B2 (ja) 1996-08-14 1996-08-14 超低利得電圧制御発振器
JP96-214472 1996-08-14

Publications (2)

Publication Number Publication Date
KR19980018659A KR19980018659A (ko) 1998-06-05
KR100235075B1 true KR100235075B1 (ko) 1999-12-15

Family

ID=16656299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038721A KR100235075B1 (ko) 1996-08-14 1997-08-13 초저이득 전압 제어 발진기

Country Status (4)

Country Link
US (1) US5900784A (ko)
EP (1) EP0825714A3 (ko)
JP (1) JP2923910B2 (ko)
KR (1) KR100235075B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
JP2000315948A (ja) * 1999-04-28 2000-11-14 Nec Corp Ｐｌｌ周波数シンセサイザ
US6731712B1 (en) * 2000-02-04 2004-05-04 Conexant Systems, Inc. Fully integrated broadband tuner
US6462527B1 (en) * 2001-01-26 2002-10-08 True Circuits, Inc. Programmable current mirror
JP3795364B2 (ja) 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
US6542013B1 (en) * 2002-01-02 2003-04-01 Intel Corporation Fractional divisors for multiple-phase PLL systems
JP3590026B2 (ja) * 2002-01-16 2004-11-17 株式会社東芝 電圧制御発振回路、及びこれを有する半導体集積回路
US20040135640A1 (en) * 2002-01-28 2004-07-15 Maneatis John G. Phase-locked loop with conditioned charge pump output
US7078977B2 (en) * 2002-09-06 2006-07-18 True Circuits, Inc. Fast locking phase-locked loop
JP3842227B2 (ja) 2003-02-25 2006-11-08 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
US7342465B2 (en) 2005-10-20 2008-03-11 Honeywell International Inc. Voltage-controlled oscillator with stable gain over a wide frequency range
US7310020B2 (en) * 2005-12-29 2007-12-18 Intel Corporation Self-biased phased-locked loop
US7355482B2 (en) * 2006-02-17 2008-04-08 Seiko Epson Corporation Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator
JP2007243618A (ja) * 2006-03-08 2007-09-20 Fujitsu Ltd クロック分周回路
US7859346B2 (en) * 2007-01-10 2010-12-28 Mstar Semiconductor, Inc. Clock generator and associated self-test and switching-control method
US7948330B2 (en) * 2009-03-19 2011-05-24 Qualcomm Incorporated Current controlled oscillator with regulated symmetric loads
US8138847B1 (en) * 2010-03-31 2012-03-20 Ambarella, Inc. Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876519A (en) * 1989-01-23 1989-10-24 National Semiconductor Corporation High frequency ECL voltage controlled ring oscillator
JPH03206726A (ja) * 1990-01-08 1991-09-10 Hitachi Ltd Ｐｌｌ回路
JPH03235512A (ja) * 1990-02-13 1991-10-21 Oki Electric Ind Co Ltd 電圧制御発振回路
GB9115585D0 (en) * 1991-07-18 1991-09-04 Inmos Ltd Voltage controlled oscillator
JPH0541663A (ja) * 1991-08-07 1993-02-19 Mitsubishi Electric Corp Ｐｌｌ回路
US5331292A (en) * 1992-07-16 1994-07-19 National Semiconductor Corporation Autoranging phase-lock-loop circuit
US5300898A (en) * 1992-07-29 1994-04-05 Ncr Corporation High speed current/voltage controlled ring oscillator circuit
US5331295A (en) * 1993-02-03 1994-07-19 National Semiconductor Corporation Voltage controlled oscillator with efficient process compensation
US5359301A (en) * 1993-03-26 1994-10-25 National Semiconductor Corporation Process-, temperature-, and voltage-compensation for ECL delay cells
JPH06303134A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd Ｐｌｌ回路
JPH06303032A (ja) * 1993-04-19 1994-10-28 Oki Electric Ind Co Ltd 発振回路及び位相同期ループ回路
JPH0786929A (ja) * 1993-06-23 1995-03-31 Yamaha Corp Ｐｌｌ回路
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
JPH088735A (ja) * 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
JP3415304B2 (ja) * 1994-11-11 2003-06-09 株式会社日立製作所 クロック発生回路とプロセッサ

Also Published As

Publication number Publication date
KR19980018659A (ko) 1998-06-05
JPH1065533A (ja) 1998-03-06
US5900784A (en) 1999-05-04
EP0825714A3 (en) 1999-11-10
EP0825714A2 (en) 1998-02-25
JP2923910B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100235075B1 (ko) 초저이득 전압 제어 발진기
US6956419B1 (en) Fail-safe zero delay buffer with automatic internal reference
KR100232271B1 (ko) 공정 변화에 관계없이 위상 동기 루프 주파수 합성기에서 낮은지터를 보장하는 자동 동기 회로
US5847617A (en) Variable-path-length voltage-controlled oscillator circuit
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US6259293B1 (en) Delay circuitry, clock generating circuitry, and phase synchronization circuitry
US6310498B1 (en) Digital phase selection circuitry and method for reducing jitter
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
US6188252B1 (en) Horizontal oscillation circuit capable of changing frequency
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
KR101470990B1 (ko) 피드포워드 분파기를 구비하는 적응형 대역폭 위상 동기루프
KR100719693B1 (ko) Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US20080265998A1 (en) Dual pll loop for phase noise filtering
KR100303397B1 (ko) 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기
JP2000252819A (ja) Ｐｌｌ回路
US7782151B2 (en) VCO digital range selection
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
KR20050007821A (ko) 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
JP2006211376A (ja) Ｐｌｌ回路及びそのプログラム
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
US7109763B1 (en) Phase locked loop operable over a wide frequency range
KR960009972B1 (ko) Pll회로
JP3270418B2 (ja) Ｐｌｌ回路
US20020079974A1 (en) Method for tuning a PLL circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040910

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee