KR100303397B1 - 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기 - Google Patents

모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기 Download PDF

Info

Publication number
KR100303397B1
KR100303397B1 KR1019980023611A KR19980023611A KR100303397B1 KR 100303397 B1 KR100303397 B1 KR 100303397B1 KR 1019980023611 A KR1019980023611 A KR 1019980023611A KR 19980023611 A KR19980023611 A KR 19980023611A KR 100303397 B1 KR100303397 B1 KR 100303397B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
divisor
output
charge pump
Prior art date
Application number
KR1019980023611A
Other languages
English (en)
Other versions
KR20000002717A (ko
Inventor
조영균
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980023611A priority Critical patent/KR100303397B1/ko
Priority to JP11177445A priority patent/JP2000031820A/ja
Priority to US09/339,277 priority patent/US6137368A/en
Publication of KR20000002717A publication Critical patent/KR20000002717A/ko
Application granted granted Critical
Publication of KR100303397B1 publication Critical patent/KR100303397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

입력 주파수를 가지는 입력 신호에 응답해서 넓은 범위의 출력 주파수를 가지는 출력 신호를 발생하는 위상 동기 루프 회로를 포함하는 주파수 합성기가 여기에 게재된다. 상기 위상 동기 루프 회로는 입력 신호와 피드백 신호를 받아들이고, 상기 입력 신호와 피드백 신호들 간의 차에 대응하는 위상 오차 신호를 출력하는 위상 검출기, 상기 위상 오차 신호에 의해 제어되는 극성을 가지는 차지 펌프신호를 발생하는 챠지 펌프, 상기 챠지 펌프 신호에 응답해서 발진 신호를 발생하는 가변 발진기, 제 1 제수로 상기 발진 신호의 주파수를 분주해서 상기 주파수 합성기의 출력 신호인 제 1 분주 출력 신호를 발생하는 제 1 주파수 분주기, 제 2 제수로 상기 제 1 분주 출력 신호의 주파수를 분주해서 상기 피드백 신호를 발생하는 제 2 주파수 분주기, 그리고 상기 출력 신호의 출력 주파수가 가변될 때 상기 제 1 제수와 상기 제 2 제수를 곱한 값이 일정하게 유지되도록, 상기 제 2 제수에 응답해서 상기 제 1 제수를 조절하거나 또는 상기 제 1 제수에 응답해서 상기 제 2 제수를 조절하는 루프 조절기를 포한하다.

Description

모든 합성 주파수 구간들에서 변하지 않는 루프 특성을 가지는 주파수 합성기(FREQUENCY SYNTHESIZER WITH UNCHANGED LOOP CHARACTERISTICS AT ALL SYNTHESIZED FREQUENCY PERIODS)
본 발명은 다양한 클럭 주파수들을 발생하기 위해서 사용되는 주파수 합성기(frequency synthesizer)에 관한 것으로서, 구체적으로는 위상 동기 루프 기술을 기초로 한 주파수 합성기에 관한 것이다.
위상 동기 루프(phase-locked loop; PLL) 회로를 가지는 주파수 합성기(또는, 클럭 합성기)는, 일반적으로, 대응하는 입력 신호에 관련한 입력 주파수 분주기(input frequency divider)와 대응하는 출력 신호에 관련한 출력 주파수 분주기(output frequency divider)를 포함한다. 위상이 락될 때(at phase-lock), 합성된 주파수(fo)는 식 1에 표현된 관계에 따라 입력 주파수(fi)에 비례하며, 기호들(M) 및 (N)은 각각 입력 주파수 분주기 및 출력 주파수 분주기에 관련된 제수들(divisors)이다.
[식 1]
식 1로부터, 입력 주파수(fi), 제수(M), 그리고/또는 제수(N)와 같은 변수들을 조정함으로써 요구되는, 예를 들면, 현재의 출력 주파수의 두 배가 되는 출력 주파수(fo)가 얻어질 수 있음은 자명하다. 만약 입력 주파수(fi) 및 입력 주파수 분주기의 제수(M)가 일정하다면, 제수(N)은 요구되는, 예를 들면, 2배가 되는 출력 주파수(fo)를 얻기 위해서 2배가 된다. 만약 입력 주파수(fi) 및 출력 주파수 분주기의 제수(N)가 일정하게 유지되면, 상기 요구되는 출력 주파수를 얻기 위해서 제수(M)은 1/2이 된다. 넓은 범위의 출력 주파수(a wide range of outpur frequency)는 식 1에서 제수들(M) 및 (N)의 값을 변화시킴으로써 얻어질 것이다.
그러나, 출력 주파수 가변 범위는 PLL의 동적 루프 특성(dynamic loop characteristics)에 의해서 제한된다. 루프 특성은 많은 가운데 루프 대역폭(loop bandwidth), 고유 주파수(natural frequency), 감쇠율(damping factor)과 같은 루프 변수들을 포함한다. 루프 특성의 값들은, 일반적으로, PLL 구성 요소들의 미리 설정된 파라미터들(preset parameters)에 기초로 한다. 미리 설정된 파라미터들에 의해서, 일반적으로, PLL의 초기 설정 범위를 벗어난 주파수 합성은 방지된다.
주파수 합성기가 PLL의 주파수 범위 내에서 주파수를 합성할 때, 주파수 합성은 일반적으로 잘 될 것이다. 그러나, 주파수 합성기가 미리 설정된 주파수 범위를 벗어난 주파수를 합성하려 할 때, 주파수 합성이 종종 이루어지지 않는다. 그러므로, 초기 루프 특성이 변화되지 않은 상태 하에서, 넓은 범위의 합성 주파수들을 제공하기 용이한 PLL을 포함하는 주파수 합성기가 점차적으로 요구되고 있다.
따라서 본 발명의 목적은 초기 설정된 루프 특성을 그대로 유지하면서 다양한 주파수들을 발생할 수 있는 위상 동기 루프 회로를 포함하는 주파수 합성기를 제공하는 것이다.
본 발명의 다른 목적은 향상된 성능을 가지는 주파수 합성기를 제공하는 것이다.
도 1은 종래 기술에 따른 주파수 합성기 내에 구현되는 위상 동기 루프 회로의 블록도.
도 2는 본 발명의 제 1 실시예에 따른 주파수 합성기 내에 구현되는 위상 동기 루프 회로의 블록도; 그리고
도 3은 본 발명의 제 2 실시예에 따른 주파수 합성기 내에 구현되는 위상 동기 루프 회로의 블록도이다.
* 도면의 주요부분에 대한 부호 설명
1 : 주파수 합성기 2 : 위상 동기 루프 회로
100, 200, 700 : 분주기 300 : 위상/주파수 검출기
400 : 챠지 펌프 500 : 루프 필터
600 : 전압 제어 발진기 800 : 위상 동기 루프 조정 회로
[구성]
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 주파수 합성기는: 입력 신호와 피드백 신호를 받아들이고, 상기 입력 신호와 피드백 신호들 간의 차에 대응하는 위상 오차 신호를 출력하는 위상 검출기, 상기 위상 오차 신호에 의해 제어되는 극성을 가지는 차지 펌프 신호를 발생하는 챠지 펌프, 상기 챠지 펌프 신호에 응답해서 발진 신호를 발생하는 가변 발진기, 제 1 제수로 상기 발진 신호의 주파수를 분주해서 상기 주파수 합성기의 출력 신호인 제 1 분주 출력 신호를 발생하는 제 1 주파수 분주기, 제 2 제수로 상기 제 1 분주 출력 신호의 주파수를 분주해서 상기 피드백 신호를 발생하는 제 2 주파수 분주기, 그리고 상기 출력 신호의 출력 주파수가 가변될 때 상기 제 1 제수와 상기 제 2 제수를 곱한 값이 일정하게 유지되도록, 상기 제 2 제수에 응답해서 상기 제 1 제수를 조절하거나 또는 상기 제 1 제수에 응답해서 상기 제 2 제수를 조절하는 루프 조절기를 포함한다.
바람직한 실시예에 있어서, 상기 가변 발진기로 제공되는 상기 챠지 펌프 신호를 필터링하는 루프 필터를 더 포함한다.
이 실시예에 있어서, 상기 제 1 제수와 상기 제 2 제수 가운데 하나는 사용자에 의해 프로그램 가능하다.
이 실시예에 있어서, 상기 가변 가능한 발진기는 전압 제어 발진기를 포함한다.
이 실시예에 있어서, 상기 위상 검출기, 상기 챠지 펌프 회로, 상기 루프 필터, 그리고 상기 가변 가능한 발진기의 각 특성은 상기 출력 주파수가 가변되는 동안에 일정하게 유지된다.
[작용]
이와 같은 장치에 의해서, 위상 동기 루프 회로의 폐루프 내의 주파수 분주기들의 제수들 값들이 주파수 합성을 위해서 가변될 때 상기 제수들의 곱에 상응하는 값이 일정하게 유지되도록 함으로써 초기 설정된 루프 특성의 변화를 방지할 수 있다.
[실시예]
위상 동기 루프(phase locked loop; 2) 회로를 포함하는 종래 주파수 합성기(1)의 블록도가 도 1에 도시되어 있다. 주파수 합성기(1)로 인가되는 신호 라인(10) 상의 입력 신호는 fi의 주파수를 가지고 그리고 주파수 합성기(1)로부터 신호 라인(20) 상의 합성된 출력 신호는 fo의 주파수를 가진다. 입력 주파수(fi)는 제수(M)을 가지는 입력 주파수 분주기(input frequency divider; 100)에 의해서 분주되고, 그리고 출력 주파수(fo)는 제수(N)을 가지는 출력 주파수 분주기(output frequency divider; 200)에 의해서 분주된다. 제수들(M) 및 (N)의 값 들은 프로그램 가능하고 그리고 일반적으로 정수들이다. 입력 및 출력 주파수들(fi) 및 (fo)간의 관계는 식 2로 표현된다.
[식 2]
위상/주파수 검출기(300)에서는, 신호 라인(30) 상의 분주된 입력 신호의 위상 및 신호 라인(40) 상의 분주된 출력 신호의 위상이 비교된다. 상기 위상/주파수 검출기(300)는 신호 라인(30) 상의 분주된 입력 신호가 신호 라인(40) 상의 분주된 출력 신호에 앞서는 시간 만큼에 관련된 또는 신호 라인(30) 상의 분주된 입력 신호가 신호 라인(40)상의 분주된 출력 신호에 뒤지는 시간 만큼에 관련된 차 신호(difference signal)를 신호 라인(50) 상에 발생한다.
챠지 펌프(400)는 전류 펌프(charge pump) 또는 전압 펌프(voltage pump)로서 구현 가능하다. 신호 라인(50) 상의 차 신호에 기초하여서, 챠지 펌프(400)는 신호 라인(60) 상에 0 크기 또는 크기 I의 챠지 펌프 신호를 전달한다. 신호 라인(60) 상의 상기 챠지 펌프 신호는 신호 라인(50) 상의 차 신호에 따라서 I+또는 I-이다.
신호 라인(60) 상의 챠지 펌프 신호는 일반적으로 저역 통과 필터(a low ass filter)인 루프 필터(loop filter; 500)에 의해서 충분히 여과된다. 도시적인 저역 통과 필터는 식 3에 보여진 바와 같이 임피던스 Z(s)를 가진다. 낮은 동작 주파수들에서, 커패시터(C)가 임피던스를 지배하고, 그리고 높은 동작 주파수들에서, 저항(R)이 임피던스를 지배한다.
[식 3]
가변 가능한 발진기(600)는 전압 제어 발진기(voltage-controlled oscillator; VCO) 또는 전류 제어 발진기(current-controlled oscillator)로서 구현 가능하다. 상기 전압 제어 발진기는 신호 라인(70) 상의 여과된 신호를 받아들이고, 그리고 상기 여과된 신호에 응답하여서 발진한다. 상기 전압 제어 발진기(600)는 Ko로 표기되는 이득율을 가진다. 상기 전압 제어 발진기(600)의 출력 발진은 신호 라인(20) 상의 출력 신호이다. 주파수 합성기(1)가 위상 동기될 때, 신호 라인(20) 상의 출력 신호는 요구되는 출력 주파수(fo)에 동기될 것이다.
PLL의 동적 성능(dynamic performance)은 많은 가운데 루프 대역폭(K), 고유 주파수(ω), 감쇄율(D)과 같은 루프 특성으로 표현될 수 있다. 이러한 루프 특성은 챠지 펌프 크기(I), 루프 필터의 저항값(R) 및 용량(C), VCO의 이득율(Ko), 그리고 입력 제수(M) 및 출력 제수(N)와 같은 PLL 내의 구성들(components)의 값들에 관련된다. 식들(4)-(6)은 그러한 관계들을 나타낸다.
[식 4]
[식 5]
[식 6]
주파수 합성기(1) 내의 PLL(2)에 관련된 구성들의 값들, 예를 들면, I, R, C, 그리고 Ko은 일정하게 유지되는 반면에 제수들(M) 및 (N)은 다른 출력 주파수를 합성하기 위해서 조정된다.
출력 제수(N)의 값이 1/2이 되면, 식 2로부터, 출력 주파수(fo) 역시 1/2이 된다는 것은 자명하다. 그러나, PLL에서는, 식들(4)-(6)에 도시된 N 대 루프 특성(N to loop characteristics)의 관계 때문에 하나의 문제가 생긴다. 만약, 예를 들면, 출력 제수(N)의 값이 4 배가 되면, 루프 대역폭(K)이 1/4가 되고, 고유 주파수(ω)가 1/2이 되고, 그리고 감쇄율(D) 역시 1/2이 됨은 자명하다. 이에 관련된 문제는, 예를 들면, 감쇄율(D)을 1/2로 줄임으로써 PLL이 언더댐핑(underdampe)되고 불안정한 출력 주파수를 발생한다는 것이다.
식들(4)-(6)에 따른 제수들(M) 및 (N)에 응답해서 PLL 루프 특성이 변하기 때문에, 그 변화는 주파수 합성기(1)의 출력 주파수 범위를 제한하는 경향이 있다.
전술한 바와 같이, 종래의 주파수 합성기는 위상 동기 루프 회로에 제공되는 입력 및 출력 제수들(M) 및 (N)을 가변 시킴으로써 다양한 주파수들을 얻을 수 있다. 하지만, 다양한 주파수들을 얻기 위해 가변되는 제수들 특히, 출력 제수(N)의 값에 따라, 식들(4)-(6)에서 알 수 있듯이, PLL의 루프 특성들(예컨대, 루프 대역폭, 고유 주파수, 감쇄율 등)이 가변된다. 이를 해결하기 위해서, 즉, 합성 가능한 모든 주파수 범위 내에서 안정된 루프 특성을 얻기 위해서, 가변 되는 출력 주파수에 따라 챠지 펌프(400)의 전류량, 루프 필터(500)의 임피던스, 그리고 전압 제어 발진기(600)의 이득을 적절하게 재조정해야 한다. 그러나, 그러한 방법들에 의하면, 루프 특성을 조정하기 위한 회로들(미도시된)에 의해서 주파수 합성기가 복잡해지고 더욱이, 그것의 제어 핀들이 추가로 요구되기 때문에 칩 면적이 증가된다.
[제 1 실시예]
본 발명의 바람직한 제 1 실시예에 따른 위상 동기 루프(2)를 포함하는 주파수 합성기(1)의 블록도가 도 2에 도시되어 있다. 도 2에 있어서, 도 1의 구성 요소들과 동일한 기능을 가지는 구성 요소들은 동일한 참조 번호들로 표기된다.
이 실시예에서, 위상 동기 루프(2) 회로는 출력 제수(N)을 가지는 제 2 주파수 분주기(200), 신호 라인(40)을 통해서 상기 제 2 주파수 분주기(200)에 연결된 위상/주파수 검출기(300), 신호 라인(50)을 통해 상기 위상/주파수 검출기(300)에 연결된 챠지 펌프(400), 신호 라인(60)을 통해서 상기 챠지 펌프(400)에 연결된 루프 필터(500), 신호 라인(70)을 통해서 상기 루프 필터(500)에 연결된 전압 제어 발진기(600), 그리고 신호 라인(20)을 통해서 상기 전압 제어 발진기(600) 및 신호 라인(30)을 통해서 상기 제 1 주파수 분주기(700)에 연결된 제 2 주파수 분주기(200)를 포함한다. 더욱이, 상기 주파수 합성기(1)는 신호 라인(40)을 통해서 상기 제 2 주파수 분주기(200)에 연결된 위상 동기 루프 조정 회로(phase locked loop adjustment circuit)(800)를 포함한다.
상기 구성 요소들(100)-(600)의 동작은 도 1의 그것과 동일하기 때문에, 설명의 중복을 피하기 위해서, 여기서 그것에 대한 설명은 생략된다.
본 발명의 바람직한 실시예에 있어서, 상기 전압 제어 발진기(600)의 이득 및 대역폭은 주파수 합성기(1)에서 합성되는 주파수들 중 가장 높은 주파수가 발생되도록 설정된다. 상기 제 2 주파수 분주기(200)의 제수(N)는 출력 신호의 출력 주파수를 높이기 위해서 조정되고, 그리고 상기 제 1 주파수 분주기(700)의 제수(P)은 상기 출력 신호의 출력 주파수를 낮추기 위해서 조정된다. 이것은 이후 상세히 설명된다.
다시 도 2를 참조하면, 상기 위상 동기 루프 조정 회로(800)는 제 1 및 제 2 주파수 분주기들(700) 및 (200)의 제수들(P) 및 (N)의 곱에 상응하는 값(N*P)이 일정하게 유지되도록 하기 위한 회로이다. 제 1 실시예에서, 상기 위상 동기 루프 조정 회로(800)는 제 2 주파수 분주기(200)의 제수(N)에 응답해서 상기 제 1 주파수 분주기(700)의 제수(P)를 자동적으로 조정한다.
예를 들면, 위상 동기 루프 회로(2)의 폐루프에 관련된 제수들의 값(즉, 제수들 N, P의 곱)이 10으로 설정될 때 전압 제어 발진기(600)가 100㎒의 주파수를 가지는 발진 신호를 발생하고, 요구되는 출력 주파수가 50㎒라 가정하자. 이러한 경우, 폐루프의 제수들의 곱에 상응하는 값을 10으로 유지한 상태에서 요구되는 출력 주파수의 출력 신호를 얻기 위해서는 상기 제 1 주파수 분주기(700)의 제수(P)가 2가 되어야 한다(100㎒ ÷ 2 = 50㎒). 그러므로, 외부에서 제 2 주파수 분주기(200)의 제수(N)값은 5로 설정되어야 한다. 왜냐하면, 폐루프의 제수들의 곱에 상응하는 값을 10으로 유지해야 하기 때문이다. 이때, 위상 동기 루프 조정 회로(800)는 상기 제수(N)값에 응답해서 제수들(N) 및 (P)의 곱에 상응하는 값이 일정하게 유지되도록 제 1 주파수 분주기(700)의 제수(P)를 자동적으로 2로 조정한다. 최종적으로, 출력 신호의 출력 주파수는 전압 제어 발진기(600)에서 발생된 100㎒의 발진 신호가 제 1 주파수 분주기(700)에 의해서 제수(P)값만큼 분주 되어서 50㎒가 된다. 만약, 20㎒의 출력 주파수를 얻고자 하는 경우, 제 2 주파수 분주기(200)의 제수(N)는, 전술한 방법에 의하면, 2로 설정되기 때문에 상기 제 1 주파수 분주기(700)의 제수(P)는 상기 위상 동기 루프 조정 회로(800)에 의해서 자동적으로 5로 조정된다.
그러므로, 본 발명의 제 1 실시예에 따른 주파수 합성기(1) 내의 위상 동기 루프(2)에 제공되는 분주기들(200) 및 (700)의 제수들(N) 및 (P)의 곱에 상응하는 값은 일정하게 유지될 수 있다. 챠지 펌프(400)의 전류량, 루프 필터(500)의 임피던스, 그리고 전압 제어 발진기(600)의 이득율은 초기에 안정도를 위해서 설정된 상태로 유지되는 반면에, 제 1 주파수 분주기 (700)의 제수(P)값을 가변시킴으로써 요구되는 다양한 출력 주파수들이 얻어진다. 여기서, 상기 위상 동기 루프 조정 회로(800)는 이 분야에 잘 알려진 로직 합성 방법에 의해서 쉽게 구현될 수 있다.
앞서 설명된 일련의 동작들을 통해서 알 수 있듯이, 출력 주파수가 가변되더라도 폐루프의 제수들의 곱에 상응하는 값은 일정하게 유지된다.
[제 2 실시예]
도 3은 본 발명의 바람직한 제 2 실시예에 따른 위상 동기 루프(2)를 포함하는 주파수 합성기(1)의 블록도를 보여준다. 도 3에 있어서, 도 2의 구성 요소들과 동일한 기능을 가지는 구성 요소들에 대해서 동일한 참조 번호들로 표기되며, 설명의 중복을 피하기 위해서 동일한 기능에 대한 설명은 여기서 생략된다.
제 2 실시예에 있어서, 위상 동기 루프 조정 회로(800)의 입/출력들이 도 1 의 그것과 다르다. 즉, 제 2 실시예의 위상 동기 루프 조정 회로(800)가 그것의 입력 신호로서 제 1 주파수 분주기(700)의 제수(P)를 받아들여서, 제1 및 제 2 주파수 분주기들(700) 및 (200)의 제수들(P) 및 (N)의 곱에 해당하는 값이 일정하게 유지되도록 제 2 주파수 분주기(200)의 제수(N)를 조정한다는 것이다. 이에 대한 동작은 제 1 실시예와 동일하다.
본 발명에 따른 제1 및 제 2 실시예들에 있어서, 다양한 출력 주파수들을 얻기 위해서 분주기들(200) 및 (700)의 제수들(N) 및 (P)을 가변시킬 때, 위상 동기 루프 조정 회로(800)에 의해서 상기 제수들(N) 및 (P)의 곱에 상응하는 값은 일정하게 유지된다. 그 결과, 제수들(N) 및 (P)의 곱에 상응하는 값이 일정하게 유지되기 때문에, 초기에 안정도를 위해서 설정된 위상 동기 루프(2)의 구성 요소들의 특성은, 식들(4)-(6)에서 알 수 있듯이, 가변되지 않는다. 이때, 전압 제어 발진기(600)는 합성 가능한 주파수들의 중간 주파수를 발생하도록 설정됨에 따라 종래와 달리 좁은 주파수 범위 내에서 설계될 수 있다. 이는, 이 분야에 잘 알려진 바와 같이, 주파수 범위가 좁으면 좁을수록, 위상 동기 루프(PLL)의 성능에 영향을 미치는 지터 특성(jitter characteristics)은 더욱 향상된다는 것을 의미한다.
상기한 바와 같이, 폐루프에 관련된 제수들의 곱에 상응하는 값이 일정하게 유지되도록 함으로써 전 주파수 영역에서 동일한(또는, 초기에 설정된 안정된 상태의) 루프 특성으로 유지되는 광대역 주파수 합성기가 쉽게 구현될 수 있다. 또한, 챠지 펌프의 전류량, 루프 필터의 임피던스 즉 RC 시정수, 그리고 전압 제어 발진기의 이득율과 같은 루프 특성이 조정되지 않기 때문에, 추가적으로 그러한 루프 특성을 조정하기 위한 회로들이 불필요하다.

Claims (5)

  1. (정정) 주파수 합성기에 있어서: 입력 신호와 피드백 신호를 받아들이고, 상기 입력 신호와 피드백 신호들 간의 차에 대응하는 위상 오차 신호를 출력하는 위상 검출기와; 상기 위상 오차 신호에 의해 제어되는 극성을 가지는 차지 펌프 신호를 발생하는 챠지 펌프와; 상기 챠지 펌프 신호에 응답해서 발진 신호를 발생하는 가변 발진기와; 제 1 제수로 상기 발진 신호의 주파수를 분주해서 상기 주파수 합성기의 출력 신호인 제 1 분주 출력 신호를 발생하는 제 1 주파수 분주기와; 제 2 제수로 상기 제 1 분주 출력 신호의 주파수를 분주해서 상기 피드백 신호를 발생하는 제 2 주파수 분주기; 그리고 상기 출력 신호의 출력 주파수가 가변될 때 상기 제 1 제수와 상기 제 2 제수를 곱한 값이 일정하게 유지되도록, 상기 제 2 제수에 응답해서 상기 제 1 제수를 조절하거나 또는 상기 제 1 제수에 응답해서 상기 제 2 제수를 조절하는 루프 조절기를 포함하는 것을 특징으로 하는 주파수 합성기.
  2. (정정) 제 1 항에 있어서, 상기 가변 발진기로 제공되는 상기 챠지 펌프 신호를 필터링하는 루프 필터를 더 포함하는 것을 특징으로 하는 주파수 합성기.
  3. (정정) 제 1 항에 있어서, 상기 제 1 제수와 상기 제 2 제수 가운데 하나는 사용자에 의해 프로그램 가능한 것을 특징으로 하는 주파수 합성기.
  4. 제 1 항에 있어서, 상기 가변 가능한 발진기는 전압 제어 발진기를 포함하는 것을 특징으로 하는 주파수 합성기.
  5. 제 1 항에 있어서, 상기 위상 검출기, 상기 챠지 펌프 회로, 상기 루프 필터, 그리고 상기 가변 가능한 발진기의 각 특성은 상기 출력 주파수가 가변되는 동안에 일정하게 유지되는 것을 특징으로 하는 주파수 합성기.
KR1019980023611A 1998-06-23 1998-06-23 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기 KR100303397B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980023611A KR100303397B1 (ko) 1998-06-23 1998-06-23 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기
JP11177445A JP2000031820A (ja) 1998-06-23 1999-06-23 周波数合成器
US09/339,277 US6137368A (en) 1998-06-23 1999-06-23 Frequency synthesizer with constant loop characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023611A KR100303397B1 (ko) 1998-06-23 1998-06-23 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기

Publications (2)

Publication Number Publication Date
KR20000002717A KR20000002717A (ko) 2000-01-15
KR100303397B1 true KR100303397B1 (ko) 2001-11-22

Family

ID=19540415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023611A KR100303397B1 (ko) 1998-06-23 1998-06-23 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기

Country Status (3)

Country Link
US (1) US6137368A (ko)
JP (1) JP2000031820A (ko)
KR (1) KR100303397B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232355A (ja) * 1999-02-09 2000-08-22 Mitsubishi Electric Corp 位相同期回路
JP2001127627A (ja) * 1999-10-27 2001-05-11 Nec Miyagi Ltd Ｐｌｌ回路
US6593784B1 (en) * 2002-04-24 2003-07-15 Sun Microsystems, Inc. Post-silicon bias-generator control for a differential phase locked loop
KR100468057B1 (ko) * 2002-10-22 2005-01-24 (주)래디오빌 주파수 호핑 장치 및 그에 의한 신호처리 방법
US6822519B1 (en) * 2003-02-10 2004-11-23 Analog Devices, Inc. Synthesizer structures and alignment methods that facilitate quadrature demodulation
US20050164662A1 (en) * 2004-01-23 2005-07-28 Chaowen Tseng Frequency conversion in a receiver
JP4902190B2 (ja) * 2005-12-20 2012-03-21 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 室温硬化性ポリオルガノシロキサン組成物
KR100824791B1 (ko) * 2006-08-18 2008-04-24 삼성전자주식회사 클록 체배기 및 클록 체배 방법
KR100882350B1 (ko) * 2006-09-29 2009-02-12 한국전자통신연구원 이중 대역 발진기 및 이를 이용한 주파수 합성기
WO2009065276A1 (en) * 2007-11-23 2009-05-28 Hong Kong Applied Science And Technology Research Institute Co., Ltd Zero-delay buffer with common-mode equalizer for input and feedback differential clocks into a phase-locked loop (pll)
US7570093B1 (en) * 2008-03-17 2009-08-04 Himax Technologies Limited Delay-locked loop and a delay-locked loop detector
US8035451B2 (en) * 2009-12-11 2011-10-11 Stmicroelectronics Pvt. Ltd. On-the-fly frequency switching while maintaining phase and frequency lock
US8547178B2 (en) * 2010-10-08 2013-10-01 Bae Systems Information And Electronic Systems Integration Inc. Single-event upset hardened ring oscillator
CN102006085B (zh) * 2010-11-04 2013-11-20 北京理工大学 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法
JP2016163194A (ja) * 2015-03-02 2016-09-05 国立研究開発法人産業技術総合研究所 時間信号比較システムおよび時間信号比較装置
CN106027000B (zh) * 2016-05-16 2018-08-10 电子科技大学 一种迟滞比较器
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769602A (en) * 1972-08-07 1973-10-30 Rca Corp Analog phase tracker
US3890619A (en) * 1973-07-12 1975-06-17 George R Mounce Omega navigation receiver apparatus
JPS63503427A (ja) * 1986-04-04 1988-12-08 プレツシー　オーバーシーズ　リミテツド 周波数合成器
GB9115350D0 (en) * 1991-07-16 1991-08-28 Navstar Ltd A radio receiver
NL9500491A (nl) * 1994-12-15 1996-02-01 Ericsson Radio Systems Bv Fase-vergrendelde lus voor signalen met rechthoeksgolfvormen.

Also Published As

Publication number Publication date
JP2000031820A (ja) 2000-01-28
KR20000002717A (ko) 2000-01-15
US6137368A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
US5631587A (en) Frequency synthesizer with adaptive loop bandwidth
KR100303397B1 (ko) 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기
US6768362B1 (en) Fail-safe zero delay buffer with automatic internal reference
US7180377B1 (en) Method and apparatus for a hybrid phase lock loop frequency synthesizer
EP1104111B1 (en) Phase-locked loop with digitally controlled, frequency-multiplying oscilator
US7298218B2 (en) Frequency synthesizer architecture
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
US8456204B2 (en) Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
JP2003515963A (ja) デジタル位相ロックループ周波数シンセサイザ
KR20000075516A (ko) 지터 보상하는 엔 분할 주파수 합성기
EP1057265A1 (en) Phase lock loop enabling smooth loop bandwidth switching
US6943598B2 (en) Reduced-size integrated phase-locked loop
JP2000252819A (ja) Ｐｌｌ回路
KR100235075B1 (ko) 초저이득 전압 제어 발진기
CN111416616B (zh) 具有宽频率覆盖的pll
KR20120138843A (ko) 시그마-델타 기반 위상 고정 루프
US20100315172A1 (en) Spread spectrum clock generator and semiconductor device
US5267189A (en) Rational fraction synthesizer
US6661291B2 (en) Fractional and rapid response frequency synthesizer, and corresponding frequency synthesizing method
JP2002164785A (ja) 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法
EP0454955B1 (en) Sampling clock generating circuit
US7109763B1 (en) Phase locked loop operable over a wide frequency range
JPH0758635A (ja) 周波数シンセサイザ
JP2002141797A (ja) 周波数シンセサイザ
JPH10126263A (ja) 周波数シンセサイザ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee