KR100468057B1 - 주파수 호핑 장치 및 그에 의한 신호처리 방법 - Google Patents

주파수 호핑 장치 및 그에 의한 신호처리 방법 Download PDF

Info

Publication number
KR100468057B1
KR100468057B1 KR10-2002-0064581A KR20020064581A KR100468057B1 KR 100468057 B1 KR100468057 B1 KR 100468057B1 KR 20020064581 A KR20020064581 A KR 20020064581A KR 100468057 B1 KR100468057 B1 KR 100468057B1
Authority
KR
South Korea
Prior art keywords
frequency
frequency signal
signal
phase
voltage
Prior art date
Application number
KR10-2002-0064581A
Other languages
English (en)
Other versions
KR20020090962A (ko
Inventor
김태희
Original Assignee
(주)래디오빌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)래디오빌 filed Critical (주)래디오빌
Priority to KR10-2002-0064581A priority Critical patent/KR100468057B1/ko
Publication of KR20020090962A publication Critical patent/KR20020090962A/ko
Application granted granted Critical
Publication of KR100468057B1 publication Critical patent/KR100468057B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/713Spread spectrum techniques using frequency hopping
    • H04B1/7136Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/713Spread spectrum techniques using frequency hopping
    • H04B1/7136Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
    • H04B2001/71362Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform using a bank of frequency sources
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/713Spread spectrum techniques using frequency hopping
    • H04B1/7136Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
    • H04B2001/71367Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform using a transform

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상잡음을 감소하기 위한 주파수 호핑 장치 및 그에 의한 신호 처리 방법에 관한 것이다. 이러한 본 발명에 따른 주파수 호핑 장치는, 기준 주파수 신호를 발생하는 수정발진기와, 위상고정루프(PLL)부로부터의 제어전압에 따른 주파수 신호를 발생하는 전압제어발진기와, 상기 수정발진기로부터의 상기 기준주파수를 기준으로 하여 위상 고정된 소정 주파수 신호를 발생하는 주파수발생기와, 상기 전압제어발진기로부터의 주파수 신호를 상기 주파수발생기로부터의 주파수 신호와 혼합하여 주파수 다운시켜 출력하는 혼합기와, 상기 혼합기로부터의 주파수 신호를 주어진 주파수세팅값에 의해 소정 분주비로 분주하고, 상기 분주된 주파수신호와 상기 수정발진기로부터의 주파수신호의 위상을 비교하여 위상차이에 따른 상기 제어전압을 발생하는 상기 위상고정루프를 포함한다.

Description

주파수 호핑 장치 및 그에 의한 신호처리 방법{FREQUENCY HOPPING DEVICE AND SIGNAL PROCESSING METHOD THEREIN}
본 발명은 주파수 호핑 시스템에 관한 것으로, 특히 위상 잡음(Phase noise)을 감소시키기 위한 주파수 호핑 장치 및 그에 의한 신호 처리 방법에 관한 것이다.
일반적으로, 주파수호핑시스템은 주파수 합성기(frequency synthesizer)라 할수 있다. 보통 주파수합성기라 함은 특정 주파수를 합성해내는 장치를 말한다. 그러나 주파수호핑시스템은 시간에 따라 발진주파수를 변화시킨다. 이러한 주파수호핑시스템은 크게 주파수를 합성하는 부분과 발진주파수가 변화하도록 세팅해주는 부분으로 이루어져 있다. 한편, 주파수호핑시스템은 발진주파수를 고정(lock)하기 위해 위상동기루프(PLL : Phase loop lock) 회로를 사용한다.
도 1은 일반적인 주파수호핑시스템(주파수합성기)의 블록 구성을 보여준다. 도시된 바와 같이, 일반적인 주파수호핑시스템은 수정발진기(11), 위상검출기(12), 차지펌프(13), 루프필터(14), 전압제어발진기(15), 분주기(16) 및 제어부(17)를 포함하여 구성된다.
상기 도 1을 참조하면, 수정발진기(11)는 온도보상 수정발진기(TCVO :Temperature Compensated X-tal Oscillator)로, 온도변화에 상관없이 매우 안정적인 기준주파수(Reference Frequency) 신호를 발생한다. 분주기(16)는 전압제어발진기(15)로부터의 출력 주파수신호를 제어부(16)로부터의 분주비에 의해 소정 주파수신호로 분주하여 출력한다. 여기서, 일반적인 주파수합성기의 경우, 상기 분주비는 상기 출력 주파수신호를 상기 수정발진기(10)의 기준주파수신호로 만들기 위한 값이 된다. 만일, 주파수호핑 시스템이라면, 상기 분주비는 상기 출력 주파수신호를 상기 기준주파수신호로 만들기 위한 값(기준 분주비)을 미리 정해진 규칙(또는 테이블)에 따라 약간 변경한 값이 된다. 즉, 기준 분주비를 약간 변경함으로써 출력 주파수를 다른 주파수로 호핑시킬수 있다.
위상검출기(12)는 상기 수정발진기(11)로부터의 기준주파수신호와 상기 분주기(15)로부터의 주파수신호의 위상을 비교하여 위상차이에 해당하는 펄스열을 발생한다. 차지펌프(13)는 상기 위상검출기(12)로부터의 펄스열을 전류로 변환하여 출력한다. 즉, 펄스폭에 비례하는 전류를 부호에 따라 밀거나 당겨주는 역할을 한다. 루프필터(14)는 상기 차지펌프(13)로부터의 전류를 충전 및 방전하면서 제어전압을 변화시켜 출력한다. 제어전압발진기(15)는 상기 루프필터(14)로부터의 상기 제어전압에 따른 주파수신호를 발생한다.
상기와 같은 PLL 구조의 주파수호핑시스템(주파수합성기)은, 이론상으로 위상잡음(Phase noise)이 하기 <수학식 1>과 같이 발생하는 특징이 있다.
여기서, 상기 Fo는 상기 도 1의 구성에서 분주기(16)로 입력되는 피드백(feedback) 주파수이고, 상기 Fr은 수정발진기(11)에서 발생하는 고정 주파수(기준주파수)가 된다.
예를들어, 주파수호핑시스템(또는 주파수합성기)의 출력이 1.24GHz이고, 기준주파수가 10MHz라 가정하면, N=1240/10=124가 되고, 이때 위상잡음은 20*log124=41.86dB만큼 증가한다.
이와 같이, PLL 구조의 주파수호핑시스템은 피드백되는 주파수 fo가 감소하면 상기 n값이 감소하기 때문에, 이렇게 되면 상기 n값이 감소된 만큼 위상잡음이 개선되는 효과를 얻을 수 있다. 아울러, 피드백되는 주파수를 다운시켜 PLL로 입력한다면, 저주파수에서 사용되는 PLL을 좀더 높은 주파수에서 구동시킬 수 있을 것이다.
따라서, 본 발명의 목적은 PLL(Phase locked loop)구조의 주파수호핑시스템에서 피드백되는 주파수를 다운시켜 위상잡음을 감소하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 PLL구조의 국부발진기에서 피드백되는 주파수를 다운시켜 위상잡음을 감소하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 PLL을 고주파수에서 구동시키기 위해서 PLL로 피드백되는 주파수를 다운시키기 위한 장치 및 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 제1견지에 따르면, 주파수 호핑 장치는, 기준 주파수 신호를 발생하는 수정발진기와, 위상고정루프(PLL)부로부터의 제어전압에 따른 주파수 신호를 발생하는 전압제어발진기와, 상기 수정발진기로부터의 상기 기준주파수를 기준으로 하여 위상 고정된 소정 주파수 신호를 발생하는 주파수발생기와, 상기 전압제어발진기로부터의 주파수 신호를 상기 주파수발생기로부터의 주파수 신호와 혼합하여 주파수 다운시켜 출력하는 혼합기와, 상기 혼합기로부터의 주파수 신호를 주어진 주파수세팅값에 의해 소정 분주비로 분주하고, 상기 분주된 주파수신호와 상기 수정발진기로부터의 주파수신호의 위상을 비교하여 위상차이에 따른 상기 제어전압을 발생하는 상기 위상고정루프를 포함하는 것을 특징으로 한다.
본 발명의 제2견지에 따르면, 주파수 호핑 장치의 신호 처리 방법이, 전압제어발진기가 위상고정루프로부터의 제어전압에 따른 제1주파수신호를 발생하는 과정과, 수정발진기로부터의 기준주파수신호를 기준으로 하여 위상 고정된 제2주파수신호를 발생하는 과정과, 상기 제1주파수신호를 상기 제2주파수신호와 혼합하여 주파수 다운된 제3주파수신호를 발생하는 과정과, 상기 위상고정루프가 상기 제3주파수신호를 주어진 주파수세팅값에 의해 소정 분주비로 분주하고, 상기 분주된 주파수신호와 상기 수정발진기로부터의 기준주파수신호의 위상을 비교하여 위상차이에 따른 상기 제어전압을 상기 전압제어발진기로 발생하는 과정을 포함하는 것을 특징으로 한다.
도 1은 일반적인 주파수 호핑 장치의 블록 구성을 도시하는 도면.
도 2는 일반적인 RF시스템의 송신기 구성을 도시하는 도면.
도 3은 본 발명의 실시 예에 따른 주파수 호핑 장치의 블록 구성을 도시하는 도면.
도 4는 도 3의 구성에서 TTL부(390)의 상세 구성을 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
300 : 수정발진기 310 : PLL
320 : VCO 330 : 주파수 생성기
340 : LPF 350 : 혼합기
360 : LPF 370 : 증폭기
380 : BPF 390 : TTL부
311 : 분주기 312 : 위상검출기
313 : 적분기 314 : 루프필터
315 : 제어부 316 : 분주기
331 : PLL 332 : 증폭기
333 : LPF
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명은 RF시스템에서 사용되는 국부발진기(local oscillator), 특히 주파수 호핑이 가능한 국부발진기에 대해 설명할 것이다. 상기 RF시스템이 사용되는 대표적인 시스템은, 통상 말하는 통신시스템(예 : CDMA시스템)과 계측 탐사를 위한 레이다(RADAR : Radio Detection And Ranging) 시스템을 들수 있다. 특히, 상기 레이다 시스템은 전자파를 이용하여 원거리의 표적을 볼수 있는 전천후 전자의 눈으로서 항공 운항 및 관제, 지구 및 우주탐사, 기상관측, 선박항해, 자동차 속도 측정 및 충돌방지 등의 민수용 뿐만 아니라, 조기경고, 항만감시, 대공방어, 미사일 유도통제 등의 군사용으로 사용된다. 즉, 본 발명에 따른 국부발진기는 주파수 호핑이 요구되는 통신시스템 및 레이더 시스템 등에서 사용될 수 있다.
도 2는 일반적인 RF시스템에서 송신기의 구성을 도시하고 있다.
도시된 바와 같이, 상기 RF시스템은, 제1국부발진기(211), 혼합기(212), 자동이득제어 증폭기(213), IF필터(214), 제2국부발진기(215), 혼합기(216),RF필터(217), 구동증폭기(218), 대역통과필터(219), 전력증폭기(220), 대역통과필터(221) 및 안테나(222)를 포함하여 구성된다.
상기 도 2를 참조하면, 제1국부발진기(211)는 중간주파수(IF : Intermediate frequency) 변환용 변조주파수를 발생하여 출력한다. 제1혼합기(212)는 입력 기저대역신호와 상기 제1국부발진기(211)에서 발생된 변조주파수를 혼합하여 중간주파수 신호를 발생한다. 자동이득제어 증폭기(213)는 상기 제1혼합기(212)의 출력신호를 미리 설정된 전력레벨로 출력될수 있도록 증폭하여 출력한다. 중간주파수 필터(IF필터)(214)는 상기 자동이득증폭기(213)의 출력신호중 원하는 대역의 신호만 통과시켜 출력한다. 제2국부발진기(215)는 래디오주파수(RF : radio frequency) 변환용 변조주파수를 발생하여 출력한다. 여기서, 상기 제2국부발진기(215)는 전압제어발진기(VCO)와 위상고정루프(PLL)로 구성된다.
특히, 상기 위상고정루프(PLL)는 전압제어발진기(VCO)에서 발생하는 주파수를 흔들리지 않고 일정한 주파수에서 고정될 수 있도록 잡아주는(locking) 역할을 한다. 또한 외부에서 입력되는 제어(control)를 통해 전압제어발진기(VCO)의 제어전압을 정교하게 조절해서 전압제어발진기(VCO)의 출력 주파수를 원하는 주파수로 이동하고 고정시켜주는 역할을 한다. 즉 주파수 호핑을 위한 조절부로 동작한다.
제2혼합기(216)는 상기 중간주파수 필터(214)의 출력신호와 상기 제2국부발진기(215)에서 발생되는 변조주파수를 혼합하여 래디오주파수 신호를 발생한다. 래디오주파수 필터(RF필터)(217)는 상기 제2혼합기(216)의 출력신호중 원하는 대역의 신호만 통과시켜 출력한다.
구동증폭기(218)는 전력증폭기(220)에 충분한 입력전력을 주기 위해서 상기 래디오주파수 필터(217)의 출력신호를 증폭하여 출력한다. 대역통과필터(219)는 불필요한 주파수 성분(spurious)이 상기 전력증폭기(220)에서 증폭되는 것을 피하기 위해서 상기 구동증폭기(218)의 출력신호중 사용중인 대역의 신호만 통과시켜 출력한다. 상기 전력증폭기(220)는 상기 대역통과필터(219)의 출력신호를 전력 증폭하여 출력한다. 대역통과필터(221)는 불필요한 주파수 성분을 제거하기 위하여 상기 전력증폭기(220)의 출력신호중 원하는 주파수대역의 신호만 통과시켜 출력한다. 안테나(222)는 도선상의 전기적 신호변화를 공기중의 전자기파로 복사(radiation)시킨다.
상기한 도 2의 구성에서 본 발명이 적용되는 부분은 제2국부발진기(215)이다. 앞서 언급한 바와 같이, 상기 제2국부발진기(215)는 주파수 호핑을 위한 조절부로 동작한다.
이하 본 발명에 따른 주파수 호핑을 위한 국부발진기에 대해 살펴보기로 한다. 일 예로, 1.24GHz ∼1.54GHz에서 11개의 채널(주파수)을 발생하는 국부발진기(혹은 주파수 호핑 장치)에 대해 설명할 것이다. 이하 설명에서 '국부발진기'와 '주파수 호핑 장치'는 동일한 의미임을 미리 밝혀둔다.
도 3은 본 발명의 실시 예에 따른 주파수 호핑 장치를 도시하고 있다.
도시된 바와 같이, 상기 주파수 호핑 장치는, 수정발진기(300), PLL부(310), 전압제어발진기(VCO,320), 주파수발생기(330), 저역통과필터(LPF,340), 혼합기(MIXER, 350), 저역통과필터(360), 증폭기(370), 대역통과필터(380) 및TTL(transistor transistor logic)부(390)를 포함하여 구성된다. 여기서, 상기 PLL부(310)는 분주기(311), 위상검출기(312), 적분기(313), 루프필터(314), 제어부(315) 및 분주기(316)를 포함하고, 상기 주파수발생기(330)는 PLL(Phase Locked Loop,331), 증폭부(332) 및 저역통과필터(333)를 포함하여 구성된다.
먼저, 주파수발생기(330)를 살펴보면, 상기 PLL(331)은 상기 수정발진기(300)로부터의 주파수(60MHz)를 기준 주파수로 하여 910MHz에 고정된(locked) 주파수를 발생한다. 증폭기(330)는 상기 PLL(331)로부터의 주파수 신호를 소정 레벨로 증폭시켜 출력한다. 저역통과필터(233)는 상기 증폭기(330)로부터의 주파수 신호에서 소정 대역(1GHz 이하)의 신호만 통과시켜 출력한다. 즉, 상기 주파수발생기(330)는 피드백되는 주파수를 다운시키기 위한 소정 주파수(910MHz) 신호를 발생한다.
저역통과필터(340)는 전압제어발진기(320)로부터의 출력 주파수 신호를 입력하고, 상기 출력 주파수 신호에서 소정 대역(1.7GHz 이하)의 신호만 통과시켜 출력한다. 혼합기(350)는 상기 저역통과필터(340)의 출력 주파수와 상기 주파수발생기(330)의 출력 주파수 신호를 혼합하여 피드백 주파수를 다운시켜 출력한다. 이 경우, 상기 전압제어발진기(320)가 출력하는 주파수가 1.24GHz∼1.54GHz이고, 상기 주파수발생기(330)에서 발생하는 주파수가 910MHz이므로, 상기 혼합기(350)에서 출력되는 주파수는 330MHz∼630MHz의 범위를 갖는다. 저역통과필터(360)는 상기 혼합기(350)로부터의 주파수 신호에서 소정 대역(900MHz 이하)의 신호만 통과시켜 출력한다. 증폭기(370)는 상기 저역통과필터(360)로부터의 주파수신호를 소정 레벨로 증폭시켜 출력한다. 대역통과필터(380)는 상기 증폭기(370)로부터의 주파수 신호에서 소정 대역(330MHz∼630MHz)의 신호만 통과시켜 출력한다. 앞서 설명한 필터들(LPF, BPF)은 주파수 합성 혹은 증폭에 의해 발생되는 불필요한 주파수(예 : image frequency)를 필터링하고 원하는 대역의 신호를 획득하기 위한 것이다.
TTL부(390)는 외부 시스템 제어기(도시하지 않음)로부터 제공되는 주파수 세팅값을 상기 PLL부(310)를 구동할수 있는 비트열로 변환하여 출력한다. 일반적으로, 외부에서 입력되는 값과 PLL 로직(IC)에서 사용하는 값이 서로 다른 경우 이러한 로직(TTL로직)을 구현하게 된다. 수정발진기(300)는 온도보상 수정발진기(TCXO : Temperature Compensated X-tal Oscillator)로, 온도변화에 상관없이 매우 안정한 기본 주파수를 발생한다. 여기서, 상기 수정발진기(300)가 60MHz의 주파수를 발생하는 것으로 가정한다.
다음으로, 상기 PLL부(310)를 살펴보면, 제어부(315)는 상기 TTL부(390)에서 제공되는 비트열에 근거한 분주비를 분주기(316)로 출력한다. 상기 분주기(316)는 상기 대역통과필터(380)로부터의 주파수 신호를 상기 제어부(215)로부터의 분주비에 의해 분주하여 출력한다. 여기서, 상기 분주기(316)는 카운터(Counter) 단독으로 구성될 수도 있고, 프리스케일러(Pre-Scaler)와 카운터(Counter)로 구성될 수도 있다. 한편, 분주기(311)는 상기 수정발진기(300)로부터의 기본 주파수 신호를 미리 설정된 분주비에 따라 분주하여 출력한다. 위상검출기(312)는 상기 분주기(311)로부터의 주파수 신호와 상기 분주기(316)로부터의 주파수 신호의 위상을 비교하여위상차이에 해당하는 펄스열을 발생한다. 적분기(313)는 상기 위상검출기(312)로부터의 펄스열을 적분하여 전압신호를 발생한다. 루프필터(314)는 상기 적분기(313)로부터의 전압신호를 필터링하여 DC성분(직류성분)의 제어전압을 발생한다. 전압제어발진기(320)는 상기 루프필터(314)로부터의 상기 제어전압에 따른 특정 주파수 신호를 발생한다.
상기 도 3의 구성에서, 만일 외부에서 입력되는 주파수 세팅값이 PLL로직(310)을 구동할수 있는(혹은 인식할수 있는) 값이라면, 상기 TTL부(290)는 제거할 수 있다. 한편, 상기한 실시 예는 수정발진기(300)로부터의 주파수 신호를 분주시켜 위상검출기(312)로 제공하지만, 수정발진기(300)의 주파수를 가공없이 바로 위상검출기(312)로 제공하여 기준 주파수신호로 사용할수도 있다. 또한, 상기 적분기(313)를 대신해서 차지펌프(charge pump)를 사용할 수 있다.
본 발명의 보다 나은 이해를 돕기 위한 적용예를 설명하면 다음과 같다.
이하 상기 PLL부(210)를 상용칩 "PE3236"로 구성한 것을 예로 들어 설명할 것이다. 상기 'PE3236'이 PLL로 동작함에 있어 필요한 파라미터는 입력되는 기준주파수(ref)의 분주비 (R+1)값과, 8비트의 주파수 세팅값 M값 및 A값과 주파수 세팅값에 따른 피드백 주파수의 분주비 N값이다.
여기서, 상기 R값을 '9(기준주파수의 분주비=10)'으로 설정했을 때, 상기한 파라미터들 사이의 관계를 나타내면 하기 <표 1>과 같다.
F TTL입력(외부입력) 주파수(MHz) M값 A값 M(2진수) A(2진수) 분주비
0 0=(0 0 0 0) 1240(330) 4 5 0100 0101 55
1 1=(0 0 0 1) 1270(360) 5 0 0101 0000 60
2 2=(0 0 1 0) 1300(390) 5 5 0101 0101 65
3 3=(0 0 1 1) 1330(420) 6 0 0110 0000 70
4 4=(0 1 0 0) 1360(450) 6 5 0110 0101 75
5 5=(0 1 0 1) 1390(480) 7 0 0111 0000 80
6 6=(0 1 1 0) 1420(510) 7 5 0111 0101 85
7 7=(0 1 1 1) 1450(540) 8 0 1000 0000 90
8 8=(1 0 0 0) 1480(570) 8 5 1000 0101 95
9 9=(1 0 0 1) 1510(600) 9 0 1001 0000 100
10 10=(1 0 1 0) 1540(630) 9 5 1001 0101 105
여기서, 상기 TTL입력(외부입력)은 상기 <표 1>에 나타낸 바와 같이 순차로 이루어지는 것이 아니라, 랜덤한 순서를 가진다. 이 경우, 상기 주파수호핑장치는 상기 주파수들 사이를 순차로 호핑하지 않고 랜덤하게 호핑하게 된다.
한편, 도 4는 상기 <표 1>과 같은 매핑관계를 만족시키기 위한 상기 TTL부(390)의 상세 구성을 보여준다. 도시된 바와 같이, 상기 TTL부(390)는 2개의 전가산(Full Adder) TTL칩(74283)들과 1개의 디-플립플롭(D-flip flop) TTL칩(74174)을 포함하여 구성된다.
도 4를 참조하면, 시스템 제어기로부터의 주파수 세팅값 4비트는 각각 제1 전가산TTL칩(410)의 5번, 3번, 14번, 12번 포트로 입력된다. 각각의 입력선에는 저항(1k)과 제너다이오드(RD5.6SL)가 병렬로 연결되는데, 이것은 TTL칩으로 입력되는 신호를 안정화시키기 위한 것이다. 한편, 상기 제1 전가산TTL칩(410)의 6번 포트는 +5VDC 전원에 연결되고, 2번, 15번 11번 7번 포트는 접지에 연결된다. 그리고, 1번, 13번, 10번 포트는 각각 제2전가산TTL칩(420)의 5번, 3번, 14번 포트에 연결되고, 4번 포트는 디-플립플롭 TTL칩(430)의 14번 포트에 연결된다. 상기 제2전가산TTL칩(420)의 15번 포트는 전원에 연결되고, 12번, 6번, 2번 11번, 7번포트는 접지에 연결된다. 또한, 상기 제2전가산TTL칩(420)의 4번, 1번, 13번, 10번 포트는 각각 디-플립플롭 TTL칩(430)의 3번, 4번, 6번, 11번 포트에 연결된다.
한편, 상기 디-플립플롭 TTL칩(430)은 9번 포트를 통해 클럭(clock)을 입력받고, 1번 포트를 통해 전원을 입력받는다. 그리고, 상기 디-플립플롭 TTL칩(430)은 2번, 5번, 7번, 10번 포트를 통해 주파수 세팅값 4비트를 출력하는데, 이 4비트는 상기 "PE3236"에서 사용하는 주파수 세팅값 8비트중 상위 4비트(M0∼M3)로 제공된다. 그리고, 상기 디-플립플롭TTL칩(430)의 15번 포트로 출력되는 1비트는 하위 4비트중 홀수번째(A0,A2)에 해당하는 2비트의 값으로 제공된다. 여기서, 하위 4비트중 홀수번째에 해당하는 비트들만 제공하는 것은 짝수번째(A1,A3)의 값이 '0'으로 고정되었기 때문이다. 한편, 상기 15번 포트는 10101...와 같이 1과 0을 번갈아 출력하게 된다. 따라서, f1에 대한 주파수 세팅값은 '01000101'이 된다(표 1 참조). 또한, 각각의 출력선에는 저항R1(1.2k)과 저항R2(3k)가 병렬로 연결되는데, 이것은 TTL칩에서 출력되는 5V의 신호를 상기 PE3236에서 인식할수 있는 3V의 신호로 변환하기 위한 것이다.
일 예로, 현재 발생하고 있는 주파수가 1240MHz이고 이 주파수를 1300MHz으로 호핑시킨다고 가정하면, 먼저 시스템 제어기는 TTL부(390)로 '0010'을 출력하고, 상기 TTL(390)는 상기 입력(0010)을 '0101'로 변환하여 M값으로 출력하고, '1'을 A값의 일부로 출력한다. 즉, M값은 '5'가 되고 A값은 '5'가 된다. PPL부(310)의 제어부(315)는 상기 M값과 A값을 가지고 분주기(316)의 분주비를 제어한다. 이 경우, 상기 표 1에 나타낸 바와 같이, 분주비(316)의 분주비는 '65'가 된다. 한편, R값이 '9'로 고정되어 있기 때문에 상기 분주기(311)는 수정발진기(300)에 의해 발진된 60MHz의 주파수신호를 분주비 '10'으로 분주하여 6MHz의 주파수신호를 발생한다.
현재 VCO(330)에서 발생하는 주파수가 1240MHz이기 때문에 피드백 주파수는 330MHz가 된다. 왜냐하면, 상기 주파수 1240MHz를 주파수발생기(330)에서 발생하는 주파수 910MHz로 주파수 다운시켰기 때문이다. 따라서, 상기 분주기(316)는 상기 피드백 주파수 330MHz를 상기 분주비 '65'로 분주하여 5.07...MHz의 주파수 신호를 출력한다. 이후, 위상검출기(312)는 상기 분주기(311)에서 출력하는 6MHz의 주파수 신호와 상기 분주기(316)에서 출력하는 5.07...MHz의 주파수 신호의 위상을 비교하여 위상차이에 따른 펄스열 PU_U, PD_D를 발생한다. 상기 위상차이는 현재 발생하고 있는 주파수신호와 호핑하고자 하는 주파수 사이의 위상차이 및 현재 발생하고 있는 주파수신호의 위상에러를 반영하고 있다. 여기서, 기준주파수가 피드백주파수보다 주파수가 낮거나 위상이 뒤져 있을 때는 PU_D는 그 위상차이에 해당하는 시간만큼 로우레벨이 되고 이때 PD_D는 하이레벨을 유지한다. 반대로 기준주파수가 피드백주파수보다 높거나 위상이 앞서 있을때는 그 위상차이에 해당하는 시간만큼 PD_D는 로우레벨이 되고 PD_U출력은 하이레벨을 유지한다. 이와 같은 PD_U신호와 PD_D신호를 NOR(Not OR)함으로써 동기를 검출하고 동기여부를 표시기(LD)를 통해 출력할수 있다.
한편, 상기 적분기(313)는 상기 위상차이에 따른 펄스열을 적분하여 전압신호를 발생하고, 루푸필터(314)는 상기 전압신호를 필터링하여 직류성분의 제어전압을 발생한다. 그러면, 전압제어발진기(320)는 상기 루프필터(314)로부터의 제어전압에 의해 1300MHz의 주파수 신호를 발생한다.
다른 예로, 상기 분주기(316)를 프리스케일러(Pre-Scaler)와 카운터(Counter)로 구성할 경우, 상기 프리스케일러의 계수는 '10'되고 상기 카운터의 분주비는 (M+1)이 된다. 이 경우, 상기 프리스케일러는 피드백주파수(330∼630MHz)를 미리 설정된 비율(1/10)로 프리스케일링하여 출력하고, 상기 카운터는 상기 프리스케일러로부터의 주파수 신호를 (M+1)로 분주하여 상기 위상검출기(312)로 출력한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정 해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이, 본 발명은 전압제어발진기(VCO)로부터 출력되는 주파수를 다운시켜 PLL로 피드백하기 때문에, 주파수합성기(또는 주파수호핑장치)의 성능 중 중요한 부분을 차지하는 위상잡음(Phase noise)을 개선시킬 수 있다. 또한, 저주파수에서 동작하는 PLL을 고주파수를 사용하는 시스템에서 동작시킬수 있는 이점이 있다.

Claims (14)

  1. 주파수 호핑 장치에 있어서,
    기준 주파수 신호를 발생하는 수정발진기와,
    위상고정루프(PLL)부로부터의 제어전압에 따른 주파수 신호를 발생하는 전압제어발진기와,
    상기 수정발진기로부터의 상기 기준주파수를 기준으로 하여 위상 고정된 소정 주파수 신호를 발생하는 주파수발생기와,
    상기 전압제어발진기로부터의 주파수 신호를 상기 주파수발생기로부터의 주파수 신호와 혼합하여 주파수 다운시켜 출력하는 혼합기와,
    상기 혼합기로부터의 주파수 신호를 주어진 주파수세팅값에 의해 소정 분주비로 분주하고, 상기 분주된 주파수신호와 상기 수정발진기로부터의 주파수신호의 위상을 비교하여 위상차이에 따른 상기 제어전압을 발생하는 상기 위상고정루프를 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 위상고정루프는,
    상기 주어진 주파수세팅값에 따라 분주비를 결정하는 제어부와,
    상기 혼합기로부터의 상기 주파수 신호를 상기 결정된 분주비로 분주하여 출력하는 분주기와,
    상기 수정발진기로부터의 주파수 신호와 상기 분주기로부터의 주파수 신호의 위상을 비교하여 위상차이에 따른 펄스열을 발생하는 위상검출기와,
    상기 위상검출기로부터의 상기 펄스열을 적분하여 전압신호를 출력하는 적분기와,
    상기 적분기로부터의 전압신호를 필터링하여 직류성분의 상기 제어전압을 상기 전압제어발진기로 출력하는 루프필터를 포함하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    외부에서 제공되는 주파수세팅값과 상기 위상고정루프를 구동하기 위한 주파수세팅값이 상이할 경우, 상기 외부에서 제공되는 주파수세팅값을 상기 위상고정루프를 구동하기 위한 주파수세팅값으로 변환하여 상기 위상고정루프로 제공하는 디지털논리회로를 더 포함하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서,
    상기 혼합기로부터의 주파수 신호중 소정 주파수 이하의 신호만 통과시키는 저역통과필터와,
    상기 저역통과필터로부터의 주파수 신호를 소정 레벨로 증폭하는 증폭기와,
    상기 증폭기로부터의 주파수 신호중 소정 대역의 신호만 통과시켜 상기 위상고정루프로 출력하는 대역통과필터를 더 포함하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 주파수발생기는,
    상기 수정발진기의 기준주파수를 가지고 위상 고정된 소정 주파수 신호를 발생하는 위상고정루프와,
    상기 PLL로부터의 주파수 신호를 소정 레벨로 증폭하는 증폭기와,
    상기 증폭기로부터의 주파수 신호중 소정 주파수 이하의 신호만 통과시켜 상기 혼합기로 출력하는 저역통과필터를 포함하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서,
    상기 수정발진기로부터의 주파수 신호를 미리 설정된 분주비로 분주하여 출력하는 제1분주기와,
    상기 주어진 주파수세팅값에 따라 분주비를 결정하는 제어부와,
    상기 혼합기로부터의 주파수신호를 상기 결정된 분주비로 분주하여 출력하는 제2분주기와,
    상기 제1분주기로부터의 주파수신호와 상기 제2분주기로부터의 주파수신호의 위상을 비교하여 위상차이에 따른 펄스열을 발생하는 위상검출기와,
    상기 위상검출기로부터의 상기 펄스열을 적분하여 전압신호를 출력하는 적분기와,
    상기 적분기로부터의 전압신호를 필터링하여 직류성분의 상기 제어전압을 상기 전압제어발진기로 출력하는 루프필터를 포함하는 것을 특징으로 하는 장치.
  7. 제6항에 있어서, 상기 제2분주기는,
    상기 혼합기로부터의 주파수신호를 미리 설정된 비율로 프리스케일링하여 출력하는 프리스케일러와,
    상기 프리스케일러로부터의 주파수신호를 주어진 분주비로 분주하여 출력하는 카운터를 포함하는 것을 특징으로 하는 장치.
  8. 주파수 호핑 장치의 신호 처리 방법에 있어서,
    전압제어발진기가, 위상고정루프로부터의 제어전압에 따른 제1주파수신호를 발생하는 과정과,
    수정발진기로부터의 기준주파수신호를 기준으로 하여 위상 고정된 제2주파수신호를 발생하는 과정과,
    상기 제1주파수신호를 상기 제2주파수신호와 혼합하여 주파수 다운된 제3주파수신호를 발생하는 과정과,
    상기 위상고정루프가, 상기 제3주파수신호를 주어진 주파수세팅값에 의해 소정 분주비로 분주하고, 상기 분주된 주파수신호와 상기 수정발진기로부터의 기준주파수신호의 위상을 비교하여 위상차이에 따른 상기 제어전압을 상기 전압제어발진기로 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 제어전압 발생과정은,
    상기 주어진 주파수세팅값에 따라 분주비를 결정하는 과정과,
    상기 제3주파수신호를 상기 결정된 분주비로 분주하여 제4주파수신호를 생성하는 과정과,
    상기 기준 주파수신호와 상기 제4주파수신호의 위상을 비교하여 위상차이에 따른 펄스열을 발생하는 과정과,
    상기 발생되는 펄스열을 적분하여 전압신호를 발생하는 과정과,
    상기 발생되는 전압신호를 필터링하여 직류성분의 상기 제어전압을 상기 전압제어발진기로 제공하는 과정을 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    외부에서 제공되는 주파수세팅값과 상기 위상고정루프를 구동하기 위한 주파수세팅값이 상이할 경우, 상기 외부에서 제공되는 주파수세팅값을 상기 위상고정루프를 구동하기 위한 주파수세팅값으로 변환하여 상기 위상고정루프로 제공하는 과정을 더 포함하는 것을 특징으로 하는 장치.
  11. 제8항에 있어서,
    상기 제3주파수신호중 소정 주파수 이하의 신호만 통과시켜 필터링하는 과정과,
    상기 필터링된 주파수 신호를 소정 레벨로 증폭하는 과정과,
    상기 증폭된 주파수 신호중 소정 대역의 신호만 통과시켜 필터링하여 상기 위상고정루프로 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  12. 제8항에 있어서, 상기 제2주파수신호 발생과정은,
    상기 수정발진기의 기준주파수를 가지고 위상 고정된 소정 주파수 신호를 발생하는 과정과,
    상기 발생된 주파수 신호를 소정 레벨로 증폭하는 과정과,
    상기 증폭된 주파수 신호중 소정 주파수 이하의 신호만 통과시켜 필터링하여 상기 제2주파수신호를 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
  13. 제8항에 있어서, 상기 제어전압 발생과정은,
    상기 수정발진기로부터의 주파수 신호를 미리 설정된 분주비로 분주하여 제5주파수신호를 발생하는 과정과,
    상기 주어진 주파수세팅값에 따라 분주비를 결정하는 과정과,
    상기 제3주파수신호를 상기 결정된 분주비로 분주하여 제6주파수신호를 발생하는 과정과,
    상기 제5주파수신호와 상기 제6주파수신호의 위상을 비교하여 위상차이에 따른 펄스열을 발생하는 과정과,
    상기 펄스열을 적분하여 전압신호를 발생하는 과정과,
    상기 전압신호를 필터링하여 직류성분의 상기 제어전압을 상기 전압제어발진기로 제공하는 과정을 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 상기 제6주파수신호 발생과정은,
    상기 제3주파수신호를 미리 설정된 비율로 프리스케일링하는 과정과,
    상기 프리스케일링된 주파수신호를 주어진 분주비로 분주하여 상기 제6주파수신호를 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
KR10-2002-0064581A 2002-10-22 2002-10-22 주파수 호핑 장치 및 그에 의한 신호처리 방법 KR100468057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0064581A KR100468057B1 (ko) 2002-10-22 2002-10-22 주파수 호핑 장치 및 그에 의한 신호처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0064581A KR100468057B1 (ko) 2002-10-22 2002-10-22 주파수 호핑 장치 및 그에 의한 신호처리 방법

Publications (2)

Publication Number Publication Date
KR20020090962A KR20020090962A (ko) 2002-12-05
KR100468057B1 true KR100468057B1 (ko) 2005-01-24

Family

ID=27728912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0064581A KR100468057B1 (ko) 2002-10-22 2002-10-22 주파수 호핑 장치 및 그에 의한 신호처리 방법

Country Status (1)

Country Link
KR (1) KR100468057B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717134B1 (ko) * 2005-07-26 2007-05-10 인티그런트 테크놀로지즈(주) 자동 주파수 제어 루프 회로
KR100863005B1 (ko) * 2007-02-06 2008-10-13 주식회사 싸이트론 15GHz 주파수 대역의 위상 고정 유전체 공진 발진기를이용한 주파수 합성기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039655A (ko) * 1995-04-29 1996-11-25 배순훈 초고주파 발진기의 위상고정루프
KR100193862B1 (ko) * 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
KR19990061629A (ko) * 1997-12-31 1999-07-26 김영환 록킹 시간 단축을 위한 위상동기루프장치
KR20000002717A (ko) * 1998-06-23 2000-01-15 윤종용 모든 합성 주파수 구간들에서 변하지 않는 루프 특성을 가지는주파수 합성기
JP2001237709A (ja) * 1999-12-13 2001-08-31 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039655A (ko) * 1995-04-29 1996-11-25 배순훈 초고주파 발진기의 위상고정루프
KR100193862B1 (ko) * 1996-03-19 1999-06-15 윤종용 안정된 주파수를 얻기 위한 주파수변환기
KR19990061629A (ko) * 1997-12-31 1999-07-26 김영환 록킹 시간 단축을 위한 위상동기루프장치
KR20000002717A (ko) * 1998-06-23 2000-01-15 윤종용 모든 합성 주파수 구간들에서 변하지 않는 루프 특성을 가지는주파수 합성기
JP2001237709A (ja) * 1999-12-13 2001-08-31 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法

Also Published As

Publication number Publication date
KR20020090962A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
EP1383244B1 (en) Multiple PLL oscillator and multiple CW radar using such an oscillator
US8184048B2 (en) Dual mode satellite signal receiver and method thereof
US7512385B2 (en) GPS RF front end IC with programmable frequency synthesizer for use in wireless phones
US6931243B2 (en) Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications
US6967538B2 (en) PLL having VCO for dividing frequency
US20120112806A1 (en) Frequency synthesizer and frequency synthesizing method
CN103490777B (zh) 低杂散频率合成器
US10536154B2 (en) PLL circuit for radar
US4882549A (en) Center offset microwave frequency synthesizer
US7965145B2 (en) Voltage-controlled oscillator circuit including level shifter
SE516224C2 (sv) Automatisk frekvensstyranordning
CN110391810A (zh) 在本地振荡器的锁相环中的带宽调节
US20100026564A1 (en) Heterodyne transceiver systems and methods
US7038507B2 (en) Frequency synthesizer having PLL with an analog phase detector
US6621853B1 (en) Frequency synthesizing device and method for dual frequency hopping with fast lock time
KR100468057B1 (ko) 주파수 호핑 장치 및 그에 의한 신호처리 방법
KR20000022354A (ko) 발진기 제어 구조 및 그 제어 방법
KR102077620B1 (ko) 저 위상잡음 초광대역 주파수 합성기 및 주파수 합성방법
US20090085672A1 (en) Frequency synthesizer
KR101298621B1 (ko) Fmcw 주파수 합성기 및 그것의 제어 방법
KR20100009846A (ko) Fmcw 레이다 시스템에서 주파수 선형성 향상 방법 및장치
KR20220083277A (ko) 주파수 도약 확산 스펙트럼 주파수 합성기
EP1107458B1 (en) System for limiting IF variation in phase locked loops
KR101865324B1 (ko) 피아 식별기의 주파수 합성 장치

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150113

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 16