KR20220083277A - 주파수 도약 확산 스펙트럼 주파수 합성기 - Google Patents

주파수 도약 확산 스펙트럼 주파수 합성기 Download PDF

Info

Publication number
KR20220083277A
KR20220083277A KR1020200173358A KR20200173358A KR20220083277A KR 20220083277 A KR20220083277 A KR 20220083277A KR 1020200173358 A KR1020200173358 A KR 1020200173358A KR 20200173358 A KR20200173358 A KR 20200173358A KR 20220083277 A KR20220083277 A KR 20220083277A
Authority
KR
South Korea
Prior art keywords
signal
frequency
output
complex
frequency hopping
Prior art date
Application number
KR1020200173358A
Other languages
English (en)
Other versions
KR102477864B1 (ko
Inventor
조성환
오재원
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020200173358A priority Critical patent/KR102477864B1/ko
Publication of KR20220083277A publication Critical patent/KR20220083277A/ko
Application granted granted Critical
Publication of KR102477864B1 publication Critical patent/KR102477864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 도약 확산 스펙트럼 주파수 합성기를 공개한다. 이 장치는 복소 위상 동기 루프로부터 복소 신호를 인가받아 대역 선택 신호에 응답하여 분주비를 조절해 분주된 복소 신호를 출력하는 분주기 체인; 상기 복소 신호와 상기 분주된 복소 신호를 입력받아, 주파수를 가산 및 감산하여 출력하는 단측파 대역 연산기; 및 상기 가산 및 감산된 주파수를 공진 주파수로 하는 커패시턴스 값을 디지털 코드로 변환하고 필터링하여 주파수 도약을 실행시키는 주입 잠금 발진기; 를 포함하는 것을 특징으로 한다. 본 발명에 의할 경우, 위상 동기 루프의 주파수 도약 능력을 가진 주파수 합성기에서 발생하는 스퍼(spur)를 현저하게 감소시켜, 주파수 도약을 이용한 레이더 시스템이 구비된 자율 주행 장치의 구성을 효율적으로 할 수 있게 된다.

Description

주파수 도약 확산 스펙트럼 주파수 합성기{A frequency hopping spread spectrum frequency synthesizer}
본 발명은 주파수 합성기에 관한 것으로서, 보다 상세하게는 주입 잠금 발진기가 필터 기능을 수행하여, 위상 동기 루프의 주파수 도약시 발생하는 스퍼를 감소시킴으로써, 자율 주행 시스템 등에서 주파수 도약 시간을 최소화할 수 있는 주파수 도약 확산 스펙트럼 주파수 합성기에 관한 것이다.
일반적으로 위상 동기 루프(Phase-Locked Loop, PLL) 회로는 입력 신호와 출력 신호에서 피드백된 신호와의 위상차를 이용해 출력 신호를 제어하는 회로를 말한다.
입력된 신호에 맞추어 출력 신호의 주파수를 조절하는데 있어서, 피드백 루프인 현재 출력 신호의 주파수 디바이더 결과와 입력된 신호와의 위상차를 검출한다.
그 후에, 검출된 위상차를 오차로 판단하여 오차가 줄도록 전압제어 발진기(VCO)의 입력 전압을 조절함으로써 출력 주파수를 변경하도록 조절한다.
입력과 출력의 피드백 위상차가 동기되면 위상 잠금이 되고, 잠금 상태가 유지되도록 입력에 대한 출력의 주파수를 조절한다.
무선신호를 처리하는 위상 동기 회로는 무선회로에서 사용하는 위상 잠금 장치를 의미하며, 송신된 신호의 위상을 동기시키는 위상 동기 루프 회로를 말한다.
위상 동기란 기준 신호원에 관해 일정한 위상각에서 동작하도록 주파수 발진기 또는 주기 신호 발생기를 제어하는 것을 말한다.
따라서, 위상 동기 루프는 디지털 피변조파의 동기 복조, 코히어런트 반송파의 추적, 임계의 연장, 비트의 동기, 심벌의 동기 등에 사용된다.
한편, 최근 들어 자율 주행이 각광을 받음에 따라 자율 주행에 필수적인 센서 장치인 레이더에 대한 수요가 증가하고 있다.
기존 레이더를 위해 널리 쓰이는 주파수 변조 방법은 주파수 변조 지속파 (Frequency Modulate Continuous Wave, FMCW)를 사용하는 방법이 있는데, 이는 여러 방해물들이 있는 환경에서 취약함을 보이는 단점이 있다.
도 1은 종래 기술에 따른 레이더 수신단의 개략적인 회로도이다.
도 2는 도 1에 도시된 레이더 수신단에서 주파수 변조 방법에 따른 주파수 변조 지속파의 송수신 신호 대비 방해 신호를 도시한 그래프이다.
도 3은 도 1에 도시된 레이더 수신단 내 영상 그래픽 어레이(video graphics array, VGA)에서 방해 신호의 크기에 따른 데이터의 손실을 도시한 그래프로서, (a)는 영상 그래픽 어레이 입력 신호들의 세기이고, (b)는 영상 그래픽 어레이 출력 신호들의 세기이다.
도 4는 도 1에 도시된 레이더 수신단에서 확산 스펙트럼을 이용한 신호의 송수신 방법에 따른 주파수 변조 지속파의 송수신 신호(a)의 입력 신호들의 세기(b) 대비 출력 신호들의 세기(c)를 도시한 그래프이다.
도 1에서는 주파수 변조 지속파 송수신 신호와 방해 신호를 볼 수 있는데, 송신 신호와 수신 신호의 주파수 차이를 이용한 주파수 변조 지속파는 도 2에서 보는 바와 같이, 강한 방해 신호(Jammer)가 있는 상황에서 데이터의 소실이 일어나는 문제점이 있었다.
더욱이, 복수개의 레이더가 비슷한 신호를 송수신하는 자율 주행과 같은 상황에서는 복수개의 차량의 레이더가 비슷한 신호를 생성하며 서로를 방해하는 신호가 된다.
하지만, 수신단에서의 주파수 변조 지속파의 좁은 대역 신호처리 방법은 이러한 방해 신호에 취약하게 되는 단점이 있었다.
또한, 확산 스펙트럼(Spread Spectrum)을 이용한 신호의 송수신은 주파수 변조 지속파와 달리 방해 신호에 강인한 특징을 가지는데, 대표적으로 도 4에 도시된 주파수 도약 확산 스펙트럼(Frequency Hopping Spread Spectrum, FHSS)이나 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, OFDM)를 이용한 신호 송수신 방법이 있다.
특히, 높은 주파수 대역에서 넓은 대역폭을 소화하기 위해 주파수 도약을 이용한 직교 주파수 분할 다중화는 통신과 레이더 기능을 동시에 수행할 수 있다.
상기에서 언급한 방해 신호에 강인한 주파수 도약 확산 스펙트럼이나 주파수 도약을 이용한 직교 주파수 분할 다중화 방식은 모두 주파수 도약 능력을 가진 주파수 합성기를 필요로 한다.
그리고, 주파수 도약에 걸리는 시간은 레이더 시스템의 성능을 결정하는 데에 중요한 요인이 되며, 시스템 구성의 유연성을 제공한다.
그런데, 종래의 주파수 도약 능력을 가진 주파수 합성기는 스퍼(spur) 발생과 같은 고질적인 문제가 있으며, 이는 주파수 도약을 이용한 레이더 시스템 구성을 어렵게 한다.
즉, 위상 동기 루프가 공정, 전압 및 온도 변화에 민감한 아날로그 특성을 감소시키기 위해 아날로그 회로 부분을 디지털 회로로 대체하면, 상기 아날로그 특성에 의한 잡음 영향이 적은 대신에 시스템의 한정된 해상도로 인해 발생하는 양자화 잡음의 영향을 많이 받게 된다.
이러한 양자화 잡음은 올-디지털 위상 동기 루프의 출력 신호의 위상 잡음을 증가시키고 주기적인 패턴을 형성하여 스퍼(Spur)를 발생시킬 수 있는데, 이는 자율 주행 시스템에 필수적인 센서 장치인 레이더 장치에 큰 장애 요인으로 작용할 수 있다.
한편, 종래의 주파수 도약 능력을 갖는 주파수 합성기 구조로는 두 지점 변조 (Two-point Modulation) 방법을 기반으로 한 구조, 주입 잠금 발진기(Injection Locked Oscillator, ILO)를 이용한 주파수 체배 구조 및 단측파 대역 믹서(Single-sideband Mixer)를 기반으로 한 구조가 있다.
첫째, 두 지점 변조 방법은 계단형 변조 신호를 가하여 주파수 도약 출력을 얻는, 위상 동기 루프의 저역 통과의 특성을 갖는 경로와 고역 통과 대역의 특성을 갖는 경로에 동시에 가하여 원하는 변조 신호를 출력단에서 얻는 방법이다.
이 때, 저역 통과 경로와 고역통과 경로의 이득에 오차가 있는 경우, 도약 시간이 증가하게 된다.
따라서, 두 경로의 이득 오차를 줄이기 위해서는 불가피하게 복잡한 회로를 구성해야 하는데, 현재까지 당업계에 발표된 통계 자료에 따르면 100 ns 정도의 도약 시간을 얻을 수 있는 방법으로 알려져 있다.
둘째, 주입 잠금 발진기를 이용한 주파수 체배 방법은 기준 주파수의 배수 주파수들을 추출한 후에, 주입 잠금 발진기가 이들의 배수 주파수들 중 하나에 일치되도록 하는 방법이다.
이 방법은 주파수 도약을 위해 주입 잠금 발진기의 커패시턴스를 순간적으로 변경하여 다른 배수 주파수에 일치되도록 하는데, 현재까지 당업계에 발표된 도약 시간은 3 ns 이내로 알려져 있다.
또한, 기준 주파수에 의한 스퍼가 출력에 나타나게 되는데, 낮은 기준 주파수를 사용하는 경우 스퍼가 신호 가까이에 생성되며, 이는 주입 잠금 발진기가 원하는 배수 주파수에 일치되는 것을 어렵게 하는 것은 물론, 더욱 강한 스퍼로 남게 되는 단점이 있다.
더욱이, 배수 주파수를 추출하는 부분(Harmonic Extraction)이 여러 인접 배수 주파수를 동일한 이득으로 추출하기 때문에, 원하는 주파수에서 가까운 배수 주파수가 생성하는 스퍼는 큰 문제를 발생시킬 수 있다.
예를 들어, 원하는 주파수가 13번째 배수 주파수일 경우, 인접한 11 내지 15 번째 주파수 역시 동일한 이득으로 추출된다.
따라서, 이 방법은 불가피하게 높은 기준 주파수를 사용해야 하는 한계가 존재하며, 이는 전체 시스템의 주파수 설계에 제한을 가하게 되는 문제점이 있었다.
셋째, 단측파 대역(Single-sideband, SSB) 믹서를 기반으로 한 주파수 도약 구조는 고정된 주파수 생성기들을 단측파 대역 믹서를 이용하여, 주파수의 덧셈 또는 뺄셈의 결과를 얻어내는 방법이다.
이 방법은 원하는 주파수의 조합을 변경하는 스위칭 시간 정도의 주파수 도약 시간을 소모하며, 현재까지 당업계에 발표된 도약 시간은 1 ns 이내로 알려져 있다.
그런데, 믹서의 입력에는 두 개의 주파수 각각의 복소 신호가 필요하며, 복소 신호 오차가 존재하는 경우, 출력에서의 스퍼 문제가 더욱 심각해지는 단점이 있었다.
일반적으로 주파수 도약 확산 스펙트럼을 위해서는 36 dB 이상의 이미지 주파수의 저감 척도인 측파 대역 배제 비율(SideBand Rejection Ratio, SBRR)이 필요하다.
예를 들어, 복소 신호에 0.2 dB의 진폭 오차가 있는 경우 36 dB 이상의 측파 대역 배제 비율을 얻기 위해선 1 도 정도의 위상 오차가 필요하다.
하지만, 이러한 정도의 위상 오차는 달성하기 매우 어려운 수치로서, 레이더의 적용이 보통 높은 mm-wave 대역에서 이루어 짐을 고려할 때, 복소 신호의 오차를 의도하는 수치로 달성하는 것은 더더욱 어려워 단측파 대역 연산기의 주파수 도약을 위한 사용은 제한적으로 되는 한계가 있었다.
한국공개특허 KR 10-2006-0090909 A
본 발명의 목적은 위상 동기 루프의 주파수 합성기에서 주입 잠금 발진기를 단측파 대역 연산기 출력의 필터 기능을 수행하게 함으로써, 장애물들이 있는 환경이나 복수개의 레이더가 작동하는 자율 주행 시스템에서도 데이터의 소실이나 신호의 간섭 현상없이 주파수 도약 시간을 최소화할 수 있는 주파수 도약 확산 스펙트럼 주파수 합성기를 제공하는 데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 복소 위상 동기 루프로부터 복소 신호를 인가받아 대역 선택 신호에 응답하여 분주비를 조절해 분주된 복소 신호를 출력하는 분주기 체인; 상기 복소 신호와 상기 분주된 복소 신호를 입력받아, 주파수를 가산 및 감산하여 출력하는 단측파 대역 연산기; 및 상기 가산 및 감산된 주파수를 공진 주파수로 하는 커패시턴스 값을 디지털 코드로 변환하고 필터링하여 주파수 도약을 실행시키는 주입 잠금 발진기; 를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 대역 선택 신호, 제1 방향 신호 및 제2 방향 신호를 출력하는 제어부; 를 더 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 복소 위상 동기 루프는 분수비-N 위상 동기 루프로서, 상기 복소 신호를 생성하는 복소 전압 제어 발진기인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 복소 전압 제어 발진기는 차동 증폭기 형태로서 복수쌍의 모스 트랜지스터 각각의 일측이 전류원에 병렬 연결되고, 타측에서 상기 복소 신호를 90 도의 위상 차이를 가지고 순차적으로 출력시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 복소 전압 제어 발진기는 다이오드 연결이 된 복수개의 모스 트랜지스터의 환형 직렬 연결을 이용하여, 상기 복소 신호를 90 도의 위상 차이를 가지고 순차적으로 출력시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 분주기 체인은 전류 모드 로직 주파수 분주기인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 분주기 체인은 상기 제1 방향 신호 및 상기 제2 방향 신호에 응답하여 상기 복소 신호의 순서를 조절하는 복수쌍의 신호를 출력하는 제1 내지 제4 멀티플렉서; 를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 분주기 체인은 양의 제1 신호 및 음의 제1 신호를 입력받아 상기 제1 방향 신호의 값이 (+)인 경우 양의 제1 신호가 출력되고, 상기 제1 방향 신호의 값이 (-)인 경우 음의 제1 신호가 출력되는 제1 멀티플렉서; 양의 제1 신호 및 음의 제1 신호를 입력받아 상기 제1 방향 신호의 값이 (+)인 경우 음의 제1 신호가 출력되고, 상기 제1 방향 신호의 값이 (-)인 경우 양의 제1 신호가 출력되는 제2 멀티플렉서; 양의 제2 신호 및 음의 제2 신호를 입력받아 상기 제2 방향 신호의 값이 (+)인 경우 음의 제2 신호가 출력되고, 상기 제2 방향 신호의 값이 (-)인 경우 양의 제2 신호가 출력되는 제3 멀티플렉서; 및 양의 제2 신호 및 음의 제2 신호를 입력받아 상기 제2 방향 신호의 값이 (+)인 경우 음의 제2 신호가 출력되고, 상기 제2 방향 신호의 값이 (-)인 경우 양의 제2 신호가 출력되는 제4 멀티플렉서; 를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 주입 잠금 발진기는 접지에 연결되는 전류원; 일측이 상기 전류원에 병렬 연결되어, 각각의 게이트 단자에 (+) 주입 신호 또는 (-) 주입 신호를 인가받는 제1 쌍의 모스 트랜지스터; 일측이 상기 제1 쌍의 모스 트랜지스터의 타측에 연결되어, 타측에서 (+) 출력 전압 신호 또는 (-) 출력 전압 신호를 출력하는 제2 쌍의 모스 트랜지스터; 및 일측이 상기 제2 쌍의 모스 트랜지스터의 타측에 연결되고, 타측이 전원 전압에 연결되어, 공진 현상을 발생시키는 공진부; 를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 공진부는 중앙부에 상기 전원 전압이 연결되는 로드 인덕터; 및 상기 제2 쌍의 모스 트랜지스터의 타측과 상기 로드 인덕터에 병렬 연결되어, 상기 공진 주파수로 한 상기 공진 현상을 통해 상기 커패시턴스 값을 가변적인 디지털 코드로 변환시키는 가변 커패시터; 를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 주파수 도약 확산 스펙트럼 주파수 합성기는 상기 주입 잠금 발진기는 상기 가변 커패시터의 값을 온도차 측정 코드로 조절하여 상기 가변적인 디지털 코드로 변환시키는 것을 특징으로 한다.
기타 실시예의 구체적인 사항은 "발명을 실시하기 위한 구체적인 내용" 및 첨부 "도면"에 포함되어 있다.
본 발명의 이점 및/또는 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 각종 실시예를 참조하면 명확해질 것이다.
그러나, 본 발명은 이하에서 개시되는 각 실시예의 구성만으로 한정되는 것이 아니라 서로 다른 다양한 형태로도 구현될 수도 있으며, 단지 본 명세서에서 개시한 각각의 실시예는 본 발명의 게시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구범위의 각 청구항의 범주에 의해 정의될 뿐임을 알아야 한다.
본 발명에 의할 경우, 위상 동기 루프의 주파수 도약 능력을 가진 주파수 합성기에서 발생하는 스퍼(spur)를 현저하게 감소시켜, 주파수 도약을 이용한 레이더 시스템이 구비된 자율 주행 장치의 구성을 효율적으로 할 수 있게 된다.
또한, 본 발명의 주파수 합성기에 입력되는 복소 신호의 순서가 정확하게 정의되어, 단측파 대역 연산기에서의 주파수 가산 및 감산 연산을 정확히 구현할 수 있게 된다.
또한, 주입 잠금 발진기를 필터로 이용하면서 불가피하게 추가적으로 소요되는 정착 시간이 단축되어, 주파수 대역에서 주파수 합성기의 동작이 신속하게 안정화되게 된다.
도 1은 종래 기술에 따른 레이더 수신단의 개략적인 회로도이다.
도 2는 도 1에 도시된 레이더 수신단에서 주파수 변조 방법에 따른 주파수 변조 지속파의 송수신 신호 대비 방해 신호를 도시한 그래프이다.
도 3은 도 1에 도시된 레이더 수신단 내 영상 그래픽 어레이(video graphics array, VGA)에서 방해 신호의 크기에 따른 데이터의 손실을 도시한 그래프이다.
도 4는 도 1에 도시된 레이더 수신단에서 확산 스펙트럼을 이용한 신호의 송수신 방법에 따른 주파수 변조 지속파의 송수신 신호(a)의 입력 신호들의 세기(b) 대비 출력 신호들의 세기(c)를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 주파수 도약 확산 스펙트럼 주파수 합성기의 블록도이다.
도 6은 도 5에 도시된 주파수 합성기의 안정화 시간 시뮬레이션 결과, 시간의 경과 대비 주입 잠금 발진기(150) 주파수의 변화(a) 및 주입 잠금 발진기(150)에서의 출력 전압의 변화(b)에 대한 그래프이다.
도 7은 도 5에 도시된 주파수 합성기를 적용한 스펙트럼 시뮬레이션 결과의 그래프이다.
도 8 및 도 9는 도 5에 도시된 주파수 합성기 내 복소 위상 동기 루프(120)를 구성하는 복소 전압 제어 발진기의 회로도의 실시예들이다.
도 10은 도 5에 도시된 주파수 합성기 내 분주기 체인(130)의 회로도이다.
도 11은 도 5에 도시된 주파수 합성기 내 주입 잠금 발진기(150)의 회로도이다.
도 12는 도 5에 도시된 주파수 합성기의 시뮬레이션 결과, 시간의 경과 대비 주입 잠금 발진기(150)의 출력 주파수의 변화에 대한 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.
본 발명을 상세하게 설명하기 전에, 본 명세서에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 무조건 한정하여 해석되어서는 아니되며, 본 발명의 발명자가 자신의 발명을 가장 최선의 방법으로 설명하기 위해서 각종 용어의 개념을 적절하게 정의하여 사용할 수 있다.
더 나아가 이들 용어나 단어는 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 함을 알아야 한다.
즉, 본 명세서에서 사용된 용어는 본 발명의 바람직한 실시예를 설명하기 위해서 사용되는 것일 뿐이고, 본 발명의 내용을 구체적으로 한정하려는 의도로 사용된 것이 아니다.
이들 용어는 본 발명의 여러 가지 가능성을 고려하여 정의된 용어임을 알아야 한다.
또한, 본 명세서에 있어서, 단수의 표현은 문맥상 명확하게 다른 의미로 지시하지 않는 이상, 복수의 표현을 포함할 수 있다.
또한, 유사하게 복수로 표현되어 있다고 하더라도 단수의 의미를 포함할 수 있음을 알아야 한다.
본 명세서의 전체에 걸쳐서 어떤 구성 요소가 다른 구성 요소를 "포함"한다고 기재하는 경우에는, 특별히 반대되는 의미의 기재가 없는 한 임의의 다른 구성 요소를 제외하는 것이 아니라 임의의 다른 구성 요소를 더 포함할 수도 있다는 것을 의미할 수 있다.
더 나아가서, 어떤 구성 요소가 다른 구성 요소의 "내부에 존재하거나, 연결되어 설치된다"고 기재한 경우에는, 이 구성 요소가 다른 구성 요소와 직접적으로 연결되어 있거나 접촉하여 설치되어 있을 수 있다.
또한, 일정한 거리를 두고 이격되어 설치되어 있을 수도 있으며, 일정한 거리를 두고 이격되어 설치되어 있는 경우에 대해서는 해당 구성 요소를 다른 구성 요소에 고정 내지 연결시키기 위한 제 3의 구성 요소 또는 수단이 존재할 수 있다.
한편, 상기 제 3의 구성 요소 또는 수단에 대한 설명은 생략될 수도 있음을 알아야 한다.
반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결"되어 있다거나, 또는 "직접 접속"되어 있다고 기재되는 경우에는, 제 3의 구성 요소 또는 수단이 존재하지 않는 것으로 이해하여야 한다.
마찬가지로, 각 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 " ~ 사이에"와 "바로 ~ 사이에", 또는 " ~ 에 이웃하는"과 " ~ 에 직접 이웃하는" 등도 마찬가지의 취지를 가지고 있는 것으로 해석되어야 한다.
또한, 본 명세서에 있어서 "일면", "타면", "일측", "타측", "제 1", "제 2" 등의 용어는, 하나의 구성 요소에 대해서 이 하나의 구성 요소가 다른 구성 요소로부터 명확하게 구별될 수 있도록 하기 위해서 사용된다.
하지만, 이와 같은 용어에 의해서 해당 구성 요소의 의미가 제한적으로 사용되는 것은 아님을 알아야 한다.
또한, 본 명세서에서 "상", "하", "좌", "우" 등의 위치와 관련된 용어는, 사용된다면, 해당 구성 요소에 대해서 해당 도면에서의 상대적인 위치를 나타내고 있는 것으로 이해하여야 한다.
또한, 이들의 위치에 대해서 절대적인 위치를 특정하지 않는 이상은, 이들 위치 관련 용어가 절대적인 위치를 언급하고 있는 것으로 이해하여서는 아니 된다.
더욱이, 본 발명의 명세서에서는, "…부", "…기", "모듈", "장치" 등의 용어는, 사용된다면, 하나 이상의 기능이나 동작을 처리할 수 있는 단위를 의미한다.
이는 하드웨어 또는 소프트웨어, 또는 하드웨어와 소프트웨어의 결합으로 구현될 수 있음을 알아야 한다.
본 명세서에 첨부된 도면에서 본 발명을 구성하는 각 구성 요소의 크기, 위치, 결합 관계 등은 본 발명의 사상을 충분히 명확하게 전달할 수 있도록 하기 위해서 또는 설명의 편의를 위해서 일부 과장 또는 축소되거나 생략되어 기술되어 있을 수 있고, 따라서 그 비례나 축척은 엄밀하지 않을 수 있다.
또한, 이하에서, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 구성, 예를 들어, 종래 기술을 포함하는 공지 기술에 대한 상세한 설명은 생략될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 주파수 도약 확산 스펙트럼 주파수 합성기의 블록도로서, 제어부(110), 복소 위상 동기 루프(120), 분주기 체인(130), 단측파 대역 연산기(140) 및 주입 잠금 발진기(150)를 구비한다.
도 5를 참조하여 본 발명의 일 실시예에 따른 주파수 도약 확산 스펙트럼 주파수 합성기의 각 구성요소의 기능을 개략적으로 설명하면 다음과 같다.
제어부(110)는 대역 선택 신호(Band Selection), 제1 방향 신호(I direction) 및 제2 방향 신호(Q direction)를 출력한다.
분주기 체인(130)은 복소 위상 동기 루프(120)로부터 복소 신호(w1)를 인가받아 대역 선택 신호(Band Selection)에 응답하여 분주비를 조절해 분주된 복소 신호(w2)를 출력한다.
단측파 대역 연산기(140)는 복소 신호(w1)와 분주기 체인(130)에서 분주된 복소 신호(w2)를 입력받아, 주파수를 가산 및 감산하여 출력한다.
주입 잠금 발진기(150)는 단측파 대역 연산기(140)에서 가산 및 감산된 주파수를 공진 주파수로 하는 커패시턴스 값을 디지털 코드로 변환하고 필터링하여 주파수 도약을 실행시킨다.
도 6은 도 5에 도시된 주파수 합성기의 안정화 시간 시뮬레이션 결과, 시간의 경과 대비 주입 잠금 발진기 주파수의 변화에 대한 그래프(a) 및 주입 잠금 발진기(150)에서의 출력 전압의 변화에 대한 그래프(b)이다.
도 7은 도 5에 도시된 주파수 합성기를 적용한 스펙트럼 시뮬레이션 결과의 그래프이다.
도 5 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 주파수 도약 확산 스펙트럼 주파수 합성기의 동작을 상세하게 설명하면 다음과 같다.
분주기 체인(130)은 복소 위상 동기 루프(Quad LO, 120)로부터 복소 신호(w1)를 인가받아 대역 선택 신호(Band Selection), 제1 방향 신호 즉, I 방향 신호(I direction) 및 제2 방향 신호 즉, Q 방향 신호(Q direction)에 응답하여 분주비(Division Ratio)를 조절해 분주된 복소 신호(w2)를 변화시켜 출력한다.
이 때, 대역 선택 신호(Band Selection), I 방향 신호(I direction) 및 Q 방향 신호(Q direction)는 마이크로프로세서와 같은 제어부(110)에서 출력되는 제어 신호이다.
또한, 대역 선택 신호(Band Selection)는 해상도(resolution)가 낮은(coarse) 경우 9 비트로 설정되고, 해상도가 높은(fine) 경우 12 비트로 설정된다.
단측파 대역 연산기(140)는 복소 위상 동기 루프(120)의 복소 신호(w1)와 분주기 체인(130)에서 분주된 복소 신호(w2)를 입력받아, 주파수를 가산 및 감산한다.
주입 잠금 발진기(150)는 단측파 대역 연산기(140)에서 가산 또는 감산된 주파수인 w1+w2 또는 w1-w2의 주파수를 공진 주파수로 하는 커패시턴스 값을 디지털 코드로 변환하고, 대역 선택 신호(Band Selection)에 응답하여 변환된 디지털 코드로 커패시턴스 어레이를 조절하여 주파수 도약을 실행시킨다.
한편, 주입 잠금 발진기(150)를 추가적으로 사용하면서 생기는 안정화 시간은 주입 잠금 발진기(150)의 잠금 범위의 역수를 시상수(τ)로 취한다.
이 때, 주입 잠금 발진기(150)는 500 MHz의 잠금 범위를 가질 때 2ns 정도의 안정화 시간을 이론적으로 얻을 수 있는데, 실제 안정화 시간에 대한 시뮬레이션해 본 결과, 도 6(a) 및 도 6(b)에서 보는 바와 같이, 이와 흡사한 결과를 보임을 알 수 있다.
즉, 도 6(a)에서 주입 잠금 발진기(150) 주파수가 64 GHz 에서 56 GHz 로 변화될 때, 도 5에 도시된 본 발명의 주파수 합성기의 안정화 시간 시뮬레이션 결과, 시간의 경과 대비 주입 잠금 발진기(150)에서의 출력 전압은 약 0.7 ns 동안 도 6(b)의 그래프와 같이 변화된다.
따라서, 본 발명의 주입 잠금 발진기(150)를 mm-wave 영역의 주파수대를 사용하는 레이더 시스템의 주파수 발진기에 적용하는 경우, 즉각적인 주파수 도약이 가능해진다.
도 5의 복소 위상 동기 루프(120)에서 출력되는 복소 신호(w1)는 60 GHz이고, 분주기 체인(130)에서 분주된 복소 신호(w2)는 2 GHz의 주파수를 가지는 것으로 설정하고, 단측파 대역 연산기(140)에서 양 신호를 가산하는 동작을 시뮬레이션하였다.
도 7에서, 노란 실선은 단측파 대역 연산기(140) 출력 신호로서 스퍼가 강한 상태임을 알 수 있고, 청색 점선은 주입 잠금 발진기(150)를 통과한 신호로서 스퍼가 저감된 상태임을 알 수 있다.
빨간 실선은 양 신호의 비교를 위해 단측파 대역 연산기(140) 출력 신호의 세기로 정규화한 신호로서, 측파 대역 배제 비율 값은 약 56 dB임을 알 수 있다.
일반적으로, 주파수 도약 확산 스펙트럼을 위해서는 36 dB 이상의 측파 대역 배제 비율 값을 요구하는데, 본 발명의 주파수 합성기를 적용한 스펙트럼 시뮬레이션 결과는 이 조건을 충분히 만족할 뿐 아니라, 현재까지 당업계에 발표된 주파수 도약에서의 측파 대역 배제 비율 값을 현저히 상회하는 수준에 해당한다.
도 8 및 도 9는 도 5에 도시된 주파수 합성기 내 복소 위상 동기 루프(120)를 구성하는 복소 전압 제어 발진기의 회로도의 실시예들이다.
도 10은 도 5에 도시된 주파수 합성기 내 분주기 체인(130)의 회로도로서, 제1 내지 제4 멀티플렉서(MUX1 내지 MUX4)를 구비한다.
도 11은 도 5에 도시된 주파수 합성기 내 주입 잠금 발진기(150)의 회로도로서, 전류원(151), 제1 및 제2 쌍의 모스 트랜지스터(152, 153) 및 공진부(154)를 구비하고, 공진부(154)는 로드 인덕터(L) 및 가변 커패시터(Cvar)를 포함한다.
도 12는 도 5에 도시된 주파수 합성기의 시뮬레이션 결과, 시간의 경과 대비 주입 잠금 발진기(150)의 출력 주파수의 변화에 대한 그래프이다.
도 8 및 도 9에서 보는 바와 같이, 본 발명의 주파수 합성기 내 복소 위상 동기 루프(120)는 복소 전압 제어 발진기로서, 분수비-N(Fractional-N) 위상 동기 루프로 구성되어, 복소 신호를 생성한다.
위상 동기 루프는 입력된 신호에 맞추어 출력 신호의 주파수를 조절하는데, 피드백 루프인 현재 출력 신호의 주파수 디바이더 결과와 입력된 신호와의 위상차를 검출한다.
이 때, 위상 동기 루프의 입력 신호와 출력 신호의 주파수 차이는 결국 주파수 디바이더 N에 따라 달라진다.
즉, N의 배수에 따라, 출력 신호의 주파수는 입력 신호의 주파수의 N배가 된다.
본 발명의 분수비-N 위상 동기 루프는 복소 신호의 순서가 명확하게 되도록 도 8에서와 같이, 차동 증폭기 형태로서 복수쌍 예를 들어, 2 쌍의 모스 트랜지스터(M1 및 M2, M3 및 M4) 각각이 전류원(151)에 병렬 연결되어 순차적으로 90 도의 위상 차이를 갖는 출력을 얻을 수 있다.
또한, 도 9에서와 같이, 다이오드 연결이 된 복수개 예를 들어, 4 개의 모스 트랜지스터(MC1 내지 MC4)의 환형 직렬 연결을 이용하여 순차적으로 90 도의 위상 차이를 갖는 출력을 얻을 수도 있다.
한편, 본 발명의 주파수 합성기 내 분주기 체인(130)은 전류 모드 로직(Current Mode Logic, CML) 주파수 분주기로서, 전류 모드 로직 주파수 분주기의 특성상 복소 신호의 순서가 명확한 복소 신호를 얻을 수 있다.
즉, 분주기 체인(130)의 출력인 복수쌍의 출력 신호, 예를 들어, 양의 제1 신호(I+) 및 음의 제1 신호(I-)와 양의 제2 신호(Q+) 및 음의 제1 신호(Q-)를 도 10에서 보는 바와 같이, 제1 내지 제4 멀티플렉서(MUX1 내지 MUX4)를 이용하여 I 방향 신호(I DIRECTION) 및 Q 방향 신호(Q DIRECTION)에 응답하여 복소 신호의 순서를 조절할 수 있다.
다시 말해, I 방향 신호(I DIRECTION)의 값이 (+)인 경우 제1 멀티플렉서(MUX1)에서 I+ 신호가 출력되고, 제2 멀티플렉서(MUX2)에서 I- 신호가 출력된다.
또한, I 방향 신호(I DIRECTION)의 값이 (-)인 경우 제1 멀티플렉서(MUX1)에서 I- 신호가 출력되고, 제2 멀티플렉서(MUX2)에서 I+ 신호가 출력된다.
반면, Q 방향 신호(Q DIRECTION)의 값이 (+)인 경우 제3 멀티플렉서(MUX3)에서 Q- 신호가 출력되고, 제4 멀티플렉서(MUX4)에서 Q+ 신호가 출력된다.
또한, Q 방향 신호(Q DIRECTION)의 값이 (-)인 경우 제3 멀티플렉서(MUX3)에서 Q+ 신호가 출력되고, 제4 멀티플렉서(MUX4)에서 Q- 신호가 출력된다.
이를 통해, 본 발명의 주파수 합성기는 분주기 체인(130)에서 복소 신호의 순서를 정확하게 정의함으로써, 단측파 대역 연산기(140)에서의 주파수 가산 및 감산 연산을 정확히 구현할 수 있게 된다.
또한, 본 발명의 주파수 합성기 내 주입 잠금 발진기(150)는 도 11과 같이 차동 증폭기 구조로 구현되고, 가변 커패시터(Cvar) 값을 단계별 변동 코드로 조절함으로써, 고 주파수 대역에서 주파수 발진기의 성능 요소(Q factor)를 보장하게 된다.
여기에서, '단계별 변동 코드'란 코드의 크기가 단계별로 증가 또는 감소할 때마다 그와 관련된 작용의 크기(본 발명에서는 커패시턴스 값의 크기) 또한 이에 비례해서 단계별로 증가 또는 감소하는 것을 의미한다.
또한, '성능 요소의 보장'의 의미는 다음과 같다.
일반적으로 고 주파수 대역에서의 주파수 발진기 시스템에서 주파수 발진기 성능 요소를 저해하는 요소 중 하나가 기생(parasitic) 성분인데, 특히 가변 커패시터를 용량이 큰 커패시터로 이용하는 경우에 기생 성분이 이에 비례해서 증가하게 된다.
따라서, 본 발명에서는 단계별 변동 코드로서 가급적 극소 단위의 가변 커패시턴스를 이용하여 주파수 발진기의 기생 성분을 최소화시킨다는 의미이다.
한편, 도 11에서 제1 쌍의 모스 트랜지스터(152)가 (+) 주입 신호(INJ+), (-) 주입 신호(INJ-)를 각각 게이트 단자에 인가받아 턴 온되면, 전류원(151)의 전류가 제1 쌍의 모스 트랜지스터(152)를 통과하여 제2 쌍의 모스 트랜지스터(153) 각각의 드레인 단자를 통해 (+) 출력 전압 신호(OUT+), (-) 출력 전압 신호(OUT-)가 출력된다.
이 때, 각 쌍의 모스 트랜지스터를 크로스 커플링시키는 이유는 (+) 피드백 동작을 통해 종래 기술에 따른 주파수 합성기 내 주입 잠금 발진기(150)에서의 누설 전류로 인한 발진 중단 현상을 방지하기 위함이다.
또한, 로드 인덕터(L)와 가변 커패시터(Cvar)의 공진 현상으로 주입 잠금 발진기(150)의 커패시턴스 코드에 따른 주파수들은 도 12에서의 결과와 같이 얻을 수 있고, 9 비트의 코어스 비트(Coarse bit)와 12 비트의 파인 비트(Fine bit)의 대역 선택 신호(Band Selection)로 조절할 수 있다.
이때, 커패시턴스 코드를 증가시킬수록 더욱 낮은 주파수에서 주입 잠금 발진기(150)는 발진하게 된다.
도 12에서 보는 바와 같이, 본 발명의 주파수 합성기 내 주입 잠금 발진기(150)의 시뮬레이션된 주파수는 약 0.26 ns 동안 약 54.5 GHz ~ 67.3 GHz 범위를 가지며, 커패시턴스 코드에 알맞은 주파수들 간의 주파수 도약이 가능하게 된다.
따라서, 본 발명은 종래 기술들에서 달성하기 어려웠던 주파수 도약의 적용에 필요한 '스퍼의 감소'라는 요구사항은 물론, 높은 성능의 주파수 합성기로 동작하게 된다.
또한, 주입 잠금 발진기(150)를 필터로 이용하면서 불가피하게 추가적으로 소요되는 정착 시간은 주입 잠금 발진기(150)의 잠금 범위(Lock Range)에 반비례하며, 주입 잠금 발진기(150) 동작 주파수가 커짐에 따라 주입 잠금 발진기(150)의 잠금 범위도 함께 커지게 되므로, 주입 잠금 발진기(150)가 더욱 높은 주파수에서 동작할수록 더욱 빠른 정착 시간을 갖게 된다.
이에 따라, 점차적으로 고 주파수를 사용하는 현재 주파수 발진기 기술의 트랜드에서 볼 때, 주입 잠금 발진기(150)를 필터로 사용하는 방법은 유망하다고 할 수 있다.
상기에서는 복소 위상 동기 루프(120) 및 주입 잠금 발진기(150) 내 모스 트랜지스터가 NMOS 모스 트랜지스터인 것으로 예시하여 설명되어 있지만, 이는 하나의 실시예로서 이를 한정하는 것은 아니며, PMOS 모스 트랜지스터가 사용될 수도 있다.
이와 같이, 본 발명은 위상 동기 루프의 주파수 합성기에서 주입 잠금 발진기를 단측파 대역 연산기 출력의 필터 기능을 수행하게 함으로써, 장애물들이 있는 환경이나 복수개의 레이더가 작동하는 자율 주행 시스템에서도 데이터의 소실이나 신호의 간섭 현상없이 주파수 도약 시간을 최소화할 수 있는 주파수 도약 확산 스펙트럼 주파수 합성기를 제공한다.
이를 통하여, 본 발명은 위상 동기 루프의 주파수 도약 능력을 가진 주파수 합성기에서 발생하는 스퍼(spur)를 현저하게 감소시켜, 주파수 도약을 이용한 레이더 시스템이 구비된 자율 주행 장치의 구성을 효율적으로 할 수 있게 된다.
또한, 본 발명의 주파수 합성기에 입력되는 복소 신호의 순서가 정확하게 정의되어, 단측파 대역 연산기에서의 주파수 가산 및 감산 연산을 정확히 구현할 수 있게 된다.
또한, 주입 잠금 발진기를 필터로 이용하면서 불가피하게 추가적으로 소요되는 정착 시간이 단축되어, 주파수 대역에서 주파수 합성기의 동작이 신속하게 안정화되게 된다.
이상, 일부 예를 들어서 본 발명의 바람직한 여러 가지 실시예에 대해서 설명하였지만, 본 "발명을 실시하기 위한 구체적인 내용" 항목에 기재된 여러 가지 다양한 실시예에 관한 설명은 예시적인 것에 불과한 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이상의 설명으로부터 본 발명을 다양하게 변형하여 실시하거나 본 발명과 균등한 실시를 행할 수 있다는 점을 잘 이해하고 있을 것이다.
또한, 본 발명은 다른 다양한 형태로 구현될 수 있기 때문에 본 발명은 상술한 설명에 의해서 한정되는 것이 아니며, 이상의 설명은 본 발명의 개시 내용이 완전해지도록 하기 위한 것으로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이며, 본 발명은 청구범위의 각 청구항에 의해서 정의될 뿐임을 알아야 한다.
110: 제어부
120: 복소 위상 동기 루프
130: 분주기 체인
140: 단측파 대역 연산기
150: 주입 잠금 발진기

Claims (11)

  1. 복소 위상 동기 루프로부터 복소 신호를 인가받아 대역 선택 신호에 응답하여 분주비를 조절해 분주된 복소 신호를 출력하는 분주기 체인;
    상기 복소 신호와 상기 분주된 복소 신호를 입력받아, 주파수를 가산 및 감산하여 출력하는 단측파 대역 연산기; 및
    상기 가산 및 감산된 주파수를 공진 주파수로 하는 커패시턴스 값을 디지털 코드로 변환하고 필터링하여 주파수 도약을 실행시키는 주입 잠금 발진기;
    를 포함하는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  2. 제1항에 있어서,
    상기 대역 선택 신호, 제1 방향 신호 및 제2 방향 신호를 출력하는 제어부;
    를 더 포함하는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  3. 제1항에 있어서,
    상기 복소 위상 동기 루프는
    분수비-N 위상 동기 루프로서, 상기 복소 신호를 생성하는 복소 전압 제어 발진기인 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  4. 제3항에 있어서,
    상기 복소 전압 제어 발진기는
    차동 증폭기 형태로서 복수쌍의 모스 트랜지스터 각각의 일측이 전류원에 병렬 연결되고, 타측에서 상기 복소 신호를 90 도의 위상 차이를 가지고 순차적으로 출력시키는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  5. 제3항에 있어서,
    상기 복소 전압 제어 발진기는
    다이오드 연결이 된 복수개의 모스 트랜지스터의 환형 직렬 연결을 이용하여, 상기 복소 신호를 90 도의 위상 차이를 가지고 순차적으로 출력시키는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  6. 제1항에 있어서,
    상기 분주기 체인은
    전류 모드 로직 주파수 분주기인 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  7. 제2항에 있어서,
    상기 분주기 체인은
    상기 제1 방향 신호 및 상기 제2 방향 신호에 응답하여 상기 복소 신호의 순서를 조절하는 복수쌍의 신호를 출력하는 제1 내지 제4 멀티플렉서;
    를 포함하는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  8. 제2항에 있어서,
    상기 분주기 체인은
    양의 제1 신호 및 음의 제1 신호를 입력받아 상기 제1 방향 신호의 값이 (+)인 경우 양의 제1 신호가 출력되고, 상기 제1 방향 신호의 값이 (-)인 경우 음의 제1 신호가 출력되는 제1 멀티플렉서;
    양의 제1 신호 및 음의 제1 신호를 입력받아 상기 제1 방향 신호의 값이 (+)인 경우 음의 제1 신호가 출력되고, 상기 제1 방향 신호의 값이 (-)인 경우 양의 제1 신호가 출력되는 제2 멀티플렉서;
    양의 제2 신호 및 음의 제2 신호를 입력받아 상기 제2 방향 신호의 값이 (+)인 경우 음의 제2 신호가 출력되고, 상기 제2 방향 신호의 값이 (-)인 경우 양의 제2 신호가 출력되는 제3 멀티플렉서; 및
    양의 제2 신호 및 음의 제2 신호를 입력받아 상기 제2 방향 신호의 값이 (+)인 경우 음의 제2 신호가 출력되고, 상기 제2 방향 신호의 값이 (-)인 경우 양의 제2 신호가 출력되는 제4 멀티플렉서;
    를 포함하는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  9. 제1항에 있어서,
    상기 주입 잠금 발진기는
    접지에 연결되는 전류원;
    일측이 상기 전류원에 병렬 연결되어, 각각의 게이트 단자에 (+) 주입 신호 또는 (-) 주입 신호를 인가받는 제1 쌍의 모스 트랜지스터;
    일측이 상기 제1 쌍의 모스 트랜지스터의 타측에 연결되어, 타측에서 (+) 출력 전압 신호 또는 (-) 출력 전압 신호를 출력하는 제2 쌍의 모스 트랜지스터; 및
    일측이 상기 제2 쌍의 모스 트랜지스터의 타측에 연결되고, 타측이 전원 전압에 연결되어, 공진 현상을 발생시키는 공진부;
    를 포함하는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  10. 제9항에 있어서,
    상기 공진부는
    중앙부에 상기 전원 전압이 연결되는 로드 인덕터; 및
    상기 제2 쌍의 모스 트랜지스터의 타측과 상기 로드 인덕터에 병렬 연결되어, 상기 공진 주파수로 한 상기 공진 현상을 통해 상기 커패시턴스 값을 가변적인 디지털 코드로 변환시키는 가변 커패시터;
    를 포함하는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.
  11. 제10항에 있어서,
    상기 주입 잠금 발진기는
    상기 가변 커패시터의 값을 단계별 변동 코드로 조절하여 상기 가변적인 디지털 코드로 변환시키는 것을 특징으로 하는,
    주파수 도약 확산 스펙트럼 주파수 합성기.


KR1020200173358A 2020-12-11 2020-12-11 주파수 도약 확산 스펙트럼 주파수 합성기 KR102477864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200173358A KR102477864B1 (ko) 2020-12-11 2020-12-11 주파수 도약 확산 스펙트럼 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173358A KR102477864B1 (ko) 2020-12-11 2020-12-11 주파수 도약 확산 스펙트럼 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20220083277A true KR20220083277A (ko) 2022-06-20
KR102477864B1 KR102477864B1 (ko) 2022-12-15

Family

ID=82257710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173358A KR102477864B1 (ko) 2020-12-11 2020-12-11 주파수 도약 확산 스펙트럼 주파수 합성기

Country Status (1)

Country Link
KR (1) KR102477864B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4303847A1 (en) 2022-07-06 2024-01-10 Hyundai Mobis Co., Ltd. Method and apparatus for controlling platooning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081003A (ko) * 2000-05-25 2003-10-17 브로드밴드 이노베이션즈 인코퍼레이티드 디지털 전환기를 사용하는 유리 주파수 신시사이저
KR20060090909A (ko) 2005-02-11 2006-08-17 엘지전자 주식회사 듀얼 루프를 가지는 위상동조기 및 그의 제어방법
KR20070104292A (ko) * 2006-04-21 2007-10-25 가부시끼가이샤 르네사스 테크놀로지 주파수 호핑 통신용 ｉｃ
KR20140103970A (ko) * 2011-11-21 2014-08-27 울프손 마이크로일렉트로닉스 피엘씨 클럭 발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081003A (ko) * 2000-05-25 2003-10-17 브로드밴드 이노베이션즈 인코퍼레이티드 디지털 전환기를 사용하는 유리 주파수 신시사이저
KR20060090909A (ko) 2005-02-11 2006-08-17 엘지전자 주식회사 듀얼 루프를 가지는 위상동조기 및 그의 제어방법
KR20070104292A (ko) * 2006-04-21 2007-10-25 가부시끼가이샤 르네사스 테크놀로지 주파수 호핑 통신용 ｉｃ
KR20140103970A (ko) * 2011-11-21 2014-08-27 울프손 마이크로일렉트로닉스 피엘씨 클럭 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4303847A1 (en) 2022-07-06 2024-01-10 Hyundai Mobis Co., Ltd. Method and apparatus for controlling platooning

Also Published As

Publication number Publication date
KR102477864B1 (ko) 2022-12-15

Similar Documents

Publication Publication Date Title
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US8258877B2 (en) Feed-back and feed-forward systems and methods to reduce oscillator phase-noise
US6243569B1 (en) Direct conversion circuit for radio frequency signals
US6850749B2 (en) Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
US9343809B2 (en) RF system with integrated phase shifters using dual multi-phase phase-locked loops
US8704562B2 (en) Ultra low phase noise signal source
US7911281B2 (en) PLL circuit and radio communication apparatus
JP2008544619A (ja) 高い直線性を有する直交発振器
KR20020065467A (ko) 유리 주파수 신시사이저
US5712602A (en) Phase-locked oscillator for microwave/millimeter-wave ranges
EP2963825B1 (en) Oscillator circuits and method to compensate the frequency pulling
KR102477864B1 (ko) 주파수 도약 확산 스펙트럼 주파수 합성기
US10778200B2 (en) Wide-band 360 degree phase shifter utilizing right-hand and left-hand transmission line switches for RF communications
CN114902571A (zh) 收发器载波频率调谐
KR101298621B1 (ko) Fmcw 주파수 합성기 및 그것의 제어 방법
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
US10594342B1 (en) Power amplifying system and associated power amplifying method for bluetooth device
US10935631B2 (en) Radar transceiver with a switched local oscillator
CN111988036A (zh) 用于产生适用于毫米波安检的信号源的方法
US8121558B2 (en) Local oscillator generator architecture using a wide tuning range oscillator
CN112019214A (zh) 适用于毫米波安检的信号源系统
TWI765825B (zh) 注入鎖定鎖頻迴路振盪單元
US11082080B1 (en) Transceiver circuit
US7817977B1 (en) Configurable signal generator
JP2011109518A (ja) 送受信機および受信機

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant