KR20020065467A

KR20020065467A - 유리 주파수 신시사이저

Info

Publication number: KR20020065467A
Application number: KR1020027001092A
Authority: KR
Inventors: 페트로빅브라니스라브에이.; 애쉬케나시맥스
Original assignee: 브로드밴드 이노베이션즈 인코퍼레이티드
Priority date: 2000-05-25
Filing date: 2001-05-24
Publication date: 2002-08-13
Also published as: JP4903969B2; WO2001091299A3; WO2001091299A2; CA2381094C; JP2003534700A; US6977556B1; AU6810001A; CA2381094A1; EP1287616A2

Abstract

㎒ 및 ㎓ 범위에서 주파수 응용에 적합한 단일 루프 PPL 주파수 신시사이저(synthesizer)가 우수한 위상 노이즈 성능을 갖지만 작은 주파수 스텝(약 10㎑ 이하)으로 추정되는 높은 비교 주파수(약 100㎒ 이상)로 동작하고, 응용 주문형 집적 회로(ASIC) 내에서의 집적화에 적합하다. 유리 주파수 신시사이저의 기본 동작 원리는 출력 주파수 및 기준 클럭 주파수가 항상 유리 관계(rational relationship)를 갖는다(즉, 두 주파수의 비율이 항상 두 정수의 비율로서 표현될 수 있다)는 것이다. 이 비율은 항상 다양한 등가의 분수 전개식으로 전개될 수 있다. 등가의 분수는 일련의 제산, 가산 또는 감산된 항의 형태를 가지며, 각각의 항 자신이 유리수이다. 각각의 합성된 주파수에 대해서, 전개된 항들의 계산은 가능한 다수의 해결책으로 특정적이고 다른 항들의 값을 산출한다. 계산된 분수 전개 항들에 대한 하드웨어에서의 실현이 기준 클럭 주파수의 주파수 분할과 주파수 변환 및/또는 발진기 주파수의 주파수 분할과 주파수 변환의 특정한 결합에 의해 이루어진다. 상기의 사항은 단일 측파대(sideband, SSB) 믹서를 사용하여 이들 주파수에 대한 다수의 연속적인 상향 또는 하향 변환을 통해서 달성되고, 상기 상측파대(USB) 또는 하측파대(LSB)는 프로그램 가능한 주파수 분할기 또는 카운터와 결합하여 주파수 제어 수단에 의해 선택될 수 있다. 변환 및/또는 분할된 주파수들은 위상 검출기에서 비교되어, 발진기의 위상 동기를 제공하는 폐쇄된 루프 방식으로 루프 필터까지 진행한다. 상기한 기능의 하드웨어에서의 실현은 아날로그 회로와 결합하여 2 레벨(디지털) 회로를 사용하여 달성된다. 모든 필요한 주파수 제어 알고리즘, 명령, 디자인 파라미터 및 값들이 비휘발성 메모리에 저장되고, 온보드 제어기 또는 마이크로 프로세서에 의해 사용되어 신시사이저의 하드웨어에 대한 주파수 제어 신호를 발생시킨다.

Description

유리 주파수 신시사이저{RATIONAL FREQUENCY SYNTHESIZERS}

현대 통신 및 다른 전자기기 시스템은 종종 신호 주파수 업/다운 컨버전 또는 변조/복조 목적을 위한 국부발진기 소스로부터 프로세서 및 제어기에 의해 사용되는 여러 클럭신호까지의 범위에 있는 여러 처리기능이 필요한 내부 신호의 생성을 필요로 한다. 이들 신호가 생성되는 품질 및 속도를 고려한 필요조건은 일반적으로 높은 스펙트럼 순도의 신호를 생성하는 것이 바람직하고 종종 그렇게 요구되는 특정 애플리케이션에 종속되고, 통신에서 고속 주파수 시스템이 공용으로 사용되는 경우에서 채널 주파수가 동적으로 변경되는 동조(tuning) 속도 또한 중요해질 수 있다. 해당 기술분야에서 잘 알려진 바와 같이, 상기 임무를 실현하기 위한 주파수 신시사이저가 그 목적이다. 따라서, 기준 신호(들)를 이용함으로써 시스템 및 애플리케이션 필요조건에 일치하는 스펙트럼 순도, 위상 잡음, 및 동조 속도 특성을 갖는, 필요한 주파수에서 스펙트럼적으로 깨끗한 신호를 생성(또는 다른 신호를 안정)시킬 수 있는 것이 신시사이저에 대한 일반적인 필요조건이다. 또한, 그것은 합성, 안정화, 또는 동기화되고 있는 신호를 수반할 수도 있는 원치않는 성분을 거부(즉, 감쇠)하기 위해 종종 요구되는 신시사이저이다. 그러한 경우의 한 예가 전압제어 발진기(VCO; voltage controlled oscillators)에 존재하는 고유적인 비교적 높은 위상 잡음을 감소시키기 위해 신시사이저가 사용되는 경우이다. 또한, 그것은 만일 신시사이저가 위상 또는 주파수 변조 또는 복조를 수행(또는 지원)할 필요가 없는 경우에 바람직하다. 케이블 텔레비전에서 사용되는 동축케이블 분산 임플랜트 및 광섬유 링크에서와 같이 여러 매체상에서 운반된 많은 수의 간섭성 캐리어를 이용하는 특정 애플리케이션에서, 전송시스템의 변형(distortion)성능을 개선할 목적으로 캐리어의 정밀 위상제어가 필요할 수도 있고, 이러한 경우, 주파수 신시사이저가 캐리어 위상제어 기능 또한 실현할 수 있는 것이 바람직하다.

디지털 케이블 TV 및 고속 데이터모뎀에서 사용되는 쿼드러처 진폭변조(QAM;quadrature amplitude modulation), 디지털 셀방식 전화기술에서 사용되는 쿼드러처 위상변조(QPSK; quadrature phase modulation), 아날로그 셀방식 전화기술에서 사용되는 FM변조, 및 유사한 변조 포맷을 이용하는 많은 다른 통신 시스템과 같은 위상 또는 주파수 변조를 전개하는 현대 통신 시스템에서, 합성 신호의 위상 잡음 성능이 시스템 성능을 유지하고 저하를 방지하기 위한 특정 이유로 급속도로 중요해지고 있다. 해당 기술분야에서 잘 알려진 바와 같이, 그 위상 또는 주파수 내에 정보를 포함하는 변조 신호를 프로세싱하기 위해 사용되는 소스의 초과 위상 잡음은 원하는 신호의 신호대 잡음비(S/N) 또는 비트 에러율(BER)에 있어서 신호 저하를 일으킬 수 있어서, 결과적으로 감도가 감소되고 시스템 성능이 만족스럽지 않게 된다. 이것은 낮은 편향 FM 또는 낮은 부호율(symbol rate) QPSK 시스템과 같은 협대역 전송을 이용하는 시스템에서 특히 그러하고, 여기서 RF신호-IF주파수 또는 그 역으로 다운컨버트하기 위해 사용되는 국부 발진기(LO)의 위상 잡음이 정보를 전달하는 복조된 신호에 유효하게 추가되어 직접적으로 S/N 또는 BER을 저하시킨다. 가깝게 간격을 두고 있는 채널을 갖는 시스템에서, LO 위상 잡음이 채널 간섭에 인접한 이유로 감도 저하를 일으킬 수 있는 것도 가능하고, 그것에 의해 LO 위상 잡음 측파대는 수신기 내에서 인접한 채널을 다운컨버트하고 원하는 신호상에 그것을 직접 배치하여 간섭을 일으키거나, 또는 전송기(L0)의 경우 인접한 채널 주파수에서 발생하는 전송된 LO 위상 잡음 측파대가 그 인접한 채널 주파수로 동조되는 수신기 내에 직접적인 간섭을 일으킬 수 있다.

위상 잡음을 논의할 때, 위상 잡음이 본질적으로 일정하지 않고, 합성된 신호 주위에서 연속적인 스펙트럼 분산을 갖는다는 점에 주의할 필요가 있다. 그것은 신호 주변에서 여러 부정한 성분으로서 존재할 수도 있는 원치 않는 이산(discrete) 측파대와 구별되어야 한다. 해당 기술분야에서 잘 알려진 바와 같이, 합성된 신호의 이산 부정 측파대는 그들이 유사하거나, 많은 경우 심지어 더 나쁜 원치 않는 영향을 일으킬 수 있기 때문에 랜덤 위상 잡음 측파대보다 덜 중요하지 않다. 대개 신시사이저 상에서의 문제는 상기한 모든 필요조건이 만족된다는 것을 보장하여 스펙트럼 순도 및 위상 잡음 필요조건이 상기 시스템 설계 및 구성 선택에서의 가장 지배적인 요인이 된다는 것을 강조하는 것이다. 마지막으로, 저렴하고, 반복가능하며, 용이하게 제조할 수 있는 방법으로 상기 기능들이 실현되는 것이 항상 바람직하다.

주파수 신시사이저를 구현하기 위한 2개의 공지된 일반적인 방법-직접 합성 및 간접 합성법이 있다. 이들 2가지 방법의 다양한 결합 형태 또한 해당 기술분야에서 공지되어 있다. 직접 합성법은 직접 아날로그 합성(DAS; direct analog synthesis) 및 직접 디지털 합성(DDS; direct digital synthesis)을 포함한다. 간접 합성법은 근본적으로 위상 동기 루프(PLL)의 이용에 의존한다.

직접 아날로그 합성법은 하나 이상의 기준 신호의 아날로그 업/다운컨버전, 곱셈(multiplication), 필터링 및 감쇠/증폭과 같은 수단의 결합에 의해 원하는 출력 주파수(들)를 생성한다. 주파수 분할 또한 이용될 수 있어서, 디지털 분배기가 근본적으로 사용된다.

직접 디지털 합성법은 샘플링 프로세스를 이용하고, 여기서 원하는 파형을나타내는 디지털 워드(word)가 컴퓨팅되고 샘플링 클럭의 도움으로 안티에일리어싱 필터가 뒤에 오는 디지털-아날로그 컨버터에서 원하는 아날로그 신호로 컨버트된다.

간접 합성법은 하나의 발진기(싱글 루프 PLL에서) 또는 그 이상의 발진기(복수 루프 PLL에서)가 제어된 방법으로 하나 이상의 기준 신호로 위상(및 주파수) 동기되도록 강제되는 경우의 방법을 이용한다. 위상동기루프가 이러한 임무를 수행하기 위해 가장 공용으로 사용되는 동안, 주입-동기(injection-locked) 발진기(동기화 발진기라고도 함)와 같은 다른 수단 또한 이러한 기능을 위해 사용될 수도 있다.

상기 방법 각각은 주파수 도달 범위, 주파수 신속성 및 스위칭 속도, 위상 잡음 및 부정 측파대 성능, 전력소비, 크기, 비용, 생산성, 반복성 등에 대해 그 이점 및 단점을 갖는다. 이들 요인 대부분은 근본적으로 서로 양립되지 않고, 그것은 사용하기에 가장 적당한 방법(들)에 대한 고려사항 및 선택을 지배할 의도적인 응용문제이다. 이들 요인을 고려한 방법 각각의 특성이 해당 기술분야에서 잘 알려져 있지만, 논의의 완벽성을 위해 각각의 방법에 대한 키 특성이 아래에 요약되어 있다.

DAS - 최고의 스펙트럼 순도(위상 잡음, 클로즈-인 스퍼(close-in spur)), 도달가능한 최고속 스위칭 시간, 폭넓은 주파수 도달범위를 갖지만 주파수 신속성이 제한되고 크기가 크며 복잡하고 비용이 높아서 제조시 조정이 필요할 수도 있음은 일반적으로 부피가 크고 가격이 저렴한 애플리케이션에서 적당하지 않다.

DDS - 매우 우수한 잡음 및 클로즈 인(close-in) 스펙트럼 순도 성능, 연속적인 위상능력을 이용한 고속 스위칭, 뛰어난 신속성을 갖지만, 제한된 주파수 도달범위(현재 약 100㎒ 실질적인 구현 제한), 높은 비용의 매체(주파수에 따라 증가)로 제한된 수의 부피가 큰 애플리케이션에서 사용될 수 있다.

PLL 기반 주파수 신시사이저는 양호한 노이즈 및 클로즈 인 스퍼(close-in spur) 성능, 느린 매체 스위칭 속도, 높은 주파수 적용 범위 및 민첩성(보통 VCO에 의해 제한됨), 낮은 매체 비용, 양호한 반복성, 낮은 전력에 적합하다.

단일 루프 PLL 기반 주파수 신시사이저는 대부분의 경우에 상기의 모든 경쟁 요소(즉, 낮은 비용, 낮은 부품 계수 및 낮은 전력 소비를 갖는 간단한 구조, 수용할 수 있는 성능 레벨 등)의 최상의 대안을 제공하기 때문에 부피가 큰 통신 시스템 애플리케이션에서 지금까지 가장 폭 넓게 사용되고 있다. 지금부터 배경기술에서 단일 루프 PLL 형태의 신시사이저에 초점을 맞추어서 이러한 형태의 종래 기술의 단점을 강조할 것이며, 이들 단점들의 일부는 본 발명에 의해 전달되는 주제가 될 것이다.

전술한 바와 같이 PLL 신시사이저는 하나의 발진기(또는 다수의 발진기)를 기준 신호(신호들)로 위상 동기시키는 원리로 동작한다. 하기의 상세한 설명을 간단히 하기 위해 단지 하나의 발진기 및 하나의 기준 신호 소스를 수반하는 경우로 논의를 축소할 것이다.

일반적으로 모든 PLL은 폐쇄된 루프 네가티브 피드백 제어 시스템을 나타내고, 제어 변수는 제어된 소자의 위상이며, 제어된 소자는 가변 주파수 용량을 갖는발진기이며 대부분 VCO 타입이다. 이와 같은 피드백 시스템은 제어 변수(발진기의 위상)를 동일한 기분 파라미터(기준 위상)과 비교하여 에러 신호를 발생시키는 메카니즘을 필요로 한다. 이 에러 신호는 루프 필터에 의해 제어 신호로 변환되고, 이는 에러 신호를 제로나 일부의 유한된 값으로 감소시키는 방향으로 발진기를 조절하도록 차례로 사용된다.

PLL에 있어서, 에러 신호는 위상 비교기(위상 검출기)에 의해 발생된다. 위상 검출기는 기준신호와 발진기의 위상을 비교하여, 위상차에 비례하는 에러 신호를 제공한다. 에러 신호는 루프 필터에 의해 더 조절된다. 통상, 루프 필터는 제어 신호를 생성하기 위해, 증폭기를 수반하는 수동 또는 능동 신호 또는 다중 극 필터로 구성된다. 루프 필터의 출력으로부터 발진기의 회전 라인으로의 이 제어신호를 공급은 피드백 루프를 닫고 PLL 회로를 완료한다. 그러나, 위상 동기가 발생하기 전에 주파수 동기가 발생되어야 한다. 기준신호와 발진기 신호사이의 주파수 차의 양에 의존하는 위상 동기 획득 동안, 위상 검출기는 획득을 지원하거나 또는 가능하게 하기 위해 우측방향으로 발진기의 주파수를 안내하는 적절한 조절 신호를 단독으로 제공할 수 없으며, 소위 위상-주파수 검출기(PFD) 또는 주파수 예비-튜닝 또는 주파수 스위핑과 같은 다른 수단이 이용된다. 획득 단계에 있어서, PFD(또는 상기 다른 수단)는 록크쪽으로 보정 방향에 있는 발진기를 안내하는 주파수 차의 센스와 양립하는 우측 양극의 DC 조절 신호를 제공한다.

루프는 발진기가 루프의 루프 대역폭(LBW)에 의존할 수 있는 위상의 어떠한 변동을 보정하는 능력을 가진다. LBW 내에서, 루프는 발진기 자체가 "복사", 즉기준신호의 위상을 트랙킹할 수 있는 어떠한 위상 변동(위상 노이즈)을 제거(즉, 거부)할 것이다. 또한, 루프 내에서 어떤 다른 곳에 발생된 LBW 내에 일어난 어떠한 노이즈(즉, 위상 검출기의 노이즈)를 트랙킹할 것이다. 이 노이즈는 기준신호의 위상 노이즈에 부가된다. 루프는 Ntot(루프내에서의 전체 분할비)과 동등한 인자를 이 조합된 노이즈에 곱할 것이며, 그후 이 곱해진 노이즈로 VCO를 위상 변조한다. 후술하는 바와 같이, 이 노이즈 곱셈은 종종 신시사이저에서의 위상 노이즈 성능의 악화를 일으키는 핵심 인자가 된다.

전형적으로, 발진기의 소망 출력 주파수는 기준 주파수와는 다르다. 또한, 기민한 시스템에 있어서, 발진기는 다른 시간에서 다른 주파수에 동조할 필요가 있다. 이를 위해, 여러 종류의 프로그램 가능한 주파수 스케일링이 요구된다. 이 기능은 프리스케일러(고정 또는 가변 분할비 또는 변조율) 및 프로그램 가능한 카운터로 불리는 수단에 의해 달성된다. 프로그램 가능한 카운터는 그들이 작동할 수 있는 주파수 상한을 가지기 때문에, 프리스케일러는 종종 발진기 주파수를 축소시켜, 프로그램 가능한 카운터의 작동 가능한 주파수 범위 내로 가져오는데 사용된다.

발진기와 기준 신호 양쪽의 축소된 버전의 위상(및 주파수)의 비교를 활성적으로 발생시키는 주파수인 비교 주파수로 언급되는 낮은 주파수로 분할하기 위해 기준 주파수를 축소시키는 것도 또한 종종 필요하다. 동조 조건에 있어서, 발진기와 기준 신호의 축소된 주파수는 PLL에 의해 동등해지며, 주파수 관계식은 이하의 수학식으로 나태내진다.

여기에서, fosc는 발진기 출력 주파수, Ntot는 발진기 신호의 전체 분할비, fr은 기준 주파수, R은 기준 주파수의 분할비, 및 fc는 비교 주파수이다.

본 발명이 속하는 기술분야에 관련된 문헌에 언급된 바와 같이, 합성된 발진기의 출력에서의 위상 노이즈의 주 원인은 잉여 VCO 위상 노이즈(루프에 의해 거부되지 않은 발진기 노이즈 부분)와 루프 구성요소의 노이즈 전력의 조합이다. 이 루프 노이즈는 Ntot², 또는 20·log(Ntot)의 인자로 루프에 의해 다중화된다. LBW내의 위상 비교기의 출력에서 발생하는 어떠한 랜덤한 노이즈와 불연속 자극은 이 인자가 곱해져서, 이들 신호에 의해 발진기의 위상 변조가 발생하는 발진기에 공급된다. LBW의 외측에 있어서, 루프는 루프의 이동기능에 따른 신호를 감쇠시킬 것이다. 비교적 낮은 비교 주파수(fc)와 비교적 높은 발진기 주파수(fosc)의 경우에 있어서, 20·log(Ntot)는 잉여 VCO 위상을 초과하는 매우 많은 양에 이를 수 있으며, 따라서 시스템에서 달성가능한 궁극의 노이즈 성능에서의 인자를 지배하고 제한하기 시작한다.

루프내에서의 노이즈 곱셈(또는 노이즈 게인)의 역효과의 한 예는 채널 주파수 공간은 6MHz이지만, 채널 반송파 주파수는 12.5kHz의 정수곱이어야 하는 케이블텔레비젼 시스템에 있다(표준 주파수 설계에 있어서, 대부분의 채널 주파수는 0.25MHz의 배수이지만, 연방통신위원회-FCC에 의해 요구된 규정에 의해 몇몇 재널은 이 주파수 그리드로부터 25kHz로, 다른 몇몇 채널은 12.5kHz로 오프셋되어야 하며; 더우기, 어떤 케이블 TV 시스템은 모든 채널이 표준 설계로부터 "증분 관련 반송파"-IRC 설계로 불리는 표준 설계로부터 12.5kHz로 오프셋되는 주파수 설계를 사용한다). 이들 채널 주파수 요구를 수용하기 위해, 12.5kHz의 비교 주파수가 요구된다. 케이블 헤드-엔드 변조기 또는 셋-톱 컨버터에서의 약 970MHz의 국부 발진기 작동을 위해, 노이즈 곱셈 숫자는 98dB에 이를 것이다. 발진기에서의 노이즈 곱셈의 다른 예는 셀룰러 전화기에서 공통의 30kHz의 스텝 사이즈를 갖는 약 900MHz로 합성된다. 이 스텝 사이즈는 30kHz의 비교 주파수를 요구할 것이며, 이 경우에 있어서의 노이즈 곱셈 숫자는 90dB에 가까울 것이다. 이 크기의 노이즈 게인은 상기 두 가지 예에서와 같이 시스템에 있어서의 달성가능한 위상 노이즈 성능에 제한을 둘 것이다.

상기 수학식 1, 2를 고찰하는 것에 의해, 주파수 스텝 해법, 즉 발진기 주파수의 최소 달성가능한 주파수 증분은 하기 수학식 3으로 나타낸 바와 같이 비교 주파수 fc와 분할률 Ntot의 최소 달성가능한 증분의 양쪽의 함수이다.

여기에서, △fodc=fstep는 발진기 주파수의 최소 달성가능한 주파수 증분이며, △Ntot는 전체 분할비 Ntot의 최소 달성가능한 증분이다. 상기 수학식 3을 고찰하는 것에 의해, Ntot가 정수(따라서 △Ntot=1의 최소 증분을 갖는)이면, 가장 작은 달성가능한 스텝 사이즈 △fosc=fstep은 fc와 같다. 더우기, 수학식 1로부터, Ntot는 정수이며, 또한 fosc와 fc사이에 요구된 정수 관계를 의미한다.

낮은 비교 주파수의 다른 역효과는 스위칭 속도에 간접적으로 영향을 끼친다. 본 발명이 속하는 기술분야에 있어서 공지된 바와 같이, 스위칭 속도는 루프 대역폭 LBW에 반비례한다. 어떤 경우에 있어서, 위상 비교기로부터의 이 주파수의 누설 때문에 LBW는 비교 주파수보다 실질적으로 낮아야 한다. 발진기의 위상 변조와 빌진기의 불연속 측파대가 생기는 것을 방지하기 위해, 루프는 fc 주파수에서의 바람직하지 못한 에너지를 감쇠시켜야 하며, fc 주파수 아래로 루프 대역폭을 감소시킬 필요가 있다. LBW를 감소시키는 동안 원치 않는 측파대를 제거할 수 있으며, 또한 신시사이저의 스위칭 속도를 감소킬 것이다. 또한, 감소된 LBW는 루프에 의해 다른 방식으로 제거되는 내부 발진기 위상 노이즈의 거부를 감소시킬 수 있다. 스위칭 속도를 어드레스하기 위해, 많은 신시사이저 설계는 한쪽은 넓고 한쪽은 좁은 동적으로 스위칭된 LBW를 종종 포함한다. 넓은 대역폭은 획득 속도를 증가시키기 위해 획득 단계 동안 선택되며, 좁은 대역폭은 정상 작동동안 스위칭된다. 이 방식에 따라, 스위칭 속도는 개선되며, 발진기 노이즈 거부는 좁은 LBW로 빈약해진다.

좁은 LBW와 관련된 다른 역효과는 기계적 쇼크 또는 진동(마이크로폰에 대한)에 의한 발진기의 위상 변조에 관련된 것이다. 일반적으로, 기계적 진동은 발진기의 위상 변조에서 생길 수 있는 PLL의 다양한 구성요소(버랙터 다이오드, 인덕터 등과 같은)의 매개변수의 변조를 야기할 수 있다. 루프는 LBW 내의 기계적 진동의 이상한 에너지를 거부할 것이지만, LBW 외측에서, 루프는 발진기가 진동에 의해 위상이 변조되는 것을 방지할 수 없다. 따라서, 루프가 넓어지면 쇼크 및 진동에 강해지고, 루프가 좁으면 약해진다.

PLL 신시사이저의 입수가능한 타입에 관한 논의로 되돌아가면, 현대적인 소비자형 통신 시스템에 있어서 저가, 소형의 저전력 소비를 위한 솔루션은 발진기를 제외한 신시사이저 전체를 싱글 집적 회로 상에 집적하는 능력에 좌우된다는 사실, 즉 그 응용예는 소위 싱글 칩 솔루션을 종종 필요로 한다는 사실을 주지하는 것이 중요하다. 몇가지 보다 진보된 응용예들은 칩 상으로의 발진기의 집적도 요구하고 있다.

현재 본 기술분야에서 싱글 칩 저가 솔루션으로서 사용되고 있는 싱글 루프 PLL 신시사이저로는 3가지 타입이 있는데, 이들은 주로Ntot분할비가 달성되는 방식에 있어서 서로 상이하다. 그 3가지 타입은 다음과 같다: 즉, 고정 모듈러스 프리스케일러 타입, 듀얼 모듈러스 프리스케일러 타입, 및 분수_N 타입 PLL 신시사이저가 있다.

고정 모듈러스 프리스케일러는 분할비 P를 갖는 고정 프리스케일러를 내장하며, 여기서이고,N은 프로그램가능한 카운터 분할비이다. 수학식 3에 의하면 최소 증분은P·fc로 제한된다. 일례로서, P=10 이고 스텝 사이즈가 30㎑ 이어야 하는 경우에 비교 주파수(fc)는 3㎑ 정도로 낮을 필요가 있으며, 이것은 이전 실례의 추가 20㏈만큼 루프 내의 노이즈 게인의 증대를 야기시키게 된다. 명백하게는, 상기 타입의 신시사이저의 한정은 상술한 논의를 악화시키기만 할 뿐이며, 많은 응용예에서 만족할만한 성능을 제공할 수 없다.

듀얼 모듈러스 프리스케일러 타입은 출력 주파수가 하기 수학식 4에 의해 정의되는 방식으로의 분할비를 제공한다.

이런 타입의 신시사이저에 있어서 최소 증분은 비교 주파수와 동일한데, 그 이유는 A는 1씩 증분될 수 있는 정수이기 때문이다. 이 신시사이저는 듀얼 모듈러스 프리스케일링의 원리로 작동되며, 이에 의해fosc는 먼저 분할 신호의 A 사이클동안 (P+1)에 의해 분할된 다음에, 그 모듈러스는 분할 파형의 후속 (N-A) 펄스동안 P로 스위칭된다. 따라서, 하나의 완전한 분할 사이클에 있어서 총 펄스 계수는이다. 이런 타입의 신시사이저는 광범위하게 사용되며 산업에 "사역말(work horse)"를 제공한다.

분수_N 타입 신시사이저(FNS)는 싱글 칩 PLL 주파수 합성 분야에서의 현재의 기술 상태를 나타낸다. 이 신시사이저는 비정수 분할비를 제공하고, 이에 따라 스텝 사이즈보다 더 높은 비교 주파수를 제공하는 유일한 타입이다. 현재, 입수가능한 FNS 집적 회로는fc/5 또는fc/8의 출력 주파수 증분을 허용하는 1/5 및 1/8의 하위 정수비(sub-integer ratio)를 제공한다. 인수 8에 의한 증대된 비교 주파수는 18㏈씩 노이즈 배수를 감소시키지만, 그럼에도 불구하고 이 배수 인수는 여전히상당히 높은 상태이다.

FNS는 듀얼 모듈러스 프리스케일러에 증가를 제공한다. 비정수로 분할하는 능력은 총분할비를 시간함수로 변동시킴으로써 효과적으로 달성되며, 이에 의해 총분할비는Ntot로 일정하게 유지되지 않고, 정수가 아닌 분수인 평균 분할비가 얻어지는 제어된 방식으로 시간에 따라Ntot에서Ntot+1로 또는 그 역으로 동적으로 변화된다. 분수_N 신시사이저의 작동 원리는 도 1을 참조함으로써 보다 잘 이해될 수 있는데, 도 1에는 FNS의 기능상의 블록 다이아그램이 예시되고 있다. 이 도면에 도시된 바와 같이, 보통의 듀얼 모듈러스 프리스케일러 신시사이저를 분수_N 타입 신시사이저로 확장하는데 이바지하는 증가부는 모듈로 M 분할비, 분수 리지스터 F 및 보상 DAC를 갖는 위상 누산기를 포함한다. 모듈로 M 위상 누산기는 펄스가 N 카운터로부터 도착함에 따라 펄스를 계수하고, 이 펄스율을 인수 M으로 유효하게 분할한다. 통상적으로, 시스템들은 보통의 듀얼 모듈러스 타입과 동일한 방식으로만큼 분할한다. 그러나, M 카운터가 분수 리지스터 F에 의해 미리 설정된 값인 F값에 도달할 때마다, M 카운터는 오버플로우 펄스를 발하고, 이 펄스는 듀얼 모듈러스 프리스케일러로 하여금 분할 신호의 추가 1사이클 동안 (P+1)만큼 분할하도록 설정해서, A를 (A+1)로 유효하게 증가시킨다. 다음에, 시스템은만큼 분할하는 것을 개시하는데, 이것은 N 카운터로부터의 다음 펄스까지만 계속되며, 상기 다음 펄스는 (P+1)에 의한 분할을 다시 A로 복구시키며, 이때 시스템은의 정상 비율로 다시 스위칭된다. 시스템은Ntot+1 비율로 스위칭되고 전체 사이클이 다시 반복할때 상기 정상 비율로 계수를 계속하며, 이것은 M카운터로부터의 다음 오버플로우 펄스까지 계속된다.

분수_N 신시사이저의 출력 주파수는 하기 수학식 5에 의해 제공된다.

여기서, M은 위상 누산기의 모듈러스이고, F는 분수 레지스터 값이다.의 주파수 증분이 이용가능하다. F를 0에서 M-1로 변동시키면 인접 스텝들이 가능해진다.

분할률을 시간의 함수로 검토하면, 프로그램가능한 N 카운터의 출력시의 평균 주파수만이 비교 주파수와 같은 반면에, 순간 주파수(즉, N 카운터 출력시의 순간 펄스율)는 일정하고 균일한 펄스율을 갖는 비교 주파수와는 절대로 같지 않다는 사실이 명백하다. N 카운터 출력 펄스율은 시간에 따라서 2가지 값, 즉의 값과값 사이를 교번한다. 위상/주파수 검출기(PFD)는 한편으로는 표준 분할기(R)로부터 나오는 균일한 펄스율(fc)을 검사하고, 다른 한편으로는 N 카운터로부터 나온 가변 주파수를 검사한다. 이들 2개의 비율은 절대로 같지 않기 때문에 각 비교 사이클의 종료시의 위상 검출기는 상기 비교 사이클의 종료시의 2개의 신호의 위상차와 동일한 에러 신호를 항상 발한다. 이 에러 신호는 루프로부터 제거될 필요가 있으며, 그렇지 않으면 발진기의 격심한 위상 변조가 일어나게 된다(하나의 완전한 분수 사이클에 있어서 누적된 위상 에러는 발진기 주파수로 360°에 달한다). 위상 에러 신호의 제거는 루프 내로 직접 보정 신호를발사하는 보상 DAC에 의해 달성된다. 사이클 단위를 기반으로 해서 위상 에러는 사실상 예측가능하며, M 카운터의 계수 상태의 함수로서 정확하게 결정될 수 있다. 따라서, 보상 DAC는 M 카운터에 의해 직접 구동될 수 있다. 각각의 보상 사이클에서 DAC는 순간 위상 에러에 부합되는 정확한 전하를 발생시켜서 이 위상 에러를 상쇄시키려고 한다. 요구되는 보정 전하의 정확도는 상당하다. 일례로서, 발진기의 60㏈ 측파대 순도를 위해서 보정 펄스의 부합과 0.1°차수의 위상 에러가 요구된다. 이것은 본 기술 분야의 FNS 상태에서 달성가능하지만, 종종 보상 DAC와 PFD가 상기 인자들로 인해 몇가지 변동을 나타내기 때문에 넓은 주파수 범위와 온도 범위에 걸쳐 상기 종류의 정확도를 유지하기가 곤란하다. 이것은 주로 PFD의 IC 내의 전파 지연에 관한 온도의 영향뿐만 아니라, 보상 DAC에서 사용되는 전류 소스에 관한 주파수 및 온도의 영향에 기인한다. 넓은 튜닝 범위의 발진기에 있어서는 (IC 외부의) 인가 회로에서의 DAC의 보상 전류에 대한 외부 조정을 제공하는 것이 종종 필요한데, 이것은 제조 공정을 복잡하게 할 수도 있다. 이들 인자로 인해, 궁극적인 위상 에러 보상이 제한되며, 발진기의 충분한 스펙트럼 순도를 확보하기 위해서는 루프 필터가 측파대의 추가 감소를 돕기 위해서 종종 호출되어야 하며, 그 결과 LBW는보다 훨씬 낮은, 즉 스텝 증분 주파수보다 훨씬 낮은 컷-오프를 갖게 된다. 앞서 언급한 감소된 LBW는 스위칭 속도와 내부 발진기 위상 노이즈의 퇴출에 악영향을 미칠 수도 있다. 분수_N 합성 기술분야에서는 상술한 문제점들 중 몇가지를 경감시키고 위상 에러 보정 방법을 개선시키고자 하는 노력이 존재하고 있다. 보다 진보된 방법으로는 보상 DAC의 역할을 하는 고차수의 시그마-델타 변조기의이용을 포함하는데, 이 변조기는 루프 대역폭을 벗어난 위상 에러 에너지를 보정 펄스의 적절한 노이즈 셰이핑(noise shaping)에 의해 고주파수로 밀어내어야 한다.

마지막으로, 상술한 종래기술의 모든 신시사이저는 내재적으로 속도가 제한되 위상-주파수 검출기를 사용한다. 종래기술에서 사용되는 타입의 PFD는 출력으로부터 피드백되는 리셋 라인을 갖는 플립-플롭에 좌우된다. 상기 회로의 전파 지연과 리셋 및 홀드 시간은 PFD 작동의 최대 속도(또는 주파수)를 제한한다. 더욱이, 위상 잠금 상태에서는 "데드 존(dead zone)이라 불리는 잘 알려진 현상이 존재한다. 이 데드 존은 위상 검출기 게인이 제로로 되는 점이며, 이것은 루프의 불안정정을 유발시키고, 그 결과 발진기의 랜덤 위상 변동(저주파수 위상 노이즈)이 초래된다.

따라서, 본 기술분야에 숙련된 자는 훨씬 더 높은 비교 주파수에서 작동할 수 있어서 사실상 위상 노이즈 성능을 상당히 개선하는 동시에, 출력 발진기 주파수의 미소 주파수 스텝 증분을 제공하는 PLL 주파수 합성의 대안에 대한 필요성을 인식하게 될 것이다.

본 발명은 매우 높은 기준 클럭 주파수(100㎒ 대, 그러나 이에 제한되지 않음) 및 매우 높은 비교 주파수(기준 클럭 주파수와 동일한 주파수대)를 이용하지만 우수한 주파수 분해능을 제공하는 새로운 종류의 위상동기루프(PLL; phase lock loop) 주파수 신시사이저에 관한 것으로, 여기서 주파수 스텝 인크리먼트는 비교 주파수보다 작은 크기(10㎒ 대, 그러나 이에 제한되지 않음)가 될 수 있고, 특히 매우 낮은 위상 잡음을 갖는 싱글 루프 PLL 주파수 신시사이저로서 사용하기 위해 케이블 텔레비전(CATV), 고속 디지털통신(디지털 TV 및 인터넷 애플리케이션을 위한 고속 케이블 데이터 모뎀), 무선통신, 및 고주파(HF), 초단파(VHF) 및 극초단파(UHF) 이상의 대역을 갖지만 제조가 간단하고 비용이 저렴하며 싱글 칩 분해능으로서 현대 IC로의 집적에 적당한 다른 소비자 및 상업적 전자장치와 같은 유익한 애플리케이션의 상당한 성능개선을 제공한다. 또한, 본 발명은 간섭성 멀티캐리어 전송시스템에서 캐리어의 정밀 위상 제어분야에 관한 것이다.

도 1은 종래의 분수 _N 타입 주파수 신시사이저의 기능적 블럭도이고;

도 2는 주파수 비율 발생기에서 분수 전개식의 한가지 형태를 사용하여 본 발명의 하나의 구체예의 기능적 블럭도이며;

도 3은 주파수 비율 발생기에서 분수 전개식의 다른 형태를 사용하여 본 발명의 또 다른 구체예의 기능적 블럭도이며;

도 4a는 SSB 모드에서 작동하는 외부 아날로그(RF) 구적 조절기 IC를 사용하여, VCO 주파수의 해석을 제공하고, 고정된 디지털을 8분할 집적회로에 의해서 약 120MHz로 주파수로 다운시키는 969.9875MHz 주파수 신시사이저의 기능적 블럭도의 예이고, 이는 선택된 디지털 ASIC(또는 FPGA)의 동작범위 내에 있으며;

도 4b는 도 4a의 신시사이저와 연결하는데 사용되는 9.9875MHz의 발생의 일례이고;

도 5a는 1MHz 단계 분해능으로 1GHz 내지 2GHz 주파수 범위에서 작동하는 넓은 범위의 동조가능한 신시사이저의 기능적 블럭도의 예이고;

도 5b는 도 5a의 신시사이저와 연결하는데 사용되는 다른 주파수의 범위를생성하는 예이고;

도 5c는 도 5a의 신시사이저와 연결하는데 사용되는 다른 주파수의 범위를 생성하는 또 다른 예이고;

도 6a는 상부 측파대(USB) 출력에 대해서 선택된 구적 위상화를 갖는 디지털 단일 측파대 믹서(SSB)의 블럭도이고;

도 6b는 하부 측파대(LSB) 출력에 대해서 선택된 구적 위상화를 갖는 디지털 단일 측파대 믹서(SSB)의 블럭도이고;

도 7은 구적 출력 신호를 제공하는 종래의 4개로 분할되는 디지털 회로의 블럭도이고(위상에서 I = 0°;Q = 90°쿼드러처 신호);

도 8은 구적 출력 신호를 제공하는 2개로 분할되는 디지털 회로의 블럭도이고(위상에서 I = 0°;Q = 90°쿼드러처 신호);

도 9a는 SSB 믹서에서 제1 주파수의 1Hz 베이스벤드 디지털 신호의 스펙트럼의 예이고;

도 9b는 SSB 믹서에서 제2 주파수의 7Hz 베이스벤드 디지털 신호의 스펙트럼의 예이고;

도 9c는 도 9a 및 도 9b에서 신호의 USB 믹싱의 결과로서 8Hz에서 우세한 에너지를 갖는 디지털 신호의 스펙트럼이고;

도 9d는 도 9a 및 도 9b에서 신호의 LSB 믹싱의 결과로서 6Hz에서 우세한 에너지를 갖는 디지털 신호의 스펙트럼이고;

도 10a는 8/4=2Hz에서 우세한 에너지를 가지며, 도 9c의 USB 디지털 신호의4개로 분할된 결과로서 디지털 신호의 스펙트럼이고;

도 10b는 6/4=1.5Hz에서 우세한 에너지를 가지며, 도 9d의 LSB 디지털 신호의 4개로 분할된 결과로서 디지털 신호의 스펙트럼이고;

도 11은 두개의 비교되는 주파수의 SSB 믹싱을 사용하여 위상 검출기의 블럭도이고, 각 주파수는 구적 신호를 가지며(위상에서 I = 0°;Q = 90°쿼드러처 신호);

도 12는 위상 제어 능력을 제공하는 디지털 위상-이동 회로의 블럭도이다.

그러므로 본 발명의 목적은 매우 높은 기준 클럭 주파수(약 100MHz에서, 현 기술 상태의 집적회로 기술과 일치하지만, 동작 주파수에 한정되지 않음)를 사용하고, 매우 높은 비교 주파수(기준 클럭 주파수와 거의 동일함)에서 작동하여, 실질적으로 전체 분할률(Ntot)을 감소시키고, 루프에서 잡음 곱셈 인자를 상대적으로 감소시켜서 합성 신호의 위상 잡음을 개선하는 단일 루프 PLL 주파수 신시사이저를제공하는데 있다.

본 발명의 또 다른 목적은 첫번째 목적과 함께, 예를 들면 비교 주파수보다 작은 크기의 출력 발진기 주파수(약 10kHz에서, 그러나 상기 값에 한정되지 않음)의 우수한 주파수 분해능을 증가시키는 신시사이저를 제공하는데 있다.

본 발명의 또 다른 목적은 위상 비교를 위한 수단으로서 단일 측파대(SSB)에서 작동하는 고속 디지털 XOR 게이트를 이용하고, 루프에서 잡음 수준을 감소시키고, "데드 존(dead zone)" 효과의 루프를 개방시키는데 있다.

본 발명의 상기 목적은 프로그램 가능한 주파수 분할기 또는 카운터와 조합하여 SSB 믹서를 사용하여 상기 주파수를 다수의 연속적인 상향 또는 하향 변환을 통해서(상부 측파대(USB) 또는 하부 측파대(LSB)가 주파수 제어수단에 의해 선택된다), 기준 주파수 및/또는 발진기 주파수의 주파수 분할(주파수 해석과 분할의 조합은 이후에 "주파수 비율 생성(Frequency Ratio Generation)"의 방법으로 언급함)과 조합된 주파수 해석(또는 주파수 전환)에 의해서 이루어질 수 있으며, 상기에서 변환 및/또는 분할된 주파수가 위상 검출기에서 비교되고, 발진기의 위상 동기를 제공하는 폐쇠된 루프 방식으로 루프 필터에 의한다.

본 발명의 다른 목적은 고안된 방법에서 내부 파형 합성, 수학적 알고리즘, 계산, 분석 및 기타 방법에 의해서 각각 및 모든 합성 주파수에 대해 발진기 및 기준 주파수의 비율을 나타내는 최적의 분수 전개식을 결정 및 선택하며, 하드웨어 구성 및 고안에 기준을 얻으며, 상기 고안 단계에서 계산은 각각 및 모든 주파수의 스펙트럼 순도 분석을 포함하며, 빠른 프리에 변환(FFT), 역 FFT 및 다른 수단의시간 영역 파형 및 분할의 카운터와 같은 수단을 사용하며, 신시사이저의 적정 또는 최소 하드웨어 배치를 선택하는데 목적이 있으며, 이는 목적하는 주파수 범위에서 최상의 스펙트럼 순도의 기준을 만족시키고(대개 LBW의 주변에서), 스텝 주파수(fstep) 및 그의 조파와 동일한 주파수에서 발생되는 스펙트럼 에너지를 최소화하고, 신시사이저의 PLL의 루프 대역폭이 최대화되어, 스텝 크기 증가의 주파수보다 더 큰 값이 가능하다.

본 발명의 다른 목적은 주파수 제어 알고리즘을 개발 및 구성하고, 온-보드(on-board) 제어기 또는 마이크로-프로세서에 대한 비휘발성 메모리에서 모든 필요한 지시 및 값을 저장하여, 신시사이저의 하드웨어에 대해 필수적인 주파수 제어신호를 발생시킨다.

본 발명의 추가적인 목적은 2 레벨(bi-level)(디지털) 회로를 사용하여 모든 기능을 성립시키거나, 또는 현 기술상태의 디지털 집적회로 기술에서 속도의 한계에 의해서 실행할 수 없는 경우에 본 발명의 하나의 구체예에서 아날로그, 라디오 주파수(RF) 및 디지탈 회로를 조합하여 사용하며, 아날로그 기능은 표준 아날로그/RF 집적 회로를 사용하여 구성될 수 있으며, 디지털 기능은 표준 FPGA(Field Programmable Gate Arrays) 또는 종래의 ASIC(Application Specific Integrated Circuit)로 구성될 수 있다.

본 발명을 구체화하기 위한 다른 목적은 요구되는 지지 회로로 디지털-IC 또는 혼합형 아날로그/디지털 IC를 최소화하면서 단일 칩 집적회로에서 통합하기에 적당한 형태를 제공하는 것이다.

본 발명의 다른 목적은 정밀 단계에서 위상을 제어(증가/감소)할 수 있으며, 정확하게 제어된 위상을 발진기 신호에 공급할 수 있는 PLL 주파수 신시사이저를 제공하는데 있다.

상기의 목적은 발명의 상세한 설명에 의해서 당 분야의 통상의 지식을 가진 자에게 명확하게 될 것이다.

본 발명의 핵심은 주파수 비율 발생기(Frequency Ratio Generator, FRG)이다. FRG의 기본적인 동작 원칙은 출력 주파수(발진기 fosc) 및 입력 주파수(기준 클럭 fref)가 항상 유리수 관계를 가진다는 사실, 즉 수학식 6에 나타난 바와 같이 상기 둘의 비율이 두 개의 정수(P와 Q)의 비율로서 항상 나타낼 수 있다는 사실에 기초한다.

선택적으로, fosc/fref 비율은 수학식 6a에서와 같이 두개의 분수의 조합으로 표현될 수 있다.

위 식은 P/Q를 하기 수학식 6b로 인수분해하는 것과 동등하다.

비율 P/Q/가 하드웨어에서 실현가능해서,와 동일한 주파수가 발생될 수 있으면, 수학식 6을 실현하는 모든 것들이 PLL을 사용하고 상기 주파수로 발진기를 위상 동기를 사용하는 것이다. FRG가 상기 목적을 이루는 방법은 하기에 기술되어 있다.

유리수 P/Q는 다양한 동치 분수로 전개될 수 있다는 사실은 수학분야에 잘 알려져 있다. 동치 분수는 일련의 나누기, 곱셈, 덧셈 또는 뺄셈 용어의 형태를 취하며, 각 용어 자체는 정수이다. 상기 전개의 간단한 예는 3/2=1+1/2이다. 가능한 분수 전개는 수많이 존재하지만, 하드웨어에서 구현하기에 가장 적당한 전개에 관심을 두고자 한다. 4개의 계산 동작예 및 하드웨어에서 구현할 수 있는 가능성 및 동작시에 변수가 주파수라는 것을 염두에 두면서 하기 사실이 밝혀질 수 있다:

·덧셈: 2개의 주파수 f1+f2의 덧셈에는 단일 측파대(Single side band, SSB) 믹싱이 필요하며, 여기에서 상부 측파대(USB)가 사용된다. 두 개의 주파수를 SSB 믹싱하면, 측파대(상부 또는 하부)가 생성되는지의 여부에 의존하여 2개의 주파수의 합 또는 차와 동일한 1개의 우세한 주파수만 생성하는 사실은 주파수 변환 분야에 잘 알려져 있다. SSB 믹싱을 위해, f1 및 f2 주파수 모두의 쿼드러처 시그널(0°및 90° 위상 신호)이 필요하다. 상기 요구 조건에는 실시예에 대해 이후에 상세히 논의될 일부 제한이 있다. 선택적으로는, 이중 측파대(DSB) 믹싱후 원하는 측파대로 조정되는 대역통과 필터(및 원치않는 것을 거부하는 것)이 사용될 수 있지만, 상기 접근은 외부 필터가 필요하기 때문에 일차적으로 집적회로에서 집적하기에 적당하지 않다.

·뺄셈: 2개의 주파수 f1-f2의 차이가 SSB 믹싱에 의해 얻어질 수 있으며, 하부 측파대(LSB)가 사용된다.

·곱셈: 1개의 주파수와 정수의 곱셈-하드웨어에서 이를 실현하기 위한 쉬운 방법은 없다(루프내 분할기에 의해 분리형 PLL 또는 조화 동기된 주입-동기 발진기가 상기 기능을 수행하기 위해 필요함). 2의 인자와의 곱셈은 직접적인 실시예보다 다소 쉽지만, 일반적으로 곱셈을 필요로 하는 분수 전개는 바람직하지 않다.

·나눗셈: 주파수를 정수로 나눔 - 잘 알려져 있는 분할기 또는 카운터가 이 기능을 위해 사용될 수 있다.

덧셈, 뺄셈 및 나눗셈을 사용한 전개가 바람직하며, 소수의 용어(최소 전개길이)를 갖는 전개식이 선호된다.

상기 기준을 충족시키는 한 종류의 바람직한 분수 전개식이 하기 수학식 7로 표현된다:

(상기 수학식 7에서, pi(여기에서 i=1,2,3,..,n)는 양의 정수이다)

다른 종류의 바람직한 전개식은 하기 수학식 8에 나타나 있다:

(상기 수학식 8에서, qi(여기에서 i=1,2,3,...,n)도 양의 정수이다)

다른 종류의 바람직한 분수전개식은 수학식 6a에서와 같은 2개의 fosc와 fref의 전개식이 있으며, 여기에서 P1/Q1 및 P2/Q2는 유리수 분수이며, 각각은 수학식 7 또는 수학식 8에서와 같은 분수로 전개될 수 있다.

수학식 7과 수학식 8의 일부에서 원하는 신호의 일부가 합성되는 상기 식의 조합은 아직 다른 바람직한 분수 전개식이다.

수학식 7 및 8이 본 발명의 FRG내 하드웨어 내에서 구현되는 방법은 도 2 및 도 3에 각각 도시되어 있다. 상기에 대한 다른 식들의 구현 또는 그의 조합은 유사한 방법으로 얻어질 수 있다. 하드웨어 구현에서 키형성 블록은 주파수 덧셈/뺄셈을 위한 SSB 믹서 및 주파수 분할을 위한 분할기이다. SSB 믹서의 입력 각각은 2개의 신호-위상 및 쿼드러처(간소화를 위해 도면에는 도시되지 않음)을 포함한다. 쿼드러처 신호을 얻기 위해, 동작 주파수에서 90°위상 이동과 동일한 지연을 갖는 지연선 또는 2로 나누는 분할기 회로가 사용될 수 있으며(지연선의 위상 이동이 시그널 주파수에 의해 다양할 것이기 때문에 원래 광대역는 아님), 이는 본 발명의 구체예중 하나에 후술된다. 상기 조건은 분수 전개식에서 계수 pi 또는 qi에 제한될 것이며, 즉 계수가 2로 나눌 수 있는 짝수일 필요가 있다.

도 2 및 도 3의 블록도는 수학식 7 및 수학식 8에 의해 직접 구조될 수 있으며, 루프 필터 및 발진기의 부가에 의해 PLL 회로를 완성한다. PLL의 주파수 획득은 본 발명의 초점이 아니기 때문에, 이를 위한 기작은 도면에 도시되지 않았다. 그러나, 주파수 획득을 위한 보조는 필요하며, 당 분야에 잘 알려진 방법 중 일부, 가령 위상 획득시에 턴-오프되는 주파수 판별기, 또는 주파수 스위핑, 또는 주파수 프리-튜닝이 사용될 수 있다. 실례로서, 루프 증폭기와 합산되는 분리형 튜닝 시그널이 발진기를 프리-튜닝하고 타겟 주파수에 충분히 가까운 주파수를 가져오고, 즉 PLL의 동기-인(lock-in) 범위내에서 튜닝하기 위해 사용될 수 있는 주파수 프리-튜닝이 있으며, 결국 PLL은 동기를 수득할 수 있다.

분수 P/Q에 대해, 수학식 7 및 8에서 계수 pi 및 qi(i=1,2,3,...,n) 셋트를 위한 다수의 해결방법이 있다. 다수의 해결방법은 디자인 선택을 보다 자유롭게 한다. 계수 pi 및 qi의 계산은 원래 반복적이며, 여러 사용가능한 수학적 및 공학적 툴에 의해 수행될 수 있다. Q가 소수가 아니면, 구성 항의 곱으로 인수분해될 수 있으며, 각각은 정수 지수로 높아진 소수이다. 모든 계수 pi 및 qi는 상기 인자의 곱의 조합을 포함할 것이다. 다른 인자 Q를 가지면, 보통 pi 또는 qi에 대한 보다 가능한 식이 될 것이다. fosc 및 그의 필요한 증분(fstep)에서 fref의 선택은 Q를 직접 측정할 것이다(수학식 10에 나타냄). 이는 분수 전개식이 최적의 하드웨어 구현 및 수행을 이끌도록 발진기 주파수를 위한 특정 범위 및 스텝 크기 조건에 대해 최적의 주파수 fref가 발견될 수 있다는 것을 보여준다.

각 새로운 주파수에 대해, P의 새로운 값에 대응하여, 새로운 계수 pi 또는 qi의 계산이 필요하다. P가 1씩 증분해도, 상기 계수의 완전히 다른 값이 계산된다. fosc/fref와 동일한 비 P/Q는 최소의 가능한 곱셈비를 나타내며, 따라서 루프내 잡음곱셈인자의 낮은 임계와 동일하다. 이 때문에, FRG가 루프 내에서 발생하는 잡음 곱셈인자와 관련된 최저 임계값에 접근하는 것으로 전개될 수 있다. P가 1씩 최소 증분하는 정수이기 때문에 최소의 사용 가능한 주파수 증분은 하기 수학식 9와 같다:

fstep은 시스템에 존재하는 최저 주파수이다(시스템 내의 다른 주파수는 상기 주파수의 정수 배수임). 역으로, 1/fstep은 시스템의 통상적인 주기수를 나타내는데, 즉 시스템에서 파형 또는 신호의 최장 주기이므로 시스템내 신호의 2개의 스펙트럼 성분 사이의 가장 가까운 거리는 fstep과 동일하다.

주어진 기준주파수 fref 및 주파수 증분 fstep에 대해, Q는 하기 수학식 10으로 계산될 수 있다:

수학식 7에서 각 항은 fref/pi(i=1,2,3,...,n)과 동등한 주파수를 가진다. 그러나, 디지털 특성 때문에, 이러한 각각의 신호는 조파를 포함할 것이고, 출력 스펙트럼은 처리에서 존재하는 모든 신호의 스펙트럼 회선의 결과로서 다수의 주파수를 포함할 것이다. 원하는 출력 주파수 부분의 스펙트럼 순도가 수용될 수 있도록 하기 위해, 각각의 합성 주파수에 대해 스펙트럼 분석이 필요하다. 출력 파형의 스펙트럼을 얻기 위해서는, 신호의 시간 영역 펄스 파형이 먼저 얻어져야 하고, FFT를 계산해야 한다. 시간 영역 파형은 신호가 신시사이저의 다양한 빌딩 블록에서 처리되거나 발생되는 것처럼 각각의 내부 노드 또는 관심있는 특정 노드에 대한 시스템 주기(수학식 9에서, 1/fstep)와 동등한 전체 사이클에 대해 파형을 계산하는 것에 의해 얻어질 수 있다. FFT의 실행은 스펙트럼 순도 정보를 산출한다. 어떤 두 개의 스펙트럼 라인 사이에서 최소 주파수 간격은 계수 pi 또는 qi의 특정값에 따라 fstep의 주파수보다 적어질 수 있고, 소정 신호 부근에서 에너지가 fstep과 동등한 분리 또는 이것의 병렬에서 존재하거나 또는 존재하지 않을 수 있다. 만일 스펙트럼 순도가 만족되지 않으면, 새로운 분수 전개식 솔루션이 발견되고, 스펙트럼 분석이 반복되어야 한다. 만일 만족스러운 솔루션이 어떤 분수 전개식에서 발견되지 않으면, 하나 이상의 내부 신호의 외부 필터가 사용되고 있다고 간주한다. 이것은 외부 필터링을 위해 IC에서 나가고, 필터(이 지점에서 신호는 아날로그 신호이다)를 통과하며, 아날로그 신호에서 디지털 신호로 다시 전환되는 어떤 유형의 비교기를 통해 IC에 재진입하는 신호가 필요하다. 이러한 비교기의 예처럼, 출력에서 다시 입력까지의 DC 피드백(저항기를 통해)을 가지는 단일 게이트가 사용될 수 있다.

본 발명의 설계 프로세스를 설명하기 위해, 수학식 7의 분수 전개식 및 신호 합성의 예가 아래와 같이 제공된다;

1. 주어진 fref=72MHz,

2. 합성 fosc=75.63125MHz

3. 첫째로, 두 주파수에 대한 가장 큰 공통 인자(또는 대안적으로, 두 신호의 주기의 공동 주기)를 찾는다. 6.25kHz의 주파수가 발견된다(및). 12,101은 소수이고, 반면에 11,520은와 같이 인수분해될 수 있다.

4. fosc/fref의 비율 형태는 P/Q=12,101/11,520이다.

5.수학식 7의 비율 전개 :(및, 즉 각각의 항은 11,520의 약수의 부분 집합의 곱이다)

6. 도 2의 실시예에서는 하기와 같은 특정 값을 가진다:

·p1 분할비율 = 20(생성된 주파수는 72MHz/20=3.6MHz)

·p2 분할비율 = 2304(생성된 주파수는 72MHz/2304=31.25kHz)

·제 1 SSB 믹서는 USB를 이용한다.

·제 2 SSB 믹서는 USB를 이용한다.

7. 타임 도메인에서 출력 파형을 계산하고 FFT를 실행한다; 소정의 출력 주파수(75.63125MHz)의 근처에서 스펙트럼을 검사하고, 이 스펙트럼의 최대 크기를 기초로하여 발진기 신호의 필요한 측파대 순도에 대한 루프 대역폭을 결정한다. 상기의 항목 6에서 가장 낮은 분수 주파수는 31.25kHz(6.25kHz의 5번째 조파)이고, 출력 파형의 스펙트럼 분석에 의해 스펙트럼이 주신호보다 낮은 50dB 레벨에서 75.63125MHz의 주신호로부터 오프셋되는 12.5kHz(6.25kHz의 제 2 조파)를 포함한다. 이 신호는 위상 검출기에서 12.5kHz 베이스밴드 주파수 이하로 전환된다. 대신에, 12.5kHz에서 약 20dB 리젝션(rejection)이 제공되면 출력 발진기의 70dB의 측파대 순도에 대한, 제 3차 루프의 최대 루프 대역폭은 약 6kHz이다.

8. 만일 필요하다면, 다른 분수 전개식 솔루션을 얻을 수 있는데, 예를 들어:이고, 이 처리를 반복한다. 이 경우에 스펙트럼 분석에 의해, 약 -40dB에서 위상 검출기의 출력에서 존재하는 31.25kHz의 가장 낮은 주파수를 발견한다. 이 경우, 출력 신호의 동일한 70dB 순도에 대한 약 10kHz의 LBW를 가지는 3차 루프를 사용할 수 있다.

루프에서 노이즈 곱셉 숫자는 20log(75.63125/72)=0.4dB이다. 6.25kHz의 스텝 크기에 대하여, 종래기술의 이중 모듈러스 타입의 PLL은 20log(12,101)=81.6dB의 노이즈 이득을 가진다. 이러한 예는 본 발명에서 얻어질 수 있는 개선된 점을 설명한다.

본 발명의 바람직한 실시예의 상세한 설명이 하기에서 나타난다.

본 발명의 제 1 실시예는 도 4a에서 도시된다. 이 실시예에서 이론적인 신시사이저는 969,9875MHz의 주파수를 합성시키기 위해 설계되고, 이것은 CATV 업컨버터에서 국부 발진기와 같이 사용된다. 업컨버터는 이중 변환 타입이고, 이 신호는 제 1 업커버젼 단계에서 국부 발진기(LO1)와 같이 사용된다. 이 주파수는 970MHz주파수에서 12.5kHz로 오프셋된다. 12.5kHz의 오프셋은 상기에서 기술한 바와같이 어떤 채널에서 FCC 조정이 필요하다. 또 다른 어떤 채널에서는 25kHz의 오프셋이 필요하고, 이 신시사이저는 969,975MHz의 주파수로 동조될 수 있다. 오프셋이 필요하지 않는 모든 다른 채널에서, 신시사이저는 970MHz 주파수로 동조될 수 있다.

fosc주파수가 본 발명에서 선택되는 디지털 IC(ASIC)의 최대 클럭률를 초과하고(약 200MHz의 최대 클록율) 8의 분할률의 외부 분할기를 사용했을때, 12.5kHz 오프셋 경우, 예를 들어 fosc=969,9875MHz인 경우에 대해 논의한다.

72MHz의 시스템 클럭 주파수를 선택한다. 이 주파수의 선택은 몇몇의 고려를 기초로 하는데, 첫째로는 12.5kHz에 대한 이 주파수의 인수분해이다. 또 다른 고려로는 물리적 소스와 같은 수정 발진기의 설계를 고려한다. ASIC의 속도의 장점을 이용하기 위해, 72MHz 클럭은 기준 주파수 fref로 사용하기 위한 144MHz 클록으로 두배 상승된다. 두배의 상승은 동일한 ASIC(종래기술에서 공지된 게이트 지연 및 XOR 게이트를 가지는 표준 기술이 사용되기 때문에 더블러가 도 4a에 도시되지 않음)에서 이루어진다.

fosc 및 fref 모두 12.5㎑의 정수 배이다. 이론적 전개식은 수학식 7 및 8의 조합으로 선택되었다:

주파수의 기간에서 계산을 점검하기 위해, 수학식 11에서 fref를 144㎒로 치환한다:

수학식 11에서 각 항은 물리적 주파수를 나타낸다. 상기 식에서 산술적 연산의 순서는 물리적 주파수가 생성되는데 영향을 미칠 것이다(즉 산술적 연산을 계산하여, 다른 주파수가 생성될 것이다). 상기 실시예에서 산술적 연산 및 실제 주파수의 순서는 도 4a에 알려질 수 있다.

발진기 주파수를 960㎒로 변환하기 위해, SSB 믹서로 작동되는 RF 쿼드러처 변조기 회로 IC가 사용된다. 쿼드러처 변조기에서 국부 발진기(LO)로 사용되는 오실레이터의 출력 신호에 의해 한쪽면 및 ASIC에 의해 공급되는 변조 신호로 사용되는 주파수 fm=9.9875㎒의 신호에 의해 다른 쪽 면에 쿼드러처 변조기가 공급된다. LO 신호는 내부적으로 IC에서 쿼드러처로 분리되고, 0°및 -90° 성분이 쿼드러처 변조기에서 개별 믹서에 LO 드라이브를 제공한다. fm 신호는 또한 ASIC에서 쿼드러처로 스플릿된다. 쿼드러처 변조기의 출력은 fm의 쿼드러처 성분의 상태에 따라 더 하측파대(LSB) 또는 상측파대(USB) 중에 단 하나의 측파대를 포함할 것이다. 만약 상기 성분이 90°지연되면, LSB 신호가 생성될 것이다. 만약 상기 성분이 90°앞서면, USB 측파대가 생성될 것이다. 쿼드러처 변조기의 출력이 주파수 fosc-fm=960㎒에 있기 위해, LSB로 선택하여 실행한다. 상기 신호는 8분할 프리스케일러(prescaler)/분할기에 나타내어지고, 이는 출력에서 120㎒의 주파수를 생성한다. 상기 주파수는 ASIC 안의 FRG의 144㎒ 기준 클럭 신호로부터 생성된 또 다른 120㎒ 신호와 위상 검출기에서 비교된다. 상기 주파수는 6개로 144㎒를 나눠서 생성되고, 여기서 24㎒ 쿼드러처 신호가 생성되고, 144㎒(144㎒ 쿼드러처 신호는 몇개의 게이트를 통해 정확한 지연으로 얻어진다)의 LSB 믹서(도 6b의 하나와 같은)에 상기 신호를 혼합하여 120㎒를 생성한다. 발진기의 위상 동기를 이루기 위해, 위상 검출기의 출력은 발진기의 튜닝 라인을 구동하고 PLL 회로를 폐쇄하는 루프 필터에 공급된다.

쿼드러처 변조기의 실행에서 실제 제한의 결과로 스펙트럼 순도 결과에 따라 다시 고려될 때, 요구된 측파대에 추가로 출력 스펙트럼이 동상에서 불균형 및 쿼드러처 신호 경로에 의해 일어나는 다른, 요구되지 않는 항을 포함할 것을 아는데 어렵지 않다. 요구된 fosc - fm 항에 추가로, 또한 fm 주파수에서 변조 신호의 직접 누설뿐만 아니라 fosc + fm 주파수에서 다른 측파대, fosc 주파수에 LO 누설을 최소로 포함하는 요구되지 않는 항이 있을 것이다. 또한, 변조 주파수 fm의 조합으로 일어나는 수많은 다른 측파대가 존재하는 것이 가능하다. 신시사이저에서 처리된 후 LBW 내에 또는 가까이 떨어지면, 상기 모든 항은 가짜 성분으로 간주되어야하고 상기 각각은 잠재적으로 스펙트럼 순도를 감소할 수 있다. 쿼드러처 변조기의 출력에서 상기 기간의 상대적 힘은 회로 주변의 불균형의 양 및 직접 누설의 양에 따를 것이다. 합리적으로 잘 디자인된 응용 회로에서 전형적인 쿼드러처 변조기 IC로, -30dBc 이하의 요구되지 않은 신호의 수준이 기대될 수 있다. 본 발명의 바람직한 제 1 실시예에서 fm 신호가 디지털 신호이기 때문에, 기본적인 주파수 fm의 조합을 포함할 것이고, 여기서 특정 조파의 수준은 펄스의 상승 시간뿐만 아니라 듀티 사이클에 따를 것이다. 만약 듀티 사이클이 50%에 가까우면, 현저하게 fm의 홀수 차수 조파가 존재할 것이고(3fm, 5fm 등), 펄스의 빠른 상승 시간으로 3차 조파는 -10dBc 수준만큼 높게 도달할 수 있다. 상기 디지털 신호의 스펙트럼은도 9a에 나타내어지고, 명료하게 1㎐의 주파수로 표준화된다.

상기 복합 스펙트럼이 프리스케일러 또는 분할기의 입력에 존재한다면, 일어날 1차 효과가 가장 강한 톤의 신호 제한이다. 제한은 PM에 존재하는 AM을 변환할 것이고, 이는 2레벨 신호를 만들 것이다(즉, 제한은 아날로그 신호를 디지탈로 효과적으로 변환할 것이다). 다음, FM 시스템에 알려진 것과 같은 소위 캡처(capture) 효과가 일어나고, 여기서 분할기는 동기화될 것이고 가장 강한 톤(상기 경우에 fosc - fm이다)의 주파수를 분할할 것이고, 반면 다른 항은 상기 톤에서 PM 변조로 나타날 것이다. PM 변조 기간은 fm의 정수 배와 같은 거리에서 fosc-fm 신호 주변에 퍼진 측파대을 생성할 것이다. 분할 방법에서, fosc - fm의 주파수만이 아래로 분할될 것이고, 반면 변조 측파대인 PM 항은 분할 후 주된 톤으로부터 같은 거리에 남을 것이고, 상기 기간의 수준만이 분할 요소에 의해 감소될 것이고, 이는 분할 방법과 연관된 PM 또는 FM 변조 지수 스케일링(scaling) 현상과 일치하고, 여기서 주파수 거리가 아닌 단지 측파대 수준이 분할비와 같은 요소에 의해 감소된다. 그러나, 위상-주파수 검출기의 출력에서 LBW 부근에 나타나는 모든 항이 분할비와 정확히 같은 양으로 PLL 루프로 다시 증가되기 때문에 분할 방법을 통해 감소된 스퍼 수준은 스펙트럼 순도 조건에 완화를 제공하지 않을 것이다. 상기 실시예에서 전체 분할 방법 후, 위상-주파수 검출기에 나타난 신호의 스펙트럼 내용은 9.9875㎒ 간격에서 다른 기간으로 둘러싸인 120㎒에서 주된 톤을 포함할 것이다. 네가티브 주파수(만약 있으면, 분할비에 의존하는)는 포지티브 주파수에 DC 주변에서 꺾어 젖혀질 것이다.

위상 검출기의 다른 면에 인가된 120㎒ 신호는 자신의 측파대를 포함한다. 위상-주파수 검출기는 2개 신호의 곱셈의 연산을 실행할 것이고(시간 영역에서, 주파수 영역에서 혼합 작동과 같다), 이는 2개 신호의 스펙트럼의 회선과 같은 스펙트럼을 생성할 것이다. 믹싱 방법에서, 120㎒ 주변에 존재하는 모든 스펙트럼 성분 및 그의 조파는 위상 검출기의 출력에서 DC 주변에 스펙트럼 성분으로 변환할 것이다. DC로부터의 성분의 거리는 주된 신호로부터 원래 성분의 거리와 같을 것이다.

디지털 ASIC의 실제 실시예에서, 일반적으로 스펙트럼의 순도를 낮추고 컴퓨터 연산이나 시뮬레이션에 의해 예측할 수 없는 스펙트럼 성분을 만들 수 있는 IC의 내부 구조(기판, 결합선 등)를 통한 신호의 역결합(바라지 않는 결합)을 하는 경우가 있다. 그러한 효과를 최소화하기 위하여, IC의 내부 설계를 최적화할 뿐 아니라 감소된 결합의 잘 알려진 이점과 그러한 신호의 혼선을 이용하기 위하여 어디서든 가능한 각기 다른 (범용의) 신호를 사용하는 것이 유익하다.

수식(12)에서 상기 주파수 fm = 9.9875㎒는 도 4b에 도시된 회로에 의해 생성된다.

주의 : 이것과 다른 형상에서, 문자 φ는 분리가 쿼드러처 성분(quadrature component), 즉 두 개의 출력 값 0°와 90°를 갖는다는 것을 나타내기 위해 사용된다. 이 신호가 생성되는 방법은 수식(11)에서 직접적으로 나온다. 우선, 144㎒ 기준신호는 두 신호로 분리되며, 하나는 쿼드러처로에 2로 분할되며(도 8의 회로를 사용함), 다른 것은 또한 쿼드러처에서 45로 분할된다. 45에 의한 분할을 위해 사용된 분할기는 쿼드러처 신호가 정확하게 90°로 분리되는 것이 아니라는 점만 제외하고(도 4b에 나타난 것처럼, 이 예에서는 88°이다.), 도 8의 그것과 특성에 있어서 비슷하다. 일반적으로 이진수가 아닌 수에 의한 분리는 정확한 쿼드러처를 만들 수 없지만, 정확한 분리 시퀀스의 선택과 트리거링(triggering)(상승 모서리나 하강 모서리에서)의 선택, 신호 극성의 선택을 하면 쿼드러처 상태는 충분히 근접하게 접근 될 수 있고, SSB 신호의 열화(즉, 원하지 않는 측파대나 신호 통과의 감소된 거부)가 받아들여질 수 있다

상기 두 신호는 도 6a에 도시된 것처럼 USB 믹서의 다음에 적용되고, 그것은 두 개에 의해 37.6㎒ 주파수로 분리되고, 그것은 8로 분할된 그것의 버전으로 또 다른 USB 믹서에서 차례로 합성되어, 마지막으로 9.9875㎒에서 신호를 생성한다.

디지털 SSB 믹서의 출력에서 스펙트럼의 상태를 도시하기 위해(명확히 수 Hz이하로 주파수가 정규화됨), 도 6a의 회로를 사용하여, 도 9a와 9b에서의 신호의 USB합성의 결과로서, 도 9c에서 8Hz에서의 주에너지를 가진 디지털 신호의 스펙트럼이 도시된다,

디지털 SSB믹서의 출력에서의 스펙트럼의 또 다른 도해로서, 도 6b의 회로를 사용하여, 도 9a, 9b에서의 신호의 LSB합성의 결과로서, 도 9d에 6Hz의 주에너지를 가진 디지털 신호의 스펙트럼이 도시된다.

SSB 신호를 분할할 때 디지털 분할기의 출력에서 스펙트럼의 상태를 도시하기 위해, 도 10a에서 8/4=2Hz에서의 우세한 에너지를 가진 도 9c의 USB 디지털 신호의 4로의 분할의 결과로서의 디지털 신호의 스펙트럼이 도시된다.

SSB 신호를 분할할 때 디지털 분할기에서의 스펙트럼의 또 다른 도해로서, 도 10b에서 6/4=1.5Hz에서 우세한 에너지를 가진 도 9d의 LSB 디지털 신호의 4로의 분할의 결과로서 디지털 신호의 스펙트럼이 도시된다. 상기 위의 형상에서 스펙트럼의 도표는 시간영역 파형의 연산과 FFT 변환의 적용에 의해 얻어진다.

1 MHz 단계의 분해도를 갖고 1GHz-2GHz 주파수의 넓은 영역에서 작동하는 동조할 수 있는 신시사이저의 구성도가 도 5a에 도시된다. 이 신시사이저의 적용은 이 신호가 초당 상향 변환단계에서 국부 발진기로서 사용된다는 것을 제외하고는 CATV 업컨버터와 동일하다. 상기 회로는 국부 발진기 주파수의 변환을 제공하는 SSB 모드에서 작동하는 아날로그 (RF)쿼드러처 변조기(quadrature modulator) IC에 의해 일어나는, 특히 약 130MH로 주파수를 낮추기 위해 8로 분할된 고정된 디지털 IC에서 보다 잘 일어나는 외부의 2로 분할된 디지털 회로를 사용하며 이것은 선택된 디지털 ASIC(또는 FPGA)의 작동 영역안에 있다.

분수 전개는 선행한 예에서와 같은 방법으로 수행될 수 있다. 그러한 확장의 결과로서, 모든 필요한 발진기 주파수가 연산될 수 있도록 합성하기 위해 다양한 주파수가 FRG에서 내부적으로 필요하다. 분수 전개 및 모든 필요한 주파수의 생성의 실시예가 도 5b, 도 5c에 도시된다. 상기 도면에 도시된 모든 주파수는 분할과 SSB 합성 프로세스를 위해 동일한 회로를 사용하는 첫 번째 예에서와 동일한 방법으로 144MHz 기준 신호로부터 유도된다.

종래 기술에 관한 개선된 위상 검출기의 실시예가 도 11에 도시되어 있다. 상기 위상 검출기는 두 개의 비교된 주파수의 SSB 합성을 사용하고, 거기에서 각주파수는 쿼드러처 신호(위상에서 I=O°쿼드러처 신호)를 갖는다. 도 11에서의 상기 회로는 위상이 다소 다른 것을 제외하고는 쿼드러처 변조기 회로와 비슷하다. 상기 믹서는 아날로그 타입이다. 종래 기술의 검출기와 비교할 때, 이 위상 검출기는 두 개의 인자만큼 높은 이득을 갖는데, 완전히 변환된 전력이 위상이 검출에 기여하며, 잡음 상태에서 3dB더 좋다. 종래 기술의 위상 검출기는 오직 하나의 믹서만을 사용하여, 거기에서 절반의 전력(보다 높은 측파대에서의 전력)이 두 신호의 위상 차이의 검출에 사용되지 않는다.

디지털 회로를 가진 SSB 위상 비교기의 실시예가 가능한데, 거기에서 아날로그 믹서가 XOR 게이트로 대체되며, XOR 게이트의 출력에서 I와 Q신호는 저항성 네트워크에 의해 함께 가산된다.

위상제어 능력을 제공하는 디지털 위상 변환 회로의 실시예가 도 12의 블럭도에 도시된다. 45.75MHz 신호의 예가 도시되고, 거기에서 1.25°스텝의 분해능을 갖는 전체 360도의 위상 제어가 유용하다. 이 신호(또는 동일한 방법에 의해 만들어지는 다른 주파수의 신호)는 SSB 합성에 의해 또 다른 신호에 첨가/제거될 수 있으며, 어떤 원하는 주파수에서 제어된 신호의 위상을 얻을 수 있다. SSB 합성을 통해서, SSB 합성은 부가적인 프로세스이기 때문에 상기 위상 제어 영역과 단계의 크기는 주파수와 위상에 있어서 변하지 않고 유지될 것이다.

Claims

기준 주파수,

전압 제어 발진기(VCO),

상기 VCO에 결합된 루프 필터,

상기 루프 필터 및 상기 VCO에 결합된 위상 검출기, 및

원하는 주파수 대 기준 주파수의 비율의 분수 전개식에 기초하여 원하는 주파수를 발생시키는 주파수 비율 발생 수단을 포함하는 것을 특징으로 하는 위상 동기 루프.