CN114902571A - 收发器载波频率调谐 - Google Patents

收发器载波频率调谐 Download PDF

Info

Publication number
CN114902571A
CN114902571A CN202080090563.8A CN202080090563A CN114902571A CN 114902571 A CN114902571 A CN 114902571A CN 202080090563 A CN202080090563 A CN 202080090563A CN 114902571 A CN114902571 A CN 114902571A
Authority
CN
China
Prior art keywords
signal
vco
output
input
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080090563.8A
Other languages
English (en)
Other versions
CN114902571B (zh
Inventor
S·L·菲诺基亚罗
T·施密德
T·丁克
G·舒佩纳
S·阿克塔尔
S·桑卡兰
B·哈龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114902571A publication Critical patent/CN114902571A/zh
Application granted granted Critical
Publication of CN114902571B publication Critical patent/CN114902571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0058—Quadrature arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

在所描述的示例中，一种操作具有发射器(702)和接收器(706)的收发器(700)的方法包括生成频率参考(708)。在发射器(704)中：锁相环(PEL)(722)响应于频率参考(708)，生成第一压控振荡器(VCO)控制电压。发射器中的VCO(714)响应于第一VCO控制电压生成发射器VCO信号，并且PEL(722)锁定到发射器VCO信号。在接收器(706)中：接收信号。接收器VCO(734)响应于第一VCO控制电压或第二VCO控制电压，生成接收器VCO信号。接收器VCO信号乘以接收到的信号以生成I分量，并且乘以相移90°的接收到的信号以生成Q分量。第二VCO控制信号响应于I分量和Q分量而生成。

Description

收发器载波频率调谐
技术领域
本申请总体上涉及收发器，并且更具体地涉及发射器/接收器对中的时序信号的同步。
背景技术
图1(现有技术)示出了收发器(发射器/接收器)系统100的功能块布局的示例。收发器系统100包括彼此通信的两个收发器102——第一收发器102a和第二收发器102b。每个收发器102a、102b包括相应频率参考104a、104b(诸如体声波谐振器)，其被连接以输出到相应发射器锁相环106a、106b(Tx PLL 106)并输出到相应接收器锁相环108a、108b(Rx PLL108)。(这里，锁相环缩写为PLL，发射器缩写为Tx，并且接收器缩写为Rx。)每个Tx PLL106a、106b通信地连接到发射器110a、110b(Tx)，并且每个Rx PLL 108a、108b通信地连接到接收器112a、112b(Rx)。
Tx PLL 106a、106b中的Tx压控块114a、114b被连接，以将Tx压控信号116a、116b(Vctrl)输出到Tx压控振荡器118a、118b(VCO)。频率参考104a、104b和相应Tx压控信号116a、116b(Vctrl)控制相应Tx VCO 118a、118b，以生成指定频率的载波信号。因此，Tx VCO118a、118b输出载波信号，该载波信号的频率是由频率参考104a、104b生成的频率的整数倍或分数倍，偏移了由相应Tx压控信号116a、116b确定的量。Tx VCO 118a、118b被连接，以将相应载波信号输出到Tx混频器120a、120b，该Tx混频器120a、120b将载波信号与一个或多个数据信号(对应于一个或多个信道)混合以产生Tx输出信号122a、122b。因此，Tx混频器120a、120b用数据信号调制载波信号，以产生Tx输出信号122a、122b。Tx混频器120a、120b被连接，以将Tx输出信号122a、122b输出到发射器110a、110b。第一收发器102a上的发射器110a(或第二收发器102b上的发射器110b)将Tx输出信号122a发射到第二收发器102b上的接收器112b(或分别到第一收发器102a上的接收器112a)。
通过从第一收发器102a到第二收发器102b的示例，接收器112b接收已经相移了传输时间的Tx输出信号122a。由于影响传输介质(诸如空气或电线或波导)的透射率的因素，诸如传输介质的长度和半径(受例如传输介质的制造容差和温度变化影响)，这种相移的量通常是不可预测的。Rx PLL 108b中的Rx压控块124b被连接，以将Rx压控信号126b(Vctrl)输出到Rx VCO128b。通常，相应第一收发器102a和第二收发器102b的频率参考104a、104b被指定，以输出相同的频率。频率参考104b和Rx压控信号126b(Vctrl)控制Rx VCO 128b，以生成具有与载波信号大致相同的频率的恢复的载波信号。因此，Vctrl 126b改变，从而调谐恢复的载波信号的频率直到恢复的载波信号的频率匹配收发器102a载波信号的频率，并且RxPLL 108b锁相到如相移了从发射器110a到接收器112b的传输时间的Tx输出信号122a的载波信号分量。因此，Rx VCO 128b输出具有如由接收器120b接收的Tx输出信号122a(调制的载波信号)的相位的恢复的载波信号。
Rx VCO 128b被连接，以将恢复的载波信号输出到Rx混频器130b。Rx混频器130b将恢复的载波信号与如由接收器120b接收的Tx输出信号混合，并且结果被滤波以恢复数据信号。
图2(现有技术)示出了科斯塔斯环(Costas loop)200的功能块布局的示例。如图2中所示，信号202由科斯塔斯环200接收，该信号202包括由输入信号调制的载波信号并且由于传输而被相移。输入信号202是到第一乘法器204(为频率混频器的乘积检测器)和第二乘法器206中的输入。乘法器204、206用作科斯塔斯环200的相位检测器。压控振荡器208(VCO)被连接以输出到第一乘法器204，并被连接以输出到90°移相器210。90°移相器210被连接，以输出到第二乘法器206。第一乘法器204被连接以输出到第一低通滤波器212(LPF)，并且第二乘法器206被连接以输出到第二LPF 214。第一LPF 212和第二LPF 214滤除由信号202与VCO 208输出或90度相移的VCO 208输出相乘引入的高频信号分量。第一LPF 212被连接，以输出到第一限幅放大器(limit amplifier)216和第三乘法器218。第二LPF 214被连接，以输出到第二限幅放大器220和第四乘法器222。第一限幅放大器216被连接，以输出到第四乘法器222。第二限幅放大器220被连接，以输出到第三乘法器218。第三乘法器218和第四乘法器222各自被连接，以输出到加法器224。加法器224被连接，以输出到环路滤波器226。环路滤波器226被连接，以输出到VCO 208。如下所表达的，环路滤波器226的输出调谐(控制)VCO 208，使得由VCO输出的波形的频率和相移匹配载波信号的频率f0和信号202的相移
Figure BDA0003714896150000031
科斯塔斯环200用于恢复载波信号的频率和相位，以实现输入信号的恢复，由该输入信号使用正交幅度调制对载波信号进行调制。信号202通常可以表达为：
Figure BDA0003714896150000032
在等式1(Eq.1)中，t是时间，r(t)是作为时间t的函数的信号202波形，f0是载波信号的频率，
Figure BDA0003714896150000033
是信号202的相移，dk是第一输入信号(第一数据信号)，并且qk是第二输入信号(第二数据信号)。科斯塔斯环200是锁定到载波信号的频率f0和相移
Figure BDA0003714896150000034
的锁相环(PLL)。
在正交幅度调制中，用两个输入信号调制载波信号以产生彼此正交的两个频率分量，其中每个频率分量对应于输入信号之一。因此，两个频率分量彼此异相90°。如等式1中所示，载波信号用第一输入信号dk调制，以产生第一频率分量dkcos(2πf0t)(同相分量)；并且载波信号用第二输入信号qk调制，以产生相对于第一频率分量相移90°的第二频率分量qksin(2πf0t)(正交分量)。将两个频率分量相加在一起，以产生发射信号。然后，发射信号由接收器接收作为信号202(由于例如传输时间，其相对于原始发射信号相移)。信号202的频率分量的正交性使得能够在接收到信号202之后分开恢复输入信号。为了恢复输入信号，接收器确定载波信号的频率f0。
在科斯塔斯环200中，要求两个数据分量具有相同的数据速率，以实现载波频率恢复。
等式2表示在第一低通滤波器212的输出节点228处的信号xI(t)，并且等式3表示在第二低通滤波器214的输出节点230处的信号xQ(t)：
Figure BDA0003714896150000035
Figure BDA0003714896150000036
在等式2和等式3中，ΔF＝f0-fLO(fLO是本地振荡器的频率，是VCO 208的频率)并且
Figure BDA0003714896150000037
(
Figure BDA0003714896150000038
是本地振荡器的相移，是VCO 208的相移)。在ΔF＝0且
Figure BDA0003714896150000039
之后，科斯塔斯环200已经锁定到载波信号的频率f0和信号202的相移
Figure BDA00037148961500000310
因此，VCO 208输出频率fLO≈f0且相移
Figure BDA00037148961500000311
的波形，使得ΔF≈0并且
Figure BDA00037148961500000312
当这是真的时候，等式2解析为xI(t)≈dk，并且等式3解析为xQ(t)≈qk(因为cos(0)＝1且sin(0)＝0)，从而恢复初始输入信号(数据信号)。另一个结果是，第一限幅放大器216的输出节点232对应于sgn(dk)，并且第二限幅放大器220的输出节点234对应于sgn(qk)(Sgn(x)是符号函数，其提取输入的符号。)
限幅放大器限制基带信号的幅度，从而提供sgn(x)函数。第三乘法器218将x1(t)乘以sgn(xQ(t))，并且第四乘法器222将xQ(t)乘以sgn(xI(t))。第三乘法器218的输出可以如在等式4中所示进行表示。第四乘法器222的输出可以如在等式5中所示进行表示。这两个输出在加法器224中相减。当VCO 208接近或处于科斯塔斯环200的锁定状态时，所得到的误差信号可以被简化(考虑x*sgn(x)＝|x|)以产生等式6。
Figure BDA0003714896150000041
Figure BDA0003714896150000042
Figure BDA0003714896150000043
Figure BDA0003714896150000044
2|dk|sin(2πΔFt+Δφ) 等式6
误差信号(如等式6中所示)由环路滤波器226滤波，并被连接以控制VCO 208。
发明内容
在所描述的示例中，一种操作具有发射器和接收器的收发器的方法包括生成频率参考。在发射器中：锁相环(PLL)响应于频率参考生成第一压控振荡器(VCO)控制电压。发射器中的VCO响应于第一VCO控制电压生成发射器VCO信号，并且PLL被锁定到发射器VCO信号。在接收器中，接收信号。接收器VCO响应于第一VCO控制电压或第二VCO控制电压生成接收器VCO信号。接收器VCO信号乘以接收到的信号以生成I分量，并且乘以相移90°的接收到的信号以形成Q分量。第二VCO控制信号响应于I分量和Q分量而生成。
附图说明
图1(现有技术)示出了收发器(发射器/接收器)系统的功能块布局的示例。
图2(现有技术)示出了科斯塔斯环的功能块布局的示例。
图3示出了使用泄漏载波信号的收发器(发射器/接收器)系统的功能块布局的示例。
图4示出了用于输入信号、泄漏载波信号和所得到的经调制的载波信号的频率对幅度的示例曲线图形。
图5示出了均来自图3中的接收器的Rx振荡器、Rx I-Q混频器和泄漏载波恢复块的功能块布局的示例。
图6A示出了用于从发射器发射经正交幅度调制的(QAM)信号的示例过程。
图6B示出了用于当同相和正交信号分量具有不同数据速率时在接收器处从QAM信号恢复载波信号的示例过程。
图7A示出了收发器(发射器/接收器)系统的功能块布局的示例。
图7B示出了用于使用收发器接收信号的示例过程。
图8A示出了具有处于主从配置中的发射器和接收器的收发器系统的功能块布局的示例。
图8B示出了用于使用具有处于主从配置中的发射器和接收器的收发器系统接收信号的示例过程810。
具体实施方式
可以以潜在协同方式组合的多种相关方法在下文第I和II节中进行描述，其标题不是限制性的。第I节涉及使用接收器来恢复添加到发射的正交幅度调制(QAM)信号的同相(I)或正交(Q)分量的“泄漏载波”，以在使用不同的数据速率输入信号时启用载波恢复。第II节涉及对一通信对的收发器中的每个收发器中的发射器和接收器两者使用单个相应锁相环(PLL)；因此，单个PLL既用于生成用于发射的载波信号，又用于恢复接收到的信号中的载波信号。
第I节.使用泄漏载波的载波恢复
图3示出了使用泄漏载波信号310的收发器(发射器/接收器)系统300的功能块布局的示例。通过介绍，泄漏载波信号310促进系统300发射器302(Tx)和系统300接收器330(Rx)之间的适当频率和相位同步，包括对在发射器302和接收器330之间发射经调制的载波信号时发生的相移的调节。此外，泄漏载波信号310将支持两个独立数据流以不同频率的数据通信。
如图3中所示，发射器302从I输入信号节点304N接收包括数据信号dk的I输入信号304，并从Q输入信号节点306N接收包括数据信号qk的Q输入信号306。Q输入信号306(正交输入信号)相对于I输入信号304(同相输入信号)通过90度(90°)相移被接收。加法器308从I输入信号节点接收I输入信号304，并且从泄漏载波信号节点310N接收泄漏载波信号310作为输入。(加法器308可以替代地接收Q输入信号306和泄漏载波信号310作为输入)。泄漏载波信号310是直流(DC)信号。此DC信号是恒流IDC，其可以描述为恒压VDC。泄漏载波信号310之所以如此命名，是因为它使Tx I-Q混频器318保留经调制的载波信号319中的未经调制的载波信号分量，该经调制的载波信号被放大以产生发射器输出信号329。通常地，未经调制的载波信号分量在发射之前被减少或消除，以改善发射器的功率效率。然而，在发射器系统300中，接收器330使用未经调制的载波信号分量，以促进载波信号恢复。
例如，10％的可用发射功率可以被分配给泄漏载波。图4示出了在Tx I-Q混频器318的输出处的信号的总频谱内容的示例图示。图4在下面进一步描述。由发射器302输出的信号将通常具有三个DC分量，对应于来自泄漏载波信号310、I输入信号304和Q输入信号306的贡献。为了由接收器330使用由泄漏载波信号310贡献的DC分量来恢复载波信号频率，I输入信号304和Q输入信号306的DC贡献可以被认为是误差信号。因此，泄漏载波信号310的幅度大于I输入信号304和Q输入信号306的DC分量的幅度(例如，大10-20dB)。
加法器308被连接，以输出到第一Tx基带放大器312。Q输入信号节点306连接到第二Tx基带放大器314的输入。I-Q微调块316被连接，以输出到第一Tx基带放大器312和第二Tx基带放大器314。I-Q微调块校正如由第一Tx基带放大器312和第二Tx基带放大器314放大的I输入信号和Q输入信号之间的幅度和相位失配。第一Tx基带放大器312和第二Tx基带放大器314被连接，以输出到Tx I-Q混频器318。
高度准确的Tx频率参考320(诸如使用体声波(BAW)滤波器的振荡器)被连接以输出到Tx倍频器322。接收器330(下文将进一步描述)包括Rx频率参考342(接收器频率参考，下文进一步描述)，其在设计和参考输出信号频率方面匹配Tx频率参考320。因此，Tx频率参考320和Rx频率参考342名义上被配置为在足够窄的容差范围内输出它们的相应参考信号，由此最初在Rx频率参考342的频率下操作的Rx PLL 346(接收器锁相环，下文将进一步描述)将最终锁定到Tx频率参考320。(采集时间——锁定时间——通常由载波恢复环路动态确定。例如，较宽的环路带宽通常有助于更快地锁定。)因此，因为Tx频率参考320和Rx频率参考342是匹配的(在设计以及(在容差内)输出频率方面)，所以这也可以被视为频率参考320、342被配置为输出具有足够窄的相应参考频率的容差范围的它们的相应参考信号，如果(例如)PLL 324或346(Tx PLL 324或Rx PLL 346)在容差范围的第一端处的第一频率下操作，并且在容差范围的第二端处的第二频率被输入到PLL 324或346中，则PLL 324或346将锁定到第二频率。例如，Tx频率参考320和Rx频率参考342可以准确到在几GHz频率下的指定频率的百万分之几百内。因此，Tx频率参考320和Rx频率参考342可以通过对Tx频率参考320和Rx频率参考342两者使用相同的设计而变得相同(或几乎相同)(尽管由于例如过程变化和操作条件的差异，通常将存在一些差异)。
Tx倍频器322将由Tx频率参考320输出的波形的频率乘以指定因子N，N是正实数(其可以由PLL环路中的分频器确定，未示出)。例如，Tx频率参考320可以是2.5GHz参考，Tx频率参考320将其乘以N＝50的因子以产生具有频率F＝125GHz的输出信号。Tx倍频器322输出信号连接到Tx锁相环324(PLL)，其锁定到Tx倍频器322输出信号的频率。Tx PLL 324包括Tx振荡器326(VCO)。Tx PLL 324通过控制其振荡器326来锁定到Tx倍频器322输出信号的相位和频率。Tx振荡器326输出对应于Tx PLL 324锁定的频率和相位的PLL输出信号。Tx振荡器326输出信号被发射器302用作载波信号，并且在本文中被称为载波信号327。Tx振荡器326输出信号连接到Tx I-Q混频器318。Tx I-Q混频器318输出经调制的载波319，该经调制的载波319包含可以被视为三个分量之物。对于前两个分量，Tx I-Q混频器318将如从Tx基带放大器312接收的I输入信号304加上泄漏载波信号310乘以Tx振荡器326输出信号(载波信号327)，以产生相应I分量和泄漏载波分量。对于第三分量，Tx I-Q混频器318将Q输入信号306乘以载波信号，其中90°相移应用于载波信号，以产生Q分量。Tx I-Q混频器318将I分量、泄漏载波分量和Q分量相加，以产生经调制的载波信号319(相对于图4进一步描述)。经调制的载波信号319可以表示为：
Tx(t)＝dkcos(2πf0t)+qksin(2πf0t)+VDCcos(2πf0t) 等式7
在等式7中，
T是时间，
Tx(t)是作为时间t的函数的经调制的载波信号319波形，
fo是载波信号的频率，
dkcos(2πf0t)是I分量，
qksin(2πf0t)是Q分量，并且
VDCcos(2πf0t)是泄漏载波分量。
通常地，由Tx I-Q混频器318执行的乘法抑制(基本上减少或消除)载波信号的未经调制的分量。因此，Tx I-Q混频器318将未经调制的载波信号分量(不对应于由数据信号调制的载波信号的分量)的能量朝向零降低。这样做是为了例如改进发射器302的动态范围，发射器302可以具有固定的、有限的功率预算。然而，包括泄漏载波信号310导致I信道(与I输入信号分量同相的发射信道)上的未抑制的载波信号分量：泄漏载波分量。经调制的载波信号319的同相分量(I分量)可以表示为dkcos(2πf0t)+VDCcos(2πf0t)，并且经调制的载波信号319的正交分量(Q分量)可以表示为qksin(2πf0t)。Tx I-Q混频器318将经调制的载波信号319输出到功率放大器328。发射器302将功率放大器328的输出作为Tx输出信号329发射到接收器330。通常地，使用诸如天线或缆线的发射结构来执行发射。
图4示出了用于输入信号304、306、泄漏载波信号310和所得的经调制的载波信号319的频率对幅度的示例曲线图形400。泄漏载波信号310是DC电压，意味着零频率(f(VDC)＝0)。I输入信号304和Q输入信号306占据零频率404处的泄漏载波信号310周围的频带。当TxI-Q混频器318将I输入信号304和Q输入信号306以及泄漏载波信号310乘以载波信号327时，它们被频率转换405，以便形成重新定位到载波信号327的频率处或附近的频率位置的分量对应物，该频率在图4中示出为频率406(fo，Tx振荡器326频率)。因此，经调制的载波信号319被示为在频率406下包括泄漏载波分量310C，并且在泄漏载波分量310C周围的带宽内包括I分量304C和Q分量306C。
返回到图3，由Tx I-Q混频器318输出的经调制的载波信号319由功率放大器328放大，且然后作为Tx输出信号329发射到接收器330。Tx输出信号329作为Rx输入信号由低噪声放大器332在接收器330中接收。由于发射器302和接收器330之间的传输时间，Rx输入信号从Tx输出信号329相移。Rx输入信号可以表示为：
Figure BDA0003714896150000091
在等式8中，并且如还通过将其与等式7中所示的Tx(t)的表达式对比理解，
Figure BDA0003714896150000092
表示从Tx(t)到Rx(t)的相移。低噪声放大器332被连接，以将(放大的)Rx输入信号输出到Rx I-Q混频器334。Rx I-Q混频器334将经高通滤波的I分量335I-HP输出到第一Rx基带放大器338，并且将经高通滤波的Q分量335Q-HP输出到第二Rx基带放大器338。Rx I-Q混频器334还将经低通滤波的I分量335I-LP和经低通滤波的Q分量335Q-LP输出到泄漏载波恢复块340。
泄漏载波恢复块340被连接，以将压控信号输出到可调谐的高准确度Rx频率参考342，诸如使用BAW滤波器的振荡器。泄漏载波恢复块340还被连接，以将压控信号输出到Rx振荡器348(VCO)。Rx频率参考342可以是准确的，例如在几GHz频率下的指定频率的百万分之几以内。如前所述，Rx频率参考342为接收器330提供时序信号，其具有足够接近发射器302Tx频率参考320输出信号的频率以使Rx PLL 346能够锁定的频率。因此，Rx频率参考342输出信号的频率被指定为等于(因此，由于设备容差，接近)用于为发射器302生成载波信号327的Tx频率参考320输出信号的频率。由泄漏载波恢复块340输出的压控信号调谐Rx频率参考342或Rx振荡器348或两者，直到Rx PLL 346的输出匹配相移
Figure BDA0003714896150000093
的发射器载波信号327的频率和相位。
Rx频率参考342被连接，以将Rx频率参考信号输出到Rx倍频器344。Rx倍频器344将Rx频率参考信号乘以由Tx倍频器322使用的相同因子(N)。Rx倍频器344被连接，以输出到包括Rx振荡器348的Rx PLL 346。Rx PLL 346的Rx振荡器348锁定到由Rx倍频器344输出的波形的频率和相位，如由泄漏载波恢复块340输出的压控信号调谐。一旦Rx PLL 346稳定(锁定)——和因此，由Rx振荡器348输出的波形稳定——Rx振荡器348产生具有频率f0和相移
Figure BDA0003714896150000094
的信号，对应于具有相移
Figure BDA0003714896150000095
的载波信号327。Rx振荡器348被连接，以输出到Rx I-Q混频器334。
图5示出了均来自图3中的接收器330的Rx振荡器348、Rx I-Q混频器334和泄漏载波恢复块340的功能块布局500的示例。Rx振荡器348被连接，以输出到Rx I-Q混频器334。RxI-Q混频器334被连接，以从低噪声放大器332(参见图3)接收Rx输入信号502(Rx(t)，参见上面的等式8)。并且，如现在所展示，Rx I-Q混频器334移位Rx(t)的频域，以去除载波信号，实质上将图4右侧所示的Tx输出信号329的分量移位回到图4左侧所示的原始输入(Q、I和泄漏载波)。
Rx输入信号502作为第一输入连接到第一混频器乘法器504，并且作为第一输入连接到第二混频器乘法器506。Rx振荡器348输出作为第二输入连接到第一混频器乘法器504，并且作为输入连接到90°移相器508。90°移相器508将由Rx振荡器348输出相移90°，并且被连接以将得到的信号作为第二输入输出到第二混频器乘法器506。
第一混频器乘法器504将Rx输入信号(Rx(t))乘以Rx振荡器348的输出，并且第二混频器乘法器506将Rx(t)乘以Rx振荡器348输出的90°相移版本。因此，第一混频器乘法器和第二混频器乘法器共同输出表示三个原始发射器信号的近似值的信号，即I输入信号304、泄漏载波信号310和Q输入信号306，全部相移
Figure BDA0003714896150000101
此外，随着Rx振荡器348输出朝向发射器载波信号327收敛，这种近似值变得更接近。第一混频器乘法器504被连接，以输出到第一混频器低通滤波器510，并且第二混频器乘法器506被连接，以输出到第二混频器低通滤波器512。第一混频器低通滤波器510的输出是经低通滤波的I分量335I-LP，并且第二混频器低通滤波器512的输出是经低通滤波的Q分量335Q-LP。(如图5中所示，Rx I-Q混频器334未示出用于生成经高通滤波的I分量335I-HP和经高通滤波的Q分量335Q-HP的高通滤波器。)由低通滤波器510、512输出的信号各自包括泄漏载波信号分量。
第一混频器低通滤波器510输出和第二混频器低通滤波器512输出作为第一输入和第二输入连接到泄漏载波恢复块340的相位频率检测器514(PFD)。PFD 514使用第一混频器低通滤波器510输出和第二混频器低通滤波器510、512输出之间的差分，以确定Rx振荡器348输出和载波信号327之间的频率差(也对应于相位差)。PFD 514被连接，以输出到环路滤波器516，环路滤波器516连接到控制输入以调谐Rx频率参考342和Rx振荡器348输出(中的一者或两者)。因此，PFD 514和环路滤波器516一起使用经低通滤波的I分量335I-LP和经低通滤波的Q分量335Q-LP作为反馈，以产生控制电压来调谐Rx频率参考342和Rx振荡器348输出。当频率(和相位)差为零时，PFD 514和环路滤波器516维持Rx频率参考342和Rx振荡器348输出，以便维持零频率(和相位)差。(可以引入少量的有意的变化，以促进PFD514和环路滤波器516补偿锁定的频率和相位的漂移。)一旦Rx PLL 346锁定，Rx振荡器348的输出就对应于相移
Figure BDA0003714896150000111
的载波信号327。
恢复的载波信号能够恢复I输入信号304(dk)和Q输入信号306(qk)。得到的I分量xI(t)和得到的Q分量xQ(t)可以表示如下：
Figure BDA0003714896150000112
Figure BDA0003714896150000113
在图3中，xI(t)对应于335I-HP，并且xQ(t)对应于335Q-HP。
在等式9和等式10中，ΔF＝f0-fLO(fLO是本地振荡器的频率，是Rx振荡器348的频率)，并且
Figure BDA0003714896150000114
(
Figure BDA0003714896150000115
是本地振荡器的相移，是Rx振荡器348相对于Tx输出信号329的相移)。当ΔF＝0且
Figure BDA0003714896150000116
时，Rx PLL346已经锁定到载波信号的频率f0和Rx输入信号的相移
Figure BDA0003714896150000117
因此，Rx振荡器348输出频率fLO≈f0且相移
Figure BDA0003714896150000118
的波形，使得ΔF≈0且
Figure BDA0003714896150000119
当这是真的时，等式9解析为xl(t)≈dk，并且等式10解析为XQ(t)≈qk(因为cos(0)＝1且sin(0)＝0)。这意味着，在Rx PLL 346已经锁定到频率f0和相移
Figure BDA00037148961500001110
之后，xI(t)和xQ(t)值(在Rx PLL 346中的相应节点处可用(未示出))分别对应于相移
Figure BDA00037148961500001111
的恢复的初始I输入信号304(dk)和Q输入信号306(qk)。
因此，当Rx振荡器348产生具有频率f0和相移
Figure BDA00037148961500001112
的信号时，由Rx I-Q混频器334输出的经高通滤波的I分量335I-HP包括恢复的I输入信号304(dk)，并且由Rx I-Q混频器334输出的经高通滤波的Q分量335Q-HP包括恢复的Q输入信号306(qk)。恢复的I输入信号304由第一Rx基带放大器336放大，以产生I输出信号350。恢复的Q输入信号306由第二Rx基带放大器338放大，以产生Q输出信号352。I输出信号350和Q输出信号352是接收器330的输出。
泄漏载波信号使发射器输出保持未经调制的载波信号分量(泄漏载波分量)。未经调制的载波信号分量使接收器330能够跟踪发射的Tx输出信号329——因此，从Tx输出信号329恢复数据——而不使用外部频率参考。当使用不同编码标准(例如，使用不同的数据速率和/或不同的信号频率)生成I输入信号304和Q输入信号306时，Rx输入信号的泄漏载波分量使Rx PLL 346能够锁定到载波信号327的频率和相位(如通过从发射器302到接收器330的传输而相移)。
图6A示出了用于从发射器发射经正交幅度调制的(QAM)信号的示例过程600。在步骤602中，加法器将直流(DC)电压与I(同相)输入信号相加，并将结果输出到I-Q混频器。在步骤604中，高度准确的发射器频率参考生成输出到PLL的频率参考信号。在步骤606中，PLL锁定到频率参考信号的频率和相位，并且PLL的VCO将得到的信号输出到I-Q混频器。I-Q混频器接收加法器输出、Q(正交)输入信号和VCO输出。在步骤608中，I-Q混频器将加法器输出乘以VCO输出，将Q输入信号乘以相移90°的VCO输出，将两个乘法结果相加在一起，并且将结果输出到功率放大器。在步骤610中，功率放大器放大I-Q混频器输出，并将结果输出(发射)到发射器之外。
图6B示出了用于当同相分量和正交信号分量具有不同数据速率时在接收器处从QAM信号恢复载波信号的示例过程612。在步骤614中，高度准确的频率参考将在参考频率下的参考信号输出到PLL内的Rx VCO，以使Rx VCO和PLL最初在参考频率下操作。在步骤616中，接收器在低噪声放大器(LNA)处接收接收器输入信号(从发射器发射的信号)，该低噪声放大器将接收器输入信号输出到Rx I-Q混频器。在步骤618中，Rx I-Q混频器接收接收器输入信号和Rx VCO输出(Rx VCO是Rx PLL的一部分)作为输入，将接收器输入信号乘以Rx VCO输出作为第一混频器输出(对应于接收器输入信号的I分量)，并且将接收器输入信号乘以相移90°的Rx VCO输出作为第二混频器输出(对应于接收器输入信号的Q分量)。在步骤620中，第一混频器输出和第二混频器输出被低通滤波，并且输出到PFD的第一输入和第二输入。在步骤622中，PFD确定接收器输入信号的载波信号的频率和Rx VCO输出的频率之间的频率差分，将该差分输出到环路滤波器，并且环路滤波器响应于该差分生成控制电压以调谐频率参考和Rx VCO，使得Rx VCO输出更接近载波信号频率。步骤622反馈到步骤618。在也取决于步骤618(如步骤620那样)的步骤624中，Rx VCO输出的频率匹配载波信号频率，PLL锁定到载波信号的频率和相位(如通过传输相移)，并且I输出信号和Q输出信号匹配(具有相移)用于生成接收器输入信号的I输入信号和Q输入信号。在取决于步骤622和步骤624的步骤626中，第一混频器输出和第二混频器输出被高通滤波，分别由Rx I-Q混频器输出到第一基带放大器和第二基带放大器，并且放大后的结果分别作为I输出信号和Q输出信号从接收器输出。
第II节.单锁相环收发器
图7A示出了收发器系统702的功能块布局700的示例。图7A左侧的收发器系统702被连接，以与图7A右侧的另一个收发器系统702通信。收发器系统702包括发射器704和接收器706。发射器704包括收发器频率参考708。收发器频率参考708是如相对于图3的Tx频率参考320和Rx频率参考342描述的高度准确的频率参考。收发器频率参考708以参考频率生成频率参考信号。收发器频率参考708被连接，以将频率参考信号输出到相位频率检测器/电荷泵710(PFD/CP 710)。PFD/CP 710被连接，以输出到环路滤波器712。环路滤波器712被连接，以输出到发射器压控振荡器714(Tx VCO 714)和开关716的第一输入。Tx VCO 714被连接，以输出到分频器718和Tx I-Q混频器720。分频器718被连接，以输出到PFD/CP 710。PFD/CP 710、环路滤波器712、Tx VCO 714和分频器718是锁相环722(PLL 722)的一部分。
PFD/CP 710确定收发器频率参考708的频率和分频器718输出的频率之间的差分，并将该差分输出到环路滤波器712。分频器718将Tx VCO 714输出的频率除以因子(数字)N，并且PFD/CP 710将除后的频率与频率参考进行比较。PFD/CP 710使用此比较的结果生成控制电压，以控制Tx VCO 714。控制电压由环路滤波器712滤波，并且经滤波的控制电压连接到Tx VCO 714的控制输入。控制电压调谐Tx VCO 714，由此从Tx VCO 714到PFD/CP 710的反馈环路以及PFD/CP 710的差分输入最终稳定Tx VCO 714的输出频率，以匹配频率参考708的N倍。因此，当到PFD/CP 710的差分输入为零时，PLL722将被锁相，并且PFD/CP 710保持Tx VCO 714输出频率(生成控制电压，以不再使Tx VCO 714改变其输出频率)。在PLL 722锁相之后，Tx VCO 714输出信号由发射器704用作载波信号，并且由接收器706使用来初始化接收器压控振荡器734(Rx VCO 734)。
来自I输入信号节点724N的I输入信号724被连接作为Tx I-Q混频器720的第一输入，并且来自Q输入信号节点726N的Q输入信号726被连接作为Tx I-Q混频器720的第二输入。I-Q混频器720将I输入信号724乘以载波信号，将Q输入信号726乘以相移90°的载波信号，并且将两个乘法结果相加在一起以生成I-Q混频器720的输出。I-Q混频器720输出连接到功率放大器728。功率放大器728被连接，以从收发器702输出(发射)到另一个收发器702，诸如通过物理连接、通过定向RF发射、通过广播RF发射、或使用引导的电磁波。
开关716被连接，以接收环路滤波器712的输出作为第一输入，接收载波恢复块730的输出(控制电压)作为第二输入，并且接收控制逻辑732的输出作为控制输入。开关716输出到Rx VCO 734。Rx VCO 734因此接收来自环路滤波器712的控制电压或来自载波恢复块730的控制电压作为输入，并使用选择的控制电压来生成输出信号。Rx VCO 734输出连接到Rx I-Q混频器736作为Rx I-Q混频器736的第一输入。
接收器706经由低噪声放大器738(LNA 738)接收接收器输入信号。接收器输入信号是经QAM调制的载波信号。LNA 738输出连接到Rx I-Q混频器736的第二输入。Rx I-Q混频器736将Rx VCO 734输出乘以接收器输入信号，通过第一高通滤波器744输出乘法结果作为I输出信号740，并且通过第一低通滤波器746输出乘法结果作为到载波恢复块730中的第一输入。Rx I-Q混频器736将相移90°的Rx VCO 734输出乘以接收器输入信号，通过第二高通滤波器748输出乘法结果作为Q输出信号742，并且通过低通滤波器750输出乘法结果作为到载波恢复块730中的第二输入。载波恢复块730将得到的控制电压输出到开关716的第二输入。载波恢复块730使用其第一输入和第二输入之间的差分来生成控制电压，该控制电压可以由开关选择以调谐Rx VCO 734更接近地对应于接收器输入信号的载波信号(例如，如相对于图5中的载波恢复块340描述)。当Rx VCO 734的输出的频率匹配接收器输入信号的载波信号频率时，I输出信号740匹配I分量，其中接收器输入信号的载波信号用I分量进行调制，并且Q输出信号742匹配Q分量，其中接收器输入信号的载波信号用Q分量进行调制。
控制逻辑732最初使开关716传递由环路滤波器712输出的控制电压，这初始化RxVCO 734；并且不传递由载波恢复块730输出的控制电压。一旦Rx VCO 734和载波恢复块730的输出已经稳定(例如，在预定时间量之后)，控制逻辑732使开关716传递由载波恢复块730输出的控制电压，这调谐Rx VCO 734更接近接收器输入信号的载波信号；并且不传递由环路滤波器712输出的控制电压。控制逻辑732可以周期性地使开关716返回到传递由环路滤波器712输出的控制电压，以防止Rx VCO 734漂移，或者重新初始化Rx VCO 734。
图7B示出了用于使用收发器接收信号的示例过程752。步骤754至760在收发器的发射器中执行。在步骤754中，频率参考生成器生成具有参考频率的频率参考信号。在步骤756中，PLL响应于频率参考信号和发射器VCO信号生成第一VCO控制电压。发射器VCO信号是反馈信号，并且可以在用于生成第一VCO控制电压之前除以因子(例如，整数因子N)。在步骤757中，响应于第一VCO控制电压，使用发射器的VCO生成发射器VCO信号。发射器VCO信号的频率取决于第一VCO控制电压。在步骤760中，PLL锁定到发射器VCO信号。在步骤760之后，发射器使用发射器VCO信号作为载波，用I数据信号和Q数据信号调制发射器VCO信号，并发射得到的经调制的信号。
步骤762至770在收发器的接收器中执行。在步骤762中，接收器接收信号。在步骤764中，接收器VCO响应于第一VCO控制电压或第二VCO控制电压生成接收器VCO信号。初始地，接收器VCO使用第一VCO控制电压(其源自发射器)来生成接收器VCO信号。这使得接收器能够创建紧密匹配载波信号的频率的信号，该载波信号被调制以生成接收到的信号。第二VCO控制电压(如下所述生成)用于调谐该匹配，并且特别是用于将接收器VCO信号的相位与接收到的信号的载波信号的相位匹配。这样做是因为接收到的信号的载波信号是发射器VCO信号，如由发射接收到的信号(并且因此由于例如传输时间而相移)的收发器恢复。
在步骤766中，混频器将接收器VCO信号乘以接收到的信号，以生成I分量信号。在步骤768中，混频器还将接收器VCO信号乘以相移90°的接收到的信号，以生成Q分量信号。在步骤770中，载波恢复块响应于I分量信号和Q分量信号之间的差分生成第二VCO控制电压。初始地，接收器VCO使用第一VCO控制电压，以生成接收器VCO信号。在接收器VCO信号和第二控制电压稳定之后，接收器VCO使用第二控制电压来生成接收器VCO信号。
图8A示出了收发器系统802的功能块布局800的示例，其中发射器804和接收器806处于主从配置中。收发器系统802将输出信号发射到另一个收发器系统802，并从另一个收发器系统802接收输入信号。收发器系统802中的一个作为主机操作，并且另一个作为从机操作，如下文进一步描述。图8A中的一些功能块和连接类似于图7A中的那些。因此，具有与图7A中的对应的功能块类似的功能的图8A中的功能块被赋予与图7A中相同的识别号。
图8A不包括图7A的开关716、控制逻辑732或Rx VCO 734。相反，Tx VCO 714输出作为第一输入连接(除了分频器718之外)到延迟锁定环808。载波恢复块730作为第二输入连接到延迟锁定环808；在从配置(由虚线指示)中，载波恢复块730输出也作为频率参考708的控制电压进行连接。延迟锁定环808输出连接到I-Q混频器736。延迟锁定环804将Tx VCO714输出信号(由发射器804生成的载波信号)的通信延迟由载波恢复块730生成的延迟控制电压确定的量。载波恢复块730响应于由I-Q混频器736输出的经低通滤波的I信号和经低通滤波的Q信号之间的差分生成延迟控制电压。该控制电压被生成以减小I-Q混频器736输出差分，并且由此使如由延迟锁定环804延迟的Tx VCO 714输出与接收器输入信号的载波信号分量同相。
在从配置中，参考控制电压也响应于I-Q混频器736输出差分而生成，并输出到频率参考708，以调谐频率参考708输出的参考频率，使得从Tx VCO714的输出的频率匹配接收器输入信号的载波信号分量的频率。从Tx VCO714的频率匹配接收器输入信号的载波信号分量的频率是指，从Tx VCO 714输出的频率与主Tx VCO 714输出的频率相同。从发射器804在发射到主接收器806时使用这个相同的从Tx VCO 714输出作为其载波信号。
因为从发射器804对其载波信号使用与主发射器相同的频率，所以使用延迟锁定环804而不是第二VCO来恢复接收器输入信号的载波信号分量就足够了。再次重申：主TxVCO 714输出的频率与从Tx VCO 714输出的频率相同。因此，仅由主接收器806接收的接收器输入信号的载波信号分量的相移需要被补偿，因为主Tx VCO 714已经提供了正确的频率。延迟锁定环804的目的是补偿这个相移。
图8B示出了用于使用收发器系统接收信号的示例过程810，其中发射器和接收器处于主从配置中。步骤812至818在收发器的发射器中执行。在步骤812中，频率参考生成器生成具有参考频率的频率参考信号。在步骤814中，PLL响应于频率参考信号和VCO信号生成VCO控制电压。VCO信号是反馈信号，并且可以在用于生成VCO控制电压之前除以因子(例如，整数因子N)。在步骤816中，响应于VCO控制电压，使用发射器的VCO生成VCO信号。VCO信号的频率取决于VCO控制电压。在步骤818中，PLL锁定到VCO信号。在步骤818之后，发射器使用VCO信号作为载波，用I数据信号和Q数据信号调制VCO信号，并发射得到的经调制的信号。
步骤820至828在收发器的接收器中执行。在步骤820中，接收器接收信号。在步骤822中，延迟锁定环响应于延迟控制电压(如下所述生成)对VCO信号进行相移，以生成延迟的VCO信号。类似于关于图7描述的示例过程752，用于调制接收到的信号的载波是VCO信号，如由发送接收到的信号的收发器从在步骤818之后发送的经调制的信号恢复的。因此，可以通过将向VCO信号引入正确量的延迟来使VCO信号匹配接收到的信号的载波信号。
在步骤824中，延迟的VCO信号乘以接收到的信号，以生成I分量信号。在步骤826中，延迟的VCO信号也乘以相移90°的接收到的信号，以生成Q分量信号。在步骤828中，载波恢复块响应于I分量信号和Q分量信号之间的差分生成延迟控制电压。
在权利要求的范围内，对所描述的实施例进行修改是可能的，并且其他实施例也是可能的。
在一些实施例中，在I分量、Q分量和载波信号由Tx I-Q混频器混合在一起之前，泄漏载波被添加到Q分量而不是I分量。在一些实施例中，泄漏载波信号被添加到I分量和Q分量两者。
在使用泄漏载波的一些实施例中，I输入信号使用PCIe 4.0 16Gbps标准编码，并且Q输入信号使用10G以太网标准编码。也可以使用其他编码标准，使得用于I输入信号和Q输入信号的数据速率相同或不同。
在使用16QAM的一些实施例中，使用泄漏载波使在PLL锁定到泄漏载波之后能够实现小于1.5度的rms相位误差，对应于在1e-12的位错误率下小于1.5dB的损失。
在一些实施例中，泄漏载波可以被添加到Q输入信号而不是I输入信号。在一些实施例中，泄漏载波可以被添加到I输入信号和Q输入信号两者。
在一些实施例中，泄漏载波恢复块将压控信号仅输出到Rx振荡器。在一些实施例中，泄漏载波恢复块将压控信号仅输出到Rx频率参考。
在一些实施例中，I-Q混频器将混合的Rx输入信号传输到基带放大器和泄漏载波恢复块，基带放大器在放大之前对混合的Rx输入信号进行高通滤波，并且泄漏恢复块在将混合的Rx输入信号输入到PFD之前对混合的Rx输入信号进行低通滤波。
在一些实施例中，泄漏载波恢复块输出压控信号，该压控信号被连接以控制(调谐)频率参考或VCO输出或两者。虽然图3示出了经连接以控制Rx频率参考和Rx振荡器的泄漏载波恢复块，但是在一些实施例中，泄漏载波恢复块可以(仅)连接到一个或另一个。
在如第II节中描述的不使用泄漏载波恢复信号的一些实施例中，混频器输出未被低通滤波并用于载波信号恢复。

Claims (32)

1.一种收发器，所述收发器包括：
频率参考电路，所述频率参考电路被配置为生成并输出具有参考频率的频率参考信号；
发射器，所述发射器被配置为响应于所述频率参考信号生成第一VCO控制电压，并且具有发射器压控振荡器即发射器VCO，所述发射器VCO被配置为响应于所述第一VCO控制电压生成发射器VCO信号；以及
接收器，所述接收器包括：
接收器输入端子，所述接收器输入端子适于接收接收到的信号；
接收器开关，所述接收器开关具有第一开关输入、第二开关输入、开关控制输入和开关输出，所述第一开关输入被配置为从所述发射器接收所述第一VCO控制电压，所述接收器开关被配置为响应于所述开关控制输入提供所述第一开关输入或所述第二开关输入作为所述开关输出；
控制电路，所述控制电路被配置为向所述开关控制输入输出控制信号；
接收器VCO，所述接收器VCO具有接收器VCO输入和接收器VCO输出，所述接收器VCO输入耦合到所述开关输出，所述接收器VCO被配置为响应于所述开关输出而输出接收器VCO信号；
I-Q混频器，所述I-Q混频器具有第一I-Q混频器输入、第二I-Q混频器输入、第一I-Q混频器输出和第二I-Q混频器输出，所述第一I-Q混频器输入耦合到所述接收器VCO输出，所述第二I-Q混频器输入耦合到所述接收器输入端子，所述I-Q混频器被配置为将所述第一I-Q混频器输入乘以所述第二I-Q混频器输入以生成所述第一I-Q混频器输出，所述I-Q混频器被配置为将所述第一I-Q混频器输入乘以相移90°的所述第二I-Q混频器输入，以生成所述第二I-Q混频器输出；以及
载波恢复块即CR块，所述CR块具有第一CR输入、第二CR输入和CR输出，所述第一CR输入耦合到所述第一I-Q混频器输出，所述第二CR输入耦合到所述第二I-Q混频器输出，并且所述CR输出耦合到所述第二开关输入，所述CR块被配置为响应于所述第一CR输入和所述第二CR输入生成第二VCO控制电压，并且向所述CR输出提供所述第二VCO控制电压。
2.根据权利要求1所述的收发器，所述收发器还包括：
第一低通滤波器，所述第一低通滤波器具有第一低通滤波器输入和第一低通滤波器输出，所述第一低通滤波器输入耦合到所述第一I-Q混频器输出，所述第一低通滤波器输出耦合到所述第一CR输入；以及
第二低通滤波器，所述第二低通滤波器具有第二低通滤波器输入和第二低通滤波器输出，所述第二低通滤波器输入耦合到所述第二I-Q混频器输出，所述第二低通滤波器输出耦合到所述第二CR输入。
3.根据权利要求1所述的收发器，所述收发器还包括：
具有输入和输出的第一高通滤波器，所述第一高通滤波器输入耦合到所述第一I-Q混频器输出，所述第一高通滤波器输出耦合到I输出信号端子；
具有输入和输出的第二高通滤波器，所述第二高通滤波器输入耦合到所述第二I-Q混频器输出，所述第二高通滤波器输出耦合到Q输出信号端子。
4.根据权利要求1所述的收发器，
其中所述控制电路被配置为生成所述控制信号，以最初使所述接收器开关提供所述第一开关输入作为所述开关输出，并且
其中所述控制电路被配置为在所述接收器VCO输出和所述CR输出稳定之后，生成所述控制信号以提供所述第二开关输入作为所述开关输出。
5.根据权利要求4所述的收发器，其中所述控制电路被配置为通过确定是否已经过了预定时间，确定所述接收器VCO输出和所述CR输出是否已经稳定。
6.根据权利要求4所述的收发器，其中所述控制电路被配置为在所述接收器VCO输出和所述CR输出稳定之后，周期性地恢复生成所述控制信号以使所述接收器开关提供所述第一开关输入作为所述开关输出。
7.根据权利要求1所述的收发器，其中所述CR块被配置为响应于所述第一CR输入和所述第二CR输入之间的差分，生成所述控制电压。
8.根据权利要求7所述的收发器，其中所述CR块被配置为生成所述控制电压，以减小所述差分。
9.根据权利要求1所述的收发器，所述发射器还包括发射器锁相环即发射器PLL，所述发射器PLL具有发射器PLL输入和发射器PLL输出、所述发射器PLL的所述发射器VCO部分，所述发射器PLL输入被配置为从所述频率参考电路接收所述频率参考信号，所述发射器PLL被配置为响应于所述频率参考信号和所述发射器VCO信号生成所述第一VCO控制电压。
10.根据权利要求1所述的收发器，
其中所述发射器被配置为使用数据信号调制所述发射器VCO信号，以生成发射信号，并将所述发射信号发射到所述收发器之外；并且
其中所述接收器被配置为在所述接收器VCO信号稳定之后，使用所述接收器VCO信号作为所述接收到的信号的恢复的载波信号对所述接收到的信号进行解调。
11.一种收发器，所述收发器包括：
频率参考电路，所述频率参考电路被配置为生成并输出具有参考频率的频率参考信号；
发射器，所述发射器具有发射器压控振荡器即发射器VCO，所述发射器VCO被配置为响应于所述频率参考信号生成发射器VCO信号；以及
接收器，所述接收器包括：
接收器输入端子，所述接收器输入端子适于接收接收到的信号；
接收器延迟锁定环即接收器DLL，所述接收器DLL具有第一接收器DLL输入、第二接收器DLL输入和接收器DLL输出，所述第一接收器DLL输入被配置为从所述发射器接收所述发射器VCO信号，所述接收器DLL被配置为响应于所述第二接收器DLL输入延迟所述第一接收器DLL输入的相位，以生成所述接收器DLL输出；
I-Q混频器，所述I-Q混频器具有第一I-Q混频器输入、第二I-Q混频器输入、第一I-Q混频器输出和第二I-Q混频器输出，所述第一I-Q混频器输入耦合到所述接收器DLL输出，所述第二I-Q混频器输入耦合到所述接收器输入端子，所述I-Q混频器被配置为将所述第一I-Q混频器输入乘以所述第二I-Q混频器输入以生成所述第一I-Q混频器输出，所述I-Q混频器被配置为将所述第一I-Q混频器输入乘以相移90°的所述第二I-Q混频器输入，以生成所述第二I-Q混频器输出；以及
载波恢复块即CR块，所述CR块具有第一CR输入、第二CR输入和第一CR输出，所述第一CR输入耦合到所述第一I-Q混频器输出，所述第二CR输入耦合到所述第二I-Q混频器输出，并且所述第一CR输出耦合到所述第二接收器DLL输入，所述CR块被配置为响应于所述第一CR输入和所述第二CR输入生成DLL控制电压，并向所述第一CR输出提供所述DLL控制电压。
12.根据权利要求11所述的收发器，所述收发器还包括：
第一低通滤波器，所述第一低通滤波器具有第二低通滤波器输入和第二低通滤波器输出，所述第一低通滤波器输入耦合到所述第一I-Q混频器输出，所述第一低通滤波器输出耦合到所述第一CR输入；以及
第二低通滤波器，所述第二低通滤波器具有第二低通滤波器输入和第二低通滤波器输出，所述第二低通滤波器输入耦合到所述第二I-Q混频器输出，所述第二低通滤波器输出耦合到所述第二CR输入。
13.根据权利要求11所述的收发器，所述收发器还包括：
第一高通滤波器，所述第一高通滤波器具有第一高通滤波器输入和第一高通滤波器输出，所述第一高通滤波器输入耦合到所述第一I-Q混频器输出，所述第一高通滤波器输出耦合到I输出信号端子；
第二高通滤波器，所述第二高通滤波器具有第二高通滤波器输入和第二高通滤波器输出，所述第二高通滤波器输入耦合到所述第二I-Q混频器输出，所述第二高通滤波器输出耦合到Q输出信号端子。
14.根据权利要求11所述的收发器，其中所述CR块被配置为响应于所述第一CR输入和所述第二CR输入之间的差分，生成所述控制电压。
15.根据权利要求14所述的收发器，其中所述CR块被配置为生成所述控制电压，以减小所述差分。
16.根据权利要求11所述的收发器，
所述CR块具有第二CR输出并且所述频率参考电路具有频率参考输入，所述频率参考输入耦合到所述第二CR输出；
其中所述CR块被配置为响应于所述第一CR输入和所述第二CR输入之间的差分，生成频率参考控制信号，并向所述第二CR输出提供所述频率参考控制信号；并且
其中所述频率参考电路被配置为响应于所述频率参考输入，生成所述频率参考信号。
17.根据权利要求11所述的收发器，所述发射器还包括发射器锁相环即发射器PLL，所述发射器PLL具有发射器PLL输入和发射器PLL输出、所述发射器PLL的所述发射器VCO部分，所述发射器PLL输入被配置为从所述频率参考电路接收所述频率参考信号，所述发射器PLL被配置为响应于所述频率参考信号和所述发射器VCO信号生成VCO控制电压，所述发射器VCO被配置为从所述发射器PLL接收所述VCO控制电压并被配置为响应于所述VCO控制电压输出所述发射器VCO信号。
18.根据权利要求11所述的收发器，
其中所述发射器被配置为使用数据信号调制所述发射器VCO信号以生成发射信号，并将所述发射信号发射到所述收发器之外，并且
其中所述接收器被配置为在所述接收器DLL输出稳定之后，使用所述接收器DLL输出作为所述接收到的信号的恢复的载波信号对所述接收到的信号进行解调。
19.一种使用收发器的方法，所述方法包括：
生成具有参考频率的频率参考信号；
在所述收发器的发射器中：
响应于所述频率参考信号和发射器VCO信号，使用锁相环即PLL生成第一压控振荡器控制电压即第一VCO控制电压；
响应于所述第一VCO控制电压，使用发射器VCO生成所述发射器VCO信号；以及
将所述锁相环即PLL锁定到所述发射器VCO信号；以及
在所述收发器的接收器中：
接收接收到的信号；
响应于所述第一VCO控制电压或第二VCO控制电压，使用接收器VCO生成接收器VCO信号；
将所述接收器VCO信号乘以所述接收到的信号，以生成I分量信号；
将所述接收器VCO信号乘以相移90°的所述接收到的信号，以生成Q分量信号；以及
响应于所述I分量信号和所述Q分量信号，生成所述第二VCO控制电压。
20.根据权利要求19所述的方法，所述方法还包括：
对所述I分量信号和所述Q分量信号进行低通滤波，并使用经低通滤波的I分量信号和经低通滤波的Q分量信号执行生成所述第二VCO控制电压。
21.根据权利要求19所述的方法，所述方法还包括：
对所述I分量信号进行高通滤波，以生成I输出信号，并对所述Q分量信号进行高通滤波，以生成Q输出信号。
22.根据权利要求19所述的方法，
其中最初响应于所述第一VCO控制电压来执行生成接收器VCO信号，并且
其中在所述接收器VCO信号和所述第二VCO控制电压稳定之后，响应于所述第二VCO控制电压来执行生成接收器VCO信号。
23.根据权利要求22所述的方法，其中通过确定已经过了预定时间，确定所述接收器VCO信号和所述第二VCO控制电压已经稳定。
24.根据权利要求22所述的方法，其中在所述接收器VCO信号和所述第二VCO控制电压稳定之后，周期性地恢复响应于所述第一VCO控制电压来执行生成接收器VCO信号。
25.根据权利要求19所述的方法，其中响应于所述I分量信号和所述Q分量信号之间的差分，执行生成所述第二VCO控制电压。
26.根据权利要求19所述的方法，所述方法还包括：
在所述发射器中：
使用I输入信号和Q输入信号调制所述发射器VCO信号，以生成经调制的信号；以及
发射所述经调制的信号；以及
在所述接收器中，在所述接收器VCO信号稳定之后，使用所述接收器VCO信号作为所述接收到的信号的恢复的载波信号对所述接收到的信号进行解调。
27.一种使用收发器的方法，所述方法包括：
生成具有参考频率的频率参考信号；
在所述收发器的发射器中：
响应于所述频率参考信号和VCO信号，使用锁相环即PLL生成压控振荡器控制电压即VCO控制电压；
响应于所述VCO控制电压，使用VCO生成所述VCO信号；以及
将所述锁相环即PLL锁定到所述VCO信号；以及
在所述收发器的接收器中：
接收接收到的信号；
响应于延迟控制电压，对所述VCO信号进行相移，以生成延迟的VCO信号；
将所述延迟的VCO信号乘以所述接收到的信号，以生成I分量信号；
将所述延迟的VCO信号乘以相移90°的所述接收到的信号，以生成Q分量信号；以及
响应于所述I分量信号和所述Q分量信号，生成所述延迟控制电压。
28.根据权利要求27所述的方法，所述方法还包括：
对所述I分量信号和所述Q分量信号进行低通滤波，并使用经低通滤波的I分量信号和经低通滤波的Q分量信号执行生成所述延迟控制电压。
29.根据权利要求27所述的方法，所述方法还包括：
对所述I分量信号进行高通滤波，以生成I输出信号，并对所述Q分量信号进行高通滤波，以生成Q输出信号。
30.根据权利要求27所述的方法，其中响应于所述I分量信号和所述Q分量信号之间的差分，执行生成所述延迟控制电压。
31.根据权利要求30所述的方法，所述方法还包括：
在所述接收器中，响应于所述I分量信号和所述Q分量信号，生成频率参考控制电压，
其中响应于所述频率参考控制电压，执行生成所述频率参考信号，并且
其中执行生成所述频率参考控制电压，以减小所述差分。
32.根据权利要求27所述的方法，所述方法还包括：
在所述发射器中：
使用I输入信号和Q输入信号调制所述VCO信号，以生成经调制的信号；以及
发射所述经调制的信号；以及
在所述接收器中，在所述延迟的VCO信号稳定之后，使用所述延迟的VCO信号作为所述接收到的信号的恢复的载波信号对所述接收到的信号进行解调。
CN202080090563.8A 2019-12-31 2020-12-28 收发器载波频率调谐 Active CN114902571B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/731,800 US11405042B2 (en) 2019-12-31 2019-12-31 Transceiver carrier frequency tuning
US16/731,800 2019-12-31
PCT/US2020/067104 WO2021138229A1 (en) 2019-12-31 2020-12-28 Transceiver carrier frequency tuning

Publications (2)

Publication Number Publication Date
CN114902571A true CN114902571A (zh) 2022-08-12
CN114902571B CN114902571B (zh) 2024-01-30

Family

ID=76546659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080090563.8A Active CN114902571B (zh) 2019-12-31 2020-12-28 收发器载波频率调谐

Country Status (3)

Country Link
US (1) US11405042B2 (zh)
CN (1) CN114902571B (zh)
WO (1) WO2021138229A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11601156B2 (en) * 2020-07-06 2023-03-07 Mediatek Inc. Apparatus and methods for improved transmit power
TWI757111B (zh) * 2021-03-05 2022-03-01 瑞昱半導體股份有限公司 發送器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101180A (zh) * 1993-08-10 1995-04-05 索尼公司 频率解调电路
CN1826811A (zh) * 2003-04-14 2006-08-30 硅实验室公司 利用粗模拟调谐的接收机结构及相关方法
US20080198903A1 (en) * 2007-02-14 2008-08-21 Takehiro Kawai Frequency switcher, RFID system and distance measuring apparatus incorporating the Frequency switcher
CN101355343A (zh) * 2003-04-24 2009-01-28 皇家飞利浦电子股份有限公司 正交调制器及其校准方法
US20100232530A1 (en) * 2009-03-11 2010-09-16 Fujitsu Microelectronics Limited Communication apparatus
US20100277360A1 (en) * 2009-04-30 2010-11-04 Daniel Joseph Lee High-resolution, active reflector radio frequency ranging system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98420C (fi) 1995-01-24 1997-06-10 Nokia Mobile Phones Ltd Menetelmä ja kytkentä moduloidun signaalin muodostamiseksi lähetin/vastaanottimessa
FI112133B (fi) 1996-03-29 2003-10-31 Nokia Corp Menetelmä kahdella eri taajuuusalueella toimivan radioviestinjärjestelmän suoramuunnoslähetin/vastaanottimen taajuuksien muodostamiseksi ja kahdella taajuusalueella toimivan radioviestinjärjestelmänsuoramuunnoslähetin/vastaanotin sekä edellisten käyttö matkaviestimessä
US20030100283A1 (en) * 2001-11-13 2003-05-29 Narad Networks, Inc. Frequency acquisition and locking detection circuit for phase lock loop
US7209525B2 (en) * 2002-11-18 2007-04-24 Agere Systems Inc. Clock and data recovery with extended integration cycles
JP3903986B2 (ja) 2003-12-26 2007-04-11 カシオ計算機株式会社 時刻情報送受信装置、及び、時刻情報送受信用回路
US7522893B2 (en) 2005-01-06 2009-04-21 Murata Manufacturing Co., Ltd. Radio receiver and radio transmitter
JP4129010B2 (ja) * 2005-07-12 2008-07-30 富士通株式会社 遅延回路
KR100727898B1 (ko) * 2006-01-06 2007-06-14 삼성전자주식회사 Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법
US20080233892A1 (en) 2007-03-19 2008-09-25 Bojko Marholev Method and system for an integrated vco and local oscillator architecture for an integrated fm transmitter and fm receiver
US8036614B2 (en) * 2008-11-13 2011-10-11 Seiko Epson Corporation Replica DLL for phase resetting

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101180A (zh) * 1993-08-10 1995-04-05 索尼公司 频率解调电路
CN1826811A (zh) * 2003-04-14 2006-08-30 硅实验室公司 利用粗模拟调谐的接收机结构及相关方法
CN101355343A (zh) * 2003-04-24 2009-01-28 皇家飞利浦电子股份有限公司 正交调制器及其校准方法
US20080198903A1 (en) * 2007-02-14 2008-08-21 Takehiro Kawai Frequency switcher, RFID system and distance measuring apparatus incorporating the Frequency switcher
US20100232530A1 (en) * 2009-03-11 2010-09-16 Fujitsu Microelectronics Limited Communication apparatus
US20100277360A1 (en) * 2009-04-30 2010-11-04 Daniel Joseph Lee High-resolution, active reflector radio frequency ranging system

Also Published As

Publication number Publication date
WO2021138229A1 (en) 2021-07-08
US20210203331A1 (en) 2021-07-01
US11405042B2 (en) 2022-08-02
CN114902571B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
US5416803A (en) Process for digital transmission and direct conversion receiver
US6018275A (en) Phase locked loop with down-conversion in feedback path
US3993868A (en) Minimum shift keying communication system
US5822366A (en) Transceiver and method for generating and processing complex I/Q-signals
EP0883242A2 (en) Radio receiver and method of operation
CN114902571B (zh) 收发器载波频率调谐
WO2001022674A1 (en) Radio transmitter architecture comprising a pll and a delta-sigma modulator
EP1293075B1 (en) Modulator which uses amplitude restoration
JP5339150B2 (ja) 無線通信装置
EP0937332B1 (en) Frequency modulator
US7167528B2 (en) Modulation system for modulating data onto a carrier signal with offsets to compensate for doppler effect and allow a frequency synthesizing system to make steps equal to channel bandwidth
JP2001251210A (ja) リンク両端間における相互周波数ロック
EP0883237A1 (en) Radio receiver and method of operation
US6774738B2 (en) Trimming method for a transceiver using two-point modulation
EP1560336B1 (en) Dual port modulator comprising a frequency synthesiser
US4528526A (en) PSK modulator with noncollapsable output for use with a PLL power amplifier
EP0164962A2 (en) Data transmission using a transparent tone-in band system
CN114830542B (zh) 接收器中的载波频率恢复
KR102477864B1 (ko) 주파수 도약 확산 스펙트럼 주파수 합성기
US6526262B1 (en) Phase-locked tracking filters for cellular transmit paths
WO2002037666A2 (en) Iq modulator
JP2992116B2 (ja) スペクトル拡散通信におけるディジタル変調方式
WO2024100787A1 (ja) 無線通信トランシーバ
JP3462277B2 (ja) 搬送波再生回路
JPS63260247A (ja) 変調器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant