KR101298621B1 - Fmcw 주파수 합성기 및 그것의 제어 방법 - Google Patents

Fmcw 주파수 합성기 및 그것의 제어 방법 Download PDF

Info

Publication number
KR101298621B1
KR101298621B1 KR1020130029226A KR20130029226A KR101298621B1 KR 101298621 B1 KR101298621 B1 KR 101298621B1 KR 1020130029226 A KR1020130029226 A KR 1020130029226A KR 20130029226 A KR20130029226 A KR 20130029226A KR 101298621 B1 KR101298621 B1 KR 101298621B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
outputting
fmcw
clock signal
Prior art date
Application number
KR1020130029226A
Other languages
English (en)
Inventor
최재현
노진입
엄원영
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020130029226A priority Critical patent/KR101298621B1/ko
Application granted granted Critical
Publication of KR101298621B1 publication Critical patent/KR101298621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은, 직접 디지털 합성기(direct digital synthesizer, DDS)로 구동되는 FMCW 주파수 합성기 및 그것의 제어 방법에 관한 것으로, 클럭 신호를 이용하여 주파수가 합성된 최종 신호를 출력하고, 상기 최종 신호를 이용하여 궤환 신호를 생성하는 FMCW 주파수 합성기는, 상기 클럭 신호를 발생시키는 클럭 신호 발생기, 상기 클럭 신호를 이용하여 변조 연속파(frequency modulated continous wave, FMCW)를 생성하는 직접 디지털 합성기(direct digital synthesizer, DDS), 상기 주파수 변조 연속파에서 스퓨리어스(spurious) 신호를 필터링하는 저역 통과필터, 상기 저역 통과필터로부터 출력되는 신호와 상기 궤환 신호의 위상을 비교하고, 위상 비교된 펄스 형태의 신호를 출력하는 위상 검출기, 상기 펄스 형태의 신호를 전압으로 변환하는 루프 필터, 상기 전압의 출력 주파수를 조정하고, 출력 주파수가 조정된 상기 최종 신호를 출력하는 전압 조정 발진기, 상기 최종 신호를 주파수 분주하여 분주 된 신호를 출력하는 제1 주파수 분주기 및 상기 제1 주파수 분주기로부터 상기 분주 된 신호를 수신하고, 상기 클럭 신호 발생기로부터 상기 클럭 신호를 수신하며, 상기 분주 된 신호 및 상기 클럭 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 주파수 혼합기를 포함하는 것을 특징으로 한다.

Description

FMCW 주파수 합성기 및 그것의 제어 방법{FMCW SYNTHESIZER AND CONTROL METHOD THEREOF}
본 발명은 FMCW 주파수 합성기 및 그것의 제어 방법에 관한 것으로, 좀 더 상세하게 직접 디지털 합성기(direct digital synthesizer, DDS)로 구동되는 FMCW 주파수 합성기 및 그것의 제어 방법에 관한 것이다.
일반적으로 주파수 합성기(frequency Synthesizer)란 기준 주파수로부터 다양한 주파수 신호를 발생시키는 장치를 말하며, 주파수 합성기에 기준 주파수 신호와 주파수 제어 신호, 및 전원이 공급되면 원하는 출력 주파수 신호가 생성되게 된다.
이러한 주파수 합성기는 라디오, TV 등의 가전제품에서부터 각종 무선통신 장치, 휴대폰 등은 물론 정밀계측장비, 의료기기 등에서 널리 사용되고 있으며, 주파수 합성기는 주파수 합성 방식에 따라 간접 주파수 합성 방식과 직접 주파수 합성 방식으로 나눌 수 있다.
간접 주파수 합성 방식의 대표적인 예로 알려진 것이 PLL(phase locked loop)방식으로써, 여기에서 PLL 방식이란 입력단의 기준 주파수 신호와 출력단의 출력 주파수 신호의 위상 차를 위상검출기(phase detector)에서 펄스 형태로 검출한 후 상기 검출된 펄스를 필터를 통해 전압으로 변환하여 상기 변환된 전압 값에 해당하는 주파수를 전압 조정 발진기(voltage controlled oscillator, VCO)에 의해 내보내는 방식을 의미한다.
또한, PLL 방식의 경우 주파수 출력 값이 피드백 루프를 형성하여 다시 위상검출기의 입력으로 들어가게 되는데, 피드백 루프에 연결되어 있는 분주기(counter)의 분주비를 바꿈으로써 입력 신호의 몇 배 혹은 몇 분의 일의 출력 주파수를 얻는 것이 가능하다.
이러한 PLL 방식에 의한 직접 디지털 합성기(direct digital synthesizer, DDS)로 구동되는 FMCW 주파수 합성기는, FMCW 주파수 변조 대역폭을 작게 해도 Ku-대역(12.8-26.5GHz)의 높은 주파수에서도 쉽게 광대역의 주파수 변조된 최종 신호(Fout)를 출력할 수 있다. 다만, 시스템의 동적 영역과 수신 민감도를 저하하는 최종 신호(Fout)의 위상 잡음이 증가하는 문제가 있다.
본 발명은 상기한 종래 기술의 단점을 해결하고자 제안된 것으로 위상 잡음을 개선한 직접 디지털 합성기로 구동되는 FMCW 주파수 합성기 및 그것의 제어 방법을 제공하기 위한 것이다.
본 발명의 일 실시 예와 관련된 클럭 신호를 이용하여 주파수가 합성된 최종 신호를 출력하고, 상기 최종 신호를 이용하여 궤환 신호를 생성하는 FMCW 주파수 합성기에 있어서, 상기 FMCW 주파수 합성기는, 상기 클럭 신호를 발생시키는 클럭 신호 발생기, 상기 클럭 신호를 이용하여 변조 연속파(frequency modulated continous wave, FMCW)를 생성하는 직접 디지털 합성기(direct digital synthesizer, DDS), 상기 주파수 변조 연속파에서 스퓨리어스(spurious) 신호를 필터링하는 저역 통과필터, 상기 저역 통과필터로부터 출력되는 신호와 상기 궤환 신호의 위상을 비교하고, 위상 비교된 펄스 형태의 신호를 출력하는 위상 검출기, 상기 펄스 형태의 신호를 전압으로 변환하는 루프 필터, 상기 전압의 출력 주파수를 조정하고, 출력 주파수가 조정된 상기 최종 신호를 출력하는 전압 조정 발진기, 상기 최종 신호를 주파수 분주하여 분주 된 신호를 출력하는 제1 주파수 분주기 및 상기 제1 주파수 분주기로부터 상기 분주 된 신호를 수신하고, 상기 클럭 신호 발생기로부터 상기 클럭 신호를 수신하며, 상기 분주 된 신호 및 상기 클럭 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 주파수 혼합기를 포함하는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 FMCW 주파수 합성기는, 상기 주파수 혼합기와 상기 위상 검출기를 연결하며, 상기 주파수 혼합기가 출력하는 신호를 주파수 분주하고, 분주 된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 제2 주파수 분주기를 더 포함하는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 FMCW 주파수 합성기는, 상기 클럭 신호 발생기와 상기 주파수 혼합기를 연결하며, 상기 클럭 신호의 주파수를 배증하고, 배증된 신호를 상기 주파수 혼합기에 출력하는 주파수 체배기를 더 포함하고, 상기 주파수 혼합기는, 상기 분주 된 신호 및 상기 배증 된 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 주파수 혼합기는, 입력된 두 개의 신호들의 차 주파수를 상기 궤환 신호로 생성하는 것을 특징으로 한다.
본 발명의 일 실시 예와 관련된 클럭 신호를 이용하여 주파수가 합성된 최종 신호를 출력하고, 상기 최종 신호를 이용하여 궤환 신호를 생성하는 FMCW 주파수 합성기의 제어 방법에 있어서, 상기 제어 방법은, 상기 클럭 신호를 발생시키는 단계, 상기 클럭 신호 및 직접 디지털 합성기(direct digital synthesizer, DDS)를 이용하여 주파수 변조 연속파(frequency modulated continous wave, FMCW)를 생성하는 단계, 저역 통과필터를 이용하여 상기 주파수 변조 연속파에서 스퓨리어스(spurious) 신호를 필터링하는 단계, 위상 검출기를 이용하여 상기 저역 통과필터로부터 출력되는 신호와 상기 궤환 신호의 위상을 비교하고, 위상 비교된 펄스 형태의 신호를 출력하는 단계, 루프 필터를 이용하여 상기 펄스 형태의 신호를 전압으로 변환하는 단계, 전압 조정 발진기를 이용하여 상기 전압의 출력 주파수를 조정하고, 출력 주파수가 조정된 상기 최종 신호를 출력하는 단계, 상기 최종 신호를 주파수 분주하여 분주 된 신호를 주파수 혼합기에 출력하는 단계 및 상기 주파수 혼합기를 이용하여 상기 분주 된 신호 및 상기 클럭 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 단계를 포함하는 것을 특징으로 한다.
실시 예에 있어서, 상기 제어 방법은, 상기 주파수 혼합기가 출력하는 신호를 주파수 분주하고, 분주 된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 단계를 더 포함하는 것을 특징으로 한다.
실시 예에 있어서, 생성된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 단계는, 상기 클럭 신호의 주파수를 주파수 체배기를 이용하여 배증하고, 배증 된 신호를 상기 주파수 혼합기에 출력하는 단계 및 상기 주파수 혼합기를 이용하여 상기 분주 된 신호 및 상기 배증 된 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 단계를 포함하는 것을 특징으로 한다.
실시 예에 있어서, 상기 주파수 혼합기는, 입력된 두 개의 신호들의 차 주파수를 상기 궤환 신호로 생성하는 것을 특징으로 한다.
본 발명에 의하면, 주파수 합성기의 최종 신호(Fout)를 주파수 분주하고 체배된 클럭 신호와 주파수 혼합하여 생성된 궤환 신호를 직접 디지털 합성기의 신호와 위상 비교함으로써, 전체적인 주파수 체배비를 감소시키면서 FMCW 주파수 합성기의 출력 신호가 낮은 위상 잡음을 갖는 직접 디지털 합성기 특성을 따라가도록 할 수 있다. 따라서, Ku-대역(12.8 ~ 26.5 GHz)의 높은 주파수에서도 광대역 FMCW 주파수합성기의 위상 잡음을 저비용으로 개선할 수 있다.
도 1은 종래 기술에 따른 직접 디지털 합성기로 구동되는 FMCW 주파수 합성기를 설명하기 위한 도면
도 2는 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기를 설명하기 위한 도면
도 3은 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기에서 제2 주파수 분주기가 추가된 것을 설명하기 위한 도면
도 4는 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기에서 주파수 체배기가 추가된 것을 설명하기 위한 도면
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여, 본 발명의 실시 예가 첨부된 도면을 참조하여 설명한다. 하지만, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고, 도면에서 본 발명을 명확하게 설명하기 위해 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통해 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 종래 기술에 따른 직접 디지털 합성기로 구동되는 FMCW 주파수 합성기를 설명하기 위한 도면이다.
FMCW 주파수 합성기는 클럭 신호 발생기(100), 직접 디지털 합성기(110), 저역 통과필터(120), 위상 검출기(130), 루프 필터(140), 전압 조정 발진기(150), 제 1 주파수 분주기(160) 및 제 2 주파수 분주기(180)를 포함하여 구성된다.
상기 클럭 신호 발생기(100)에서는 직접 디지털 합성기(110)의 시스템 클럭 신호로 사용되는 클럭 신호(FCLK)를 발생하고, 직접 디지털 합성기(110)에서는 주파수 변조된 연속파형 즉, 제1 FMCW 신호(FDDS)를 생성한다.
상기 생성된 제1 FMCW 신호(FDDS)는 저역 통과필터(120)를 통과하며, 스퓨리어스(spurious) 신호가 억제된다. 스퓨리어스(spurious) 신호는 무선송신기로 목적하는 주파수 이외의 불필요한 고조파 ·저조파를 비롯하여, 정해진 대역 밖에 나오는 신호 성분이다.
저역 통과필터(120)의 출력 신호는 위상 검출기(130)에서 주파수 분주 된 FMCW 주파수 합성기의 궤환 신호와 위상 비교된다. 상기 위상 비교된 펄스 형태의 신호는 루프 필터(140)를 통과해 전압으로 변환된다.
상기 일정 전압으로 변환된 신호는 전압 조정 발진기(150)의 출력 주파수를 조정한다. 상기 전압 조정 발진기(150)의 출력 신호는 다시 궤환되어 제1 주파수 분주기(160)와 제2 주파수 분주기(180)를 통해 주파수 분주되어 상기 위상 검출기(130)의 입력 신호가 된다.
결국, FMCW 주파수 합성기의 최종 신호(Fout)는 주파수 분주되고 궤환 되어, 낮은 위상 잡음을 갖는 상기 직접 디지털 합성기(110)의 위상 잡음 특성을 좇아가도록 하는 위상 잡금 루프(phase locked loop, PLL) 구조를 갖는다. 따라서 FMCW 주파수 합성기 최종 신호(Fout)는 [수학식 1]과 같이 나타낼 수 있다.
Figure 112013023691324-pat00001
여기에서 N1은 상기 제1 주파수 분주기(160)의 분주비이고, N2는 상기 제2 주파수 분주기(180)의 분주비이다. 따라서 총 주파수 체배비는 (N1 ·N2)가 된다.
수학식 1로 표현된 바와 같이, (N1 ·N2)를 크게 하면 상기 직접 디지털 합성기(110)의 FMCW 주파수 변조 대역폭을 작게 해도 Ku-대역의 높은 주파수에서도 쉽게 광대역의 주파수 변조된 최종 신호(Fout)를 얻을 수 있으나, 시스템의 동적 영역과 수신 민감도를 저하하는 최종 신호(Fout)의 위상 잡음은 [수학식 2]만큼 늘어난다.
Figure 112013023691324-pat00002
즉, 종래의 FMCW 주파수 합성기는 높은 주파수 대역에서 위상 잡음이 [수학식 2]만큼 증가하기 때문에 적용이 제한적이다.
도 2는 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기를 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기는, 클럭 신호 발생기(100), 직접 디지털 합성기(110), 저역 통과필터(120), 위상 검출기(130), 루프 필터(140), 전압 조정 발진기(150), 제 1 주파수 분주기(160)를 포함하여 구성된다. 도 1에서 상술한 구성들과 동일한 기능을 수행한다.
다만, 종래 기술과의 다른 점은, 주파수 혼합기(170)를 사용하여 클럭 신호 발생기(100)의 신호(FCLK)와 제1 주파수 분주기(160)에 분주 된 신호를 주파수 혼합하여 차 주파수를 생성하고, 상기 차 주파수 신호를 궤환 신호로 위상 검출기(130)에 입력한다.
도 3은 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기에서 제2 주파수 분주기가 추가된 것을 설명하기 위한 도면이다.
도 3에 도시된 FMCW 주파수 합성기는, 도 2에서 상술한 구성요소들뿐만 아니라 위상 검출기(130)와 주파수 혼합기(170)를 연결하는 제2 주파수 분주기(180)를 더 포함한다.
클럭 신호 발생기(100)의 신호(FCLK)와 제1 주파수 분주기(160)에 분주 된 신호를 주파수 혼합하여 차 주파수를 생성하고, 상기 차 주파수 신호를 제2 주파수분주기(180)를 통해 주파수 분주하여 위상 검출기(130)에 입력한다. 따라서, 도 3의 FMCW 주파수 합성기의 최종 신호(Fout)은 [수학식 3]으로 나타낼 수 있다.
Figure 112013023691324-pat00003
여기에서, N1은 상기 제1 주파수 분주기(160)의 분주비이고, N2'는 상기 제2 주파수 분주기(180)의 분주비이다. 따라서 총 주파수 체배비는 (N1 ·N2')가 된다.
[수학식 3]과 같이 최종 신호(Fout)의 위상 잡음은 제2 FMCW 신호(FDDS')의 위상 잡음에 아래의 [수학식 4]만큼을 더해야 한다.
Figure 112013023691324-pat00004
왜냐하면, 도 3과 같이 위상 잠금 루프에 주파수 혼합기(170)를 사용한 경우 즉, 주파수 분주 된 궤환 신호에서 주파수만큼을 뺀 차 주파수 신호를 제2 FMCW 신호(FDDS')와 상기 위상 검출기(130)에서 위상 비교하는 경우에는, 최종 신호(Fout)의 위상 잡음 특성은 [수학식 3]의 N1 ·FCLK와 (N1 ·N2')FDDS'의 위상 잡음 중 큰 위상 잡음을 좇아가기 때문이다.
즉, (N1 ·N2')FDDS'의 위상 잡음이 N1 ·FCLK의 위상 잡음 보다 크기 때문에 최종 신호(Fout)의 위상 잡음 특성은 (N1 ·N2')FDDS'의 위상 잡음에 위상 잠금(phase locked)된다. 한 예로써, "클럭 신호(FCLK)= 1 GHz" 이고, "최종 신호(Fout) = 15 GHz" 라면, 상기 종래 기술과 비교하여 위상 잡음은 즉, 약 3 dB의 개선 효과가 있다.
도 4는 본 발명의 일 실시 예에 따른 FMCW 주파수 합성기에서 주파수 체배기가 추가된 것을 설명하기 위한 도면이다.
도 4에 도시된 FMCW 주파수 합성기는, 도 2에서 상술한 구성요소들뿐만 아니라 클럭 신호 발생기(100)와 주파수 혼합기(170)를 연결하는 주파수 체배기(190)를 더 포함한다.
따라서 클럭 신호 발생기(300)의 클럭 신호(FCLK)가 주파수 체배기(190)에서 주파수 체배되어 M·FCLK를 생성하고, 상기 M·FCLK 신호는 제1 주파수 분주기(160)에서 분주되어 궤환된 최종 신호(Fout)와 주파수 혼합기(170)에서 혼합되어 차 주파수를 생성하고, 상기 차 주파수 신호는 위상 검출기(130)에 입력된다. 따라서, 도 4의 FMCW 주파수 합성기의 최종 신호(Fout)는 수학식 4로 나타낼 수 있다.
Figure 112013023691324-pat00005
여기에서, N1은 제1 주파수 분주기(160)의 분주비이고, M은 주파수 체배기(180)의 체배비이다. 따라서 총 주파수 체배비는 (N1 ·M)이 된다.
[수학식 5]와 같이 최종 신호(Fout)의 위상 잡음은 클럭 신호(FCLK)의 위상 잡음에 아래 [수학식 6]만큼 더해야 한다.
Figure 112013023691324-pat00006
왜냐하면, 도 4의 최종 신호(Fout)의 위상 잡음 특성은 수학식 4의 (N1 ·M)FCLK와 (N1)FDDS"의 위상 잡음 중 (N1 ·M)FCLK의 위상 잡음에 위상 잠금(phase locked) 되기 때문이다.
도 1에서 상술한 종래 기술과 비교할 때, 위상 잡음은 아래 [수학식 7]만큼 개선된다. 실제로 제3 FMCW 신호(FDDS")의 위상 잡음이 클럭 신호(FCLK)의 위상 잡음보다 크므로, 한 예로써, "클럭 신호(FCLK)= 1 GHz" 이고, "최종 신호(Fout) = 15 GHz" 라면, 종래 기술과 비교하여 저비용으로 약 11 dB 이상의 위상 잡음 개선 효과를 얻을 수 있다.
Figure 112013023691324-pat00007
상술한 바와 같이, 본 발명에 의하면, 주파수 합성기의 최종 신호(Fout)를 주파수 분주하고 체배된 클럭 신호와 주파수 혼합하여 생성된 궤환 신호를 직접 디지털 합성기의 신호와 위상 비교함으로써, 전체적인 주파수 체배비를 감소시키면서 FMCW 주파수 합성기의 출력 신호가 낮은 위상 잡음을 갖는 직접 디지털 합성기 특성을 따라가도록 할 수 있다. 따라서, Ku-대역(12.8 ~ 26.5 GHz)의 높은 주파수에서도 광대역 FMCW 주파수합성기의 위상 잡음을 저비용으로 개선할 수 있다.
이상에서는 본 발명의 바람직한 실시 예 및 응용 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예 및 응용 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.
100 : 클럭 신호 발생기 150 : 전압 조정 발진기
110 : 직접 디지털 합성기 160 : 제1 주파수 분주기
120 : 저역 통과필터 170 : 주파수 혼합기
130 : 위상 검출기 180 : 제2 주파수 분주기
140 : 루프 필터 190 : 주파수 체배기

Claims (8)

  1. 클럭 신호를 이용하여 주파수가 합성된 최종 신호를 출력하고, 상기 최종 신호를 이용하여 궤환 신호를 생성하는 FMCW 주파수 합성기에 있어서,
    상기 클럭 신호를 발생시키는 클럭 신호 발생기;
    상기 클럭 신호를 이용하여 변조 연속파(frequency modulated continous wave, FMCW)를 생성하는 직접 디지털 합성기(direct digital synthesizer, DDS);
    상기 주파수 변조 연속파에서 스퓨리어스(spurious) 신호를 필터링하는 저역 통과필터;
    상기 저역 통과필터로부터 출력되는 신호와 상기 궤환 신호의 위상을 비교하고, 위상 비교된 펄스 형태의 신호를 출력하는 위상 검출기;
    상기 펄스 형태의 신호를 전압으로 변환하는 루프 필터;
    상기 전압의 출력 주파수를 조정하고, 출력 주파수가 조정된 상기 최종 신호를 출력하는 전압 조정 발진기;
    상기 최종 신호를 주파수 분주하여 분주 된 제1 신호를 출력하는 제1 주파수 분주기;
    상기 제1 주파수 분주기로부터 상기 분주 된 제1 신호를 수신하고, 상기 클럭 신호 발생기로부터 상기 클럭 신호를 수신하며, 상기 분주 된 제1 신호 및 상기 클럭 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 출력하는 주파수 혼합기; 및
    상기 주파수 혼합기와 상기 위상 검출기를 연결하며, 상기 주파수 혼합기가 출력하는 신호를 주파수 분주하고, 분주 된 제2 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 제2 주파수 분주기를 포함하는 FMCW 주파수 합성기.
  2. 삭제
  3. 제1 항에 있어서,
    상기 클럭 신호 발생기와 상기 주파수 혼합기를 연결하며, 상기 클럭 신호의 주파수를 배증하고, 배증된 신호를 상기 주파수 혼합기에 출력하는 주파수 체배기를 더 포함하고,
    상기 주파수 혼합기는, 상기 분주 된 제1 신호 및 상기 배증 된 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 출력하는 것을 특징으로 하는 FMCW 주파수 합성기.
  4. 제1 항에 있어서,
    상기 주파수 혼합기는, 입력된 두 개의 신호들의 차 주파수를 상기 궤환 신호로 생성하는 것을 특징으로 하는 FMCW 주파수 합성기
  5. 클럭 신호를 이용하여 주파수가 합성된 최종 신호를 출력하고, 상기 최종 신호를 이용하여 궤환 신호를 생성하는 FMCW 주파수 합성기의 제어 방법에 있어서,
    상기 클럭 신호를 발생시키는 단계;
    상기 클럭 신호 및 직접 디지털 합성기(direct digital synthesizer, DDS)를 이용하여 주파수 변조 연속파(frequency modulated continous wave, FMCW)를 생성하는 단계;
    저역 통과필터를 이용하여 상기 주파수 변조 연속파에서 스퓨리어스(spurious) 신호를 필터링하는 단계;
    위상 검출기를 이용하여 상기 저역 통과필터로부터 출력되는 신호와 상기 궤환 신호의 위상을 비교하고, 위상 비교된 펄스 형태의 신호를 출력하는 단계;
    루프 필터를 이용하여 상기 펄스 형태의 신호를 전압으로 변환하는 단계;
    전압 조정 발진기를 이용하여 상기 전압의 출력 주파수를 조정하고, 출력 주파수가 조정된 상기 최종 신호를 출력하는 단계;
    상기 최종 신호를 제1 주파수 분주기를 이용하여 주파수 분주하고, 분주 된 제1 신호를 주파수 혼합기에 출력하는 단계; 및
    상기 주파수 혼합기를 이용하여 상기 분주 된 제1 신호 및 상기 클럭 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 출력하는 단계; 및
    상기 주파수 혼합기가 출력하는 신호를 제2 주파수 분주기를 이용하여 주파수 분주하고, 분주 된 제2 신호를 상기 궤환 신호로 상기 위상 검출기에 출력하는 단계를 포함하는 것을 특징으로 하는 FMCW 주파수 합성기의 제어 방법.
  6. 삭제
  7. 제5 항에 있어서,
    상기 생성된 신호를 출력하는 단계는,
    상기 클럭 신호의 주파수를 주파수 체배기를 이용하여 배증하고, 배증 된 신호를 상기 주파수 혼합기에 출력하는 단계; 및
    상기 주파수 혼합기를 이용하여 상기 분주 된 제1 신호 및 상기 배증 된 신호를 주파수 혼합하여 신호를 생성하고, 생성된 신호를 출력하는 단계 포함하는 것을 특징으로 하는 FMCW 주파수 합성기의 제어 방법.
  8. 제5 항에 있어서,
    상기 주파수 혼합기는, 입력된 두 개의 신호들의 차 주파수를 상기 궤환 신호로 생성하는 것을 특징으로 하는 FMCW 주파수 합성기의 제어 방법.
KR1020130029226A 2013-03-19 2013-03-19 Fmcw 주파수 합성기 및 그것의 제어 방법 KR101298621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130029226A KR101298621B1 (ko) 2013-03-19 2013-03-19 Fmcw 주파수 합성기 및 그것의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130029226A KR101298621B1 (ko) 2013-03-19 2013-03-19 Fmcw 주파수 합성기 및 그것의 제어 방법

Publications (1)

Publication Number Publication Date
KR101298621B1 true KR101298621B1 (ko) 2013-08-26

Family

ID=49220964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029226A KR101298621B1 (ko) 2013-03-19 2013-03-19 Fmcw 주파수 합성기 및 그것의 제어 방법

Country Status (1)

Country Link
KR (1) KR101298621B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101512719B1 (ko) * 2014-07-16 2015-04-16 엘아이지넥스원 주식회사 Fmcw 장비에서 rf 신호의 송신 시간을 제어하기 위한 방법
KR101512718B1 (ko) * 2014-07-16 2015-04-16 엘아이지넥스원 주식회사 Rf 신호의 송신 시간을 제어하기 위한 fmcw 장비
KR20150045124A (ko) 2013-10-18 2015-04-28 현대모비스 주식회사 위상 잡음 최적화 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424633A (en) * 1987-07-21 1989-01-26 Anritsu Corp Frequency synthesizer
JPH05122063A (ja) * 1991-10-25 1993-05-18 Nec Corp 位相ロツクループシンセサイザ
JPH05122068A (ja) * 1991-10-26 1993-05-18 Nec Corp 周波数シンセサイザ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424633A (en) * 1987-07-21 1989-01-26 Anritsu Corp Frequency synthesizer
JPH05122063A (ja) * 1991-10-25 1993-05-18 Nec Corp 位相ロツクループシンセサイザ
JPH05122068A (ja) * 1991-10-26 1993-05-18 Nec Corp 周波数シンセサイザ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045124A (ko) 2013-10-18 2015-04-28 현대모비스 주식회사 위상 잡음 최적화 장치 및 방법
KR101512719B1 (ko) * 2014-07-16 2015-04-16 엘아이지넥스원 주식회사 Fmcw 장비에서 rf 신호의 송신 시간을 제어하기 위한 방법
KR101512718B1 (ko) * 2014-07-16 2015-04-16 엘아이지넥스원 주식회사 Rf 신호의 송신 시간을 제어하기 위한 fmcw 장비

Similar Documents

Publication Publication Date Title
CN103490777B (zh) 低杂散频率合成器
JP2010071899A (ja) Ｆｍｃｗ信号生成器及びそれを用いたレーダ装置
CN106067815B (zh) 一种基于dds和小数分频锁相环的频率合成器
CN110535465B (zh) 具有可变占空比的基准振荡器及其频率合成器和接收器
US20120268215A1 (en) Circuit arrangement for generation of radio frequency output signals which form a broadband frequency ramp
CN101136631B (zh) 频率合成器及其频率合成方法
US8736326B1 (en) Frequency synthesizer and frequency synthesis method thereof
KR101298621B1 (ko) Fmcw 주파수 합성기 및 그것의 제어 방법
US8803574B2 (en) Generating a tuned frequency output from a signal generator
CN108055035A (zh) 一种光电振荡器的宽带频率扩展装置
CN105553475A (zh) 基于数字分频与谐波混频的高频点频源合成电路
CN116318122A (zh) 一种超宽带小型化便携式信号源
US8615202B2 (en) Frequency synthesizer
CN115347868B (zh) 用于产生低相位噪声信号的信号发生装置和信号发生方法
TWI650948B (zh) 使用鎖相迴路之頻率合成
KR101200081B1 (ko) 다단 하모닉 믹서를 이용한 초고주파 ｉ/ｑ 송수신기
KR101959789B1 (ko) 주파수합성기
RU172814U1 (ru) Гибридный синтезатор частот с улучшенными спектральными характеристиками
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
US20160105191A1 (en) Frequency synthesizer
US7231196B2 (en) Method and apparatus for fractional-N synthesis
US20120064839A1 (en) Fully integrated radio transmitter, radio communication device, and method of transmitting radio signal
RU2440668C1 (ru) Цифровой синтезатор частот
US7772932B1 (en) Quadrature local oscillator generation for direct conversion radio transceiver
US9565042B2 (en) Ultra-low power transmitter applied in multi-channel frequency shift (FSK) communication

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130319

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20130319

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130503

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130814

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130816

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160801

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200804

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210803

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220802

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230802

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240801

Start annual number: 12

End annual number: 12