CN110391810A - 在本地振荡器的锁相环中的带宽调节 - Google Patents

在本地振荡器的锁相环中的带宽调节 Download PDF

Info

Publication number
CN110391810A
CN110391810A CN201910304623.0A CN201910304623A CN110391810A CN 110391810 A CN110391810 A CN 110391810A CN 201910304623 A CN201910304623 A CN 201910304623A CN 110391810 A CN110391810 A CN 110391810A
Authority
CN
China
Prior art keywords
frequency
vco
tuning voltage
signal
phaselocked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910304623.0A
Other languages
English (en)
Inventor
L·赫施尔
R·施图尔贝格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110391810A publication Critical patent/CN110391810A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H03B2201/0266—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements the means comprising a transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明涉及一种用于雷达设备的方法。根据一个实施例，该方法包括通过压控振荡器(VCO)产生HF信号，其中HF信号的频率取决于第一调谐电压和第二调谐电压。此外，该方法还包括通过与VCO耦合的锁相环调整第二调谐电压，使得HF信号的频率相应于目标频率。第一调谐电压被改变为使得由锁相环调整的第二调谐电压近似地呈现预定值。另一实施例涉及一种用于雷达设备的方法，包括：通过VCO产生HF信号，其中HF信号的频率取决于调谐电压；通过与VCO耦合的锁相环调整调谐电压，使得HF信号的频率相应于目标频率；并且确定VCO的差分VCO增益。根据所确定的VCO增益调整锁相环的带宽。

Description

在本地振荡器的锁相环中的带宽调节
技术领域
本说明书涉及雷达传感器领域，特别是具有用于产生HF振荡器信号的压控振荡器(VCO)的锁相环。
背景技术
高频(HF)发射器和接收器存在于各种应用中，特别是在无线通信和雷达传感器领域。在汽车领域，对雷达传感器的需求不断增加，尤其可用于驾驶员辅助系统(ADAS)，例如自适应巡航控制(ACC)系统。这种系统可自动调节汽车的速度，以便与前方行驶的其他汽车(以及其他物体和行人)保持安全距离。汽车领域中的其他应用例如为盲点探测、车道变换辅助等。
现代雷达系统使用高度集成的HF电路，其可包含单芯片壳体中雷达收发器(单芯片收发器)的HF前端的所有核心功能。这种HF前端可包括但不限于HF本地振荡器(LO)、功率放大器、低噪声放大器(LNA)或混频器。
调频连续波(FMCW)雷达系统使用包含所谓啁啾序列的雷达信号。为了产生这样的啁啾，雷达设备可包括具有调整在锁相环(PLL)中的VCO的本地振荡器。通过控制电压调节VCO的频率，该控制电压可通过PLL反馈回路中分频器的分频比的适配来进行调谐。为了使本地振荡器输出信号的相位噪声保持得较低，PLL的带宽应该较低。然而，低带宽与产生具有陡峭频率斜坡的高线性啁啾信号的目标相矛盾。
发明内容
本发明涉及一种用于雷达设备的方法。根据一个实施例，该方法包括通过压控振荡器(VCO)产生HF信号，其中HF信号的频率取决于第一调谐电压和第二调谐电压。该方法还包括通过与VCO耦合的锁相环调整第二调谐电压，使得HF信号的频率相应于目标频率。第一调谐电压被改变为使得由锁相环调整的第二调谐电压近似地呈现预定值。
另一实施例涉及一种用于雷达设备的方法，包括：通过VCO产生HF信号，其中HF信号的频率取决于调谐电压；通过与VCO耦合的锁相环调整调谐电压，使得HF信号的频率相应于目标频率；并且确定VCO的差分VCO增益。根据所确定的VCO增益调整锁相环的带宽。
此外，描述了一种HF振荡器电路。根据一个实施例，HF振荡器电路具有VCO和与VCO耦合的锁相环。VCO被配置为生成HF信号，其中HF信号的频率取决于第一调谐电压和第二调谐电压。锁相环被配置为将第二调谐电压调整成使得HF信号的频率相应于目标频率。控制电路被配置为将第一调谐电压调整成使得由锁相环调整的第二调谐电压近似地呈现预定值。
另一实施例涉及一种HF振荡器电路，其具有VCO和与VCO耦合的锁相环。VCO被配置为生成HF信号，其中HF信号的频率取决于调谐电压，并且锁相环被配置为将调谐电压调整成使得HF信号的频率相应于目标频率。控制电路与锁相环耦合并且被配置为确定VCO的差分VCO增益并且据此调整锁相环的带宽。
附图说明
下面将参考附图更详细地解释实施例。图示不一定按比例绘制，并且实施例并不仅限于所示的方面。相反，重点在于示出实施例所基于的原理。其中：
图1示出了说明用于距离测量和/或速度测量的FMCW雷达系统的功能原理的草图。
图2包括两个时间图，以说明由FMCW系统生成的HF信号的频率调制(FM)。
图3示出了用于说明FMCW雷达系统的基本结构的方框图。
图4示出了用于说明包括模拟基带信号处理的雷达芯片的集成HF前端电路示例的框图。
图5示出了用于说明具有连接在锁相环中的VCO的本地振荡器的第一示例的框图。
图6示出了用于说明具有连接在锁相环中的VCO的本地振荡器的第二示例的框图。
图7以示例性时间图示出了迭代地调节电压以粗调VCO的概念。
图8更详细地示出了图5的锁相环的示例性实施方式，其中可通过改变电荷泵的输出电流的值来调节锁相环的带宽。
图9示出了可在根据图8的锁相环中采用的电荷泵的示例性实施方式。
图10说明了通过改变锁相环中所使用电荷泵的输出电流的值来调节锁相环的带宽。
图11以示例性时间图示出了用于动态调节锁相环带宽的VCO增益的测量。
图12示出了利用在频率斜坡期间可变的电荷泵电流值对根据图10的带宽的调节的变型方案。
图13示出了具有带宽可调节的锁相环的本地振荡器的示例。
图14示出了根据在此描述的实施例用于调节本地振荡器带宽的方法的流程图。
具体实施方式
图1以示意图示出了FMCW雷达系统的应用，其作为用于测量物体的距离和速度的传感器，该物体通常被称为雷达目标。在本示例中，雷达设备1具有独立的发射(TX)和接收(RX)天线5或6(双基地或伪单基地雷达配置)。然而应注意的是，也可使用单个天线，其同时用作发射天线和接收天线(单基地雷达配置)。发射天线5辐射出连续的HF信号sRF(t)，其例如以一种锯齿信号(周期性的线性频率斜坡)进行频率调制。辐射的信号sRF(t)在雷达目标T处反向散射，并且反向散射/反射的信号yRF(t)由接收天线6接收。图1示出了一个简化的示例；实际上，雷达传感器为具有多个发射(TX)和接收(RX)信道的系统，以便也确定反向散射/反射的信号yRF(t)的入射角(波达方向DoA)，从而可更精确地定位雷达目标T。
图2示例性地示出了上述对信号sRF(t)的频率调制。如图2(上图)所示，辐射的HF信号sRF(t)由一组“啁啾”组成，即信号sRF(t)包括具有上升频率(上啁啾)或下降频率(下啁啾)的正弦波形序列。在本示例中，啁啾的瞬时频率f(t)在起始频率fSTART处开始在时间段TRAMP内线性地增大到停止频率fSTOP(参见图2中的下图)。这种啁啾也称为线性频率斜坡。在图2中示出了三个相同的线性频率斜坡。然而应注意的是，参数fSTART、fSTOP、TRAMP以及在各个频率斜坡之间的间隔时间可改变。频率变化也不一定必须是线性的(线性啁啾)。根据实现方式例如也可使用具有指数或双曲线频率变化(指数或双曲线啁啾)的发射信号。
图3为示例性地示出雷达设备1(雷达传感器)的可能结构的框图。因此，至少一个发射天线5(TX天线)和至少一个接收天线6(RX天线)与集成在芯片中的HF前端10连接，其可包含HF信号处理所需的所有那些电路部件。这些电路部件例如包括本地振荡器(LO)、HF功率放大器、低噪声放大器(LNA)、定向耦合器(例如环形耦合器、循环器等)以及用于将HF信号缩混(下变频)到基带或中间频带(IF频带)中的混频器。HF前端10可在必要时与其他电路部件一起集成在芯片中，其通常被称为单片集成微波电路(MMIC)。
所示示例示出了具有独立的RX和TX天线的双基地(或伪单基地)雷达系统。在单基地雷达系统的情况下，单个天线将不仅用于辐射而且用于接收电磁(雷达)信号。在这种情况下，定向耦合器(例如循环器)可用于将待辐射的HF信号与所接收的HF信号(雷达回波信号)分离。如上所述，在实践中，雷达系统通常包括若干发射和接收信道(TX/RX信道)，其具有若干TX和RX天线，这尤其使得可测量接收雷达回波的方向(DoA)。在这种MIMO系统中，各个TX信道和RX信道通常分别构造为相同或相似的。
在FMCW雷达系统的情况下，由TX天线5辐射的HF信号例如可在约20GHz至100GHz的范围内(例如在某些应用中约为77GHz)。如上所述，由RX天线6接收的HF信号包括雷达回波(啁啾回波信号)，即那些在一个或多个雷达目标处反向散射的信号分量。所接收的HF信号yRF(t)例如被下变频到基带(或IF频带)中并且在基带中通过模拟信号处理被进一步处理(参见图3，模拟基带信号处理链20)。所述模拟信号处理基本上包括基带信号的滤波和可能的放大。最后将基带信号数字化(参见图3，模数转换器30)并且在数字域中进一步处理。数字信号处理链可至少部分地实现为软件，其可在处理器、例如微控制器或数字信号处理器(参见图3，DSP 40)上运行。整个系统通常由系统控制器50控制，其同样可至少部分地实现为可在处理器(例如微控制器)上运行的软件。HF前端10和模拟基带信号处理链20(可选地还有模数转换器30)可一起集成在单个MMIC(即HF半导体芯片)中。作为替代，各个部件也可分布在多个集成电路上。
图4更详细地示出了根据图3示例的雷达收发器1的示例性实现方式。在本示例中，特别是示出了雷达收发器1的HF前端10和基带中的后续信号处理。应注意的是，图4示出了简化电路图，以示出具有TX通道和RX通道的HF前端10的基本结构。当然，在很大程度上可能依赖于具体应用的实际实现方式可能更复杂并且通常具有多个TX和/或RX信道。
HF前端10包括本地振荡器101(LO)，其产生HF振荡器信号sLO(t)。如上参考图2所述，HF振荡器信号sLO(t)在雷达运行模式下进行频率调制并且也被称为LO信号。在雷达应用中，LO信号sLO(t)的频率fLO通常在SHF(超高频，厘米波)频带或EHF(极高频，毫米波)频带中，例如在某些汽车应用中在76GHz至81GHz的范围内。LO信号sLO(t)既在发射信号路径TX01中(在TX信道中)又在接收信号路径RX01中(在RX信道中)被处理。本地振荡器101通常包括VCO(也参见图5)，其连接在锁相环(PLL)中。
由TX天线5辐射的发射信号sRF(t)(见图2)通过例如由HF功率放大器102对LO信号sLO(t)的放大来生成，从而仅为LO信号sLO(t)的放大版本。放大器102的输出可与TX天线5耦合(在双基地或伪单基地雷达配置的情况下)。由RX天线6接收的接收信号yRF(t)被馈送到RX信道中的接收器电路，从而直接或间接地被馈送到混频器104的HF端口。在本示例中，借助于放大器103(增益g)预放大HF接收信号yRF(t)(天线信号)。因此，混频器104接收放大的HF接收信号g·yRF(t)。放大器103例如可为LNA。向混频器104的参考端口提供LO信号sLO(t)，从而混频器104将(预放大的)HF接收信号yRF(t)下变频到基带中。下变频的基带信号(混频器输出信号)由yBB(t)表示。该基带信号yBB(t)首先被进一步模拟处理，其中模拟基带信号处理链20基本上提供放大和(例如带通或低通)滤波，以抑制不期望的边带和镜像频率。被馈送到模数转换器(参见图3，ADC 30)的所得到的模拟输出信号以y(t)表示。用于探测雷达目标的数字化输出信号(数字雷达信号y[n])的进一步数字处理的方法本身是已知的(例如距离多普勒分析)，因此在此不再进一步讨论。
在本示例中，混频器104将预放大的HF接收信号g·yRF(t)(即放大的天线信号)向下混合到基带中。该混合可在一个级中(即从HF频带直接到基带)或通过一个或多个中间级(即从HF频带到中间频带并且进一步到基带)进行。在这种情况下，接收混频器104有效地包括多个串联连接的单个混频器级。鉴于图4所示的示例可看出，雷达测量的质量很大程度上由LO信号sLO(t)的质量决定，尤其是由LO信号sLO(t)中包含的噪声决定。该噪声由本地振荡器101的相位噪声和锁相环的带宽定量地确定。
图5示出了本地振荡器的示例性实现方式的框图，其例如可用在图4的HF前端10中。根据图5，本地振荡器101包括VCO 61，其构造用于生成HF振荡器信号SLO(t)(即LO信号)，其频率fLO取决于一个或多个输入电压(调谐电压)。频率fLO通常为输入电压的非线性函数。在所示的示例中，VCO 61具有两个输入，其用于提供用于粗调的第一电压VCOARSE和用于微调VCO 61的第二电压VFINE。在所示的示例中，第一电压VCOARSE(粗调电压)由数字-模拟转换器62按照数字字xCOARSE产生，而第二电压VFINE(微调电压)由锁相环60(PLL)输出。
对于每个输入电压VFINE、VCOARSE，可定义对应的VCO增益fLO/VFINE或fLO/VCOARSE。导数或称为差分VCO增益。在下面的讨论中，比率fLO/VFINE称为VCO增益KVCO，并且导数称为差分VCO增益kVCO。两个值KVCO和kVCO通常都与频率有关。此外，VCO增益KVCO和差分VCO增益kVCO与温度有关并且还可能受老化影响。
由此，在图5的示例中使用的VCO 61具有两个VCO增益fLO/VCOARSE和fLO/VFINE。在该示例中，VCO 61包括两个不同的变容二极管，其特性曲线决定了VCO增益。图6示出了具有锁相环60的本地振荡器101的另一示例。不同于前一示例，在本示例中VCO 61仅具有一个输入，其被提供有相应于和数VCOARSE+VFINE的电压VCTL。在这种情况下，VCO仅具有一个VCO增益fLO/VCTL。对于相应的差分VCO增益有 除了VCO的实现方式之外，图6的示例与图5的先前示例相同并且参考以上说明。
在图5和图6的示例中，频率fLO的目标值一方面由参考信号sREF(t)的频率fREF设定并且另一方面通过调节在锁相环60的反馈路径中分频器的分频比来设定，其中该分频比可根据数字信号xTUNE来调节。之后将参考图8更详细地说明该机理。输送给DAC 62的数字信号xCOARSE例如可由系统控制器50(见图3)或其他控制器电路提供。锁相环60被配置用于将微调电压VFINE设定为使得LO信号sLO(t)的频率fLO相应于(由数字信号xTUNE决定的)目标值。微调电压VFINE仅可以特定的间隔(例如0至3V)变化。该间隔的大小取决于VCO 61和锁相环60的实现方式。根据(与频率相关的)差分VCO增益 该间隔相应于例如1500MHz的频率范围(在200MHz至4000MHz以上的频率斜坡也是可能的)，在该频率范围内LO信号sLO(t)的频率fLO可通过改变微调电压VFINE进行调节。也就是说，LO信号sLO(t)的频率fLO可(在适当地设定粗调电压VCOARSE的情况下)例如在76GHz至77.5GHz的范围内微调。如果需要另一调谐范围(例如79GHz至80.4GHz)，则必须调节粗调电压VCOARSE。所述数值仅用于说明性目的并且在很大程度上取决于实际的实现方式。
如上所述，VCO增益KVCO还与温度有关。为了产生具有起始频率f1和停止频率f2的特定频率斜坡(啁啾)序列，首先可设定粗调电压VCOARSE，然后通过将微调电压VFINE从第一值VFINE＝V1改变到第二值VFINE＝V2来调制频率fLO。后者借助于锁相环实现。在此，由VCO 61产生的频率fLO从起始频率f1变化到停止频率f2。
在VCO的粗调中，可考虑VCO增益KVCO的温度相关性，以确保期望的频率斜坡(从f1到f2)所需的从V1到V2的电压范围不会脱离电压VFINE可变化的间隔(例如0到3V)。例如，对于粗调电压VCOARSE的给定值和期望的频率斜坡(例如f1＝76GHz和f2＝77.5GHz)需要微调电压VFINE从V1＝0.6V变化到V2＝2.7V。温度变化可能导致V1和V2偏移例如0.5V。然而，电压值V2＝2.7V+0.5V在微调范围之外。因此需要调节粗调电压VCOARSE。
为了避免在运行过程中调节粗调电压VCOARSE，可以如下方式进行粗调，即对于频率斜坡的起始频率f1微调电压VFINE采用预定义的目标值。在频率斜坡具有上升频率(上啁啾)的情况下，例如在调谐阶段期间可改变粗调电压VCOARSE直到微调电压VFINE达到例如V1＝0.6V的限定的目标值。在此，微调电压VFINE可通过ADC 63测量，并且所得到的数字值可被馈送到控制器50。在频率降低的频率斜坡中，微调电压VFINE的目标值可更高，例如V2＝2.4V。
粗调电压VCOARSE的改变例如可通过已知的迭代方法进行，例如通过逐次逼近(见图7)。在迭代地调节粗调电压VCOARSE的同时，锁相环60是有效的；锁相环60调节微调电压VFINE，使得在该调谐阶段期间LO频率fLO基本上保持恒定(除了短暂的瞬态变化)。
根据图7所示的示例，首先将电压VCOARSE设置为例如0.8V的初始值。然后锁相环60将电压VFINE调节到某个值(例如0.9V)，使得频率fLO相应于期望的频率f1。该电压VFINE的值大于期望的目标值V1，因此电压VCOARSE逐渐被提高。由此，由于锁相环中的反馈，电压VFINE下降到低于目标值V1，因此电压VCOARSE(以降低的电压摆幅)再次被减小，直到电压VFINE再次上升到目标值V1以上。如此反复进行。由此，电压VFINE逐渐接近目标值V1。作为逐次逼近的结果将“自动地”产生对应的粗调电压VCOARSE。在调谐阶段结束时，有VFINE≈V1，其中目标值V1不再(或仅在非常小的程度上)取决于温度。温度相关性和其他交叉灵敏度将通过粗调电压VCOARSE的迭代调节得以补偿。
图8更详细地示出了锁相环60(PLL)的实现方式的示例。在所示的示例中，锁相环包括具有固定分频比M的分频器65和具有可调(整数)分频比N的多模分频器66(MMD)。因此，总分频比为N·M。该分频比N可例如通过Σ-Δ调制器63改变，从而有效地实现了非整数分频比R，其基本上由数字信号xTUNE确定，该数字信号作为输入信号提供给Σ-Δ调制器63。多模分频器66和Σ-Δ调制器63的组合本身已知为“分数N分频器”，因此在此不再详细说明。在此应注意的是，具有固定分频比的分频器65是可选的(即固定分频比M可为1)。此外，分频器65和66的顺序可调换。在所示的示例中，MMD 66的输出信号标记为sPLL(t)。该输出信号sPLL(t)具有频率fPLL，并且比率fLO/fPLL相应于两个分频器65和66的有效分频比R＝M·xTUNE[n]。在相位-频率检测器67中将频率fPLL与参考信号sREF(t)(时钟信号)的频率fREF进行比较。相位-频率检测器67的输出信号VPD取决于该比较结并且控制电荷泵68，其输出电流iCP取决于信号sPLL(t)和参考信号sREF(t)的频率和相位是否彼此不同。输出电流iCP被输送给所谓的环路滤波器69，其最后根据传递函数H(s)提供微调电压VFINE。用于产生频率调制的HF信号的锁相环的结构和作用原理本身是已知的，因此这里不再详细说明。然而，不同于传统实现方式，锁相环的带宽可改变，例如通过改变电荷泵68的输出电流iCP的值。
对于以下讨论，假设粗调电压VCOARSE恒定，并且差分VCO增益kVCO被定义为锁相环60的开环传递函数L(s)可如下给出：
其中iCP0为电荷泵68的决定输出电流iCP的参数。例如，根据相位-频率检测器67的输出信号，输出电流iCP可等于+iCP0或-iCP0(参见图9)。在这种情况下，iCP0为电荷泵输出电流的值。
锁相环60的闭环传递函数G(s)可如下计算：
闭环传递函数G(s)的带宽一方面取决于参数kVCO(差分VCO增益)、iCP0(电荷泵输出电流的值)和R(实际分频比)，以及另一方面取决于环路滤波器68的传递函数H(s)。
图9示出了电荷泵68的简单示例。其具有电流源Q1和第二电流吸收器Q2以及第一开关SW1和第二开关SW2。开关SW1将电流源Q1与电荷泵67的输出节点连接，并且开关SW2将电流吸收器Q2与该输出节点连接。耦连到输出节点的是电容器C，其被配置用于存储由电流源Q1或电流吸收器Q2提供的电荷。电容器C上的电压VCP与所存储的电荷成比例。电荷泵68的开关SW1和SW2由输出信号UP、DOWN驱动。如果信号sPLL(t)的相位小于参考信号sREF(t)的相位，则开关SW1通过信号UP接通(一段特定的接通时间TON1)，并且电荷泵的输出电流iCP为+iCP0；对应的电荷为iCP0·TON1。类似地，如果信号sPLL(t)的相位大于参考信号sREF(t)的相位，则开关SW2通过信号DOWN接通(一段特定的接通时间TON2)，并且电荷泵的输出电流iCP为-iCP0；对应的电荷为-iCP0·TON2。接通时间TON1和TON2可与(在sPLL(t)和sREF(t)之间)相应的相位差成比例。环路滤波器69对所得到的电压信号VCP进行滤波；滤波后的信号为微调电压VFINE。
电荷泵68的结构和功能本身是已知的，因此这里不再进一步解释。不同于传统实现方式，电流源Q1和电流吸收器Q2是可控的，即输出电流的值iCP0是可调的。如上所述，可通过改变参数iCP0来调节锁相环的带宽。如上所述，锁相环的带宽影响在LO信号sLO(t)中包含的相位噪声，该相位噪声会影响雷达系统的背景噪声，从而也会影响雷达目标的可探测性以及探测的可靠性。通常，雷达传感器必须满足在相位噪声方面的特定规范。也就是说，最大相位噪声的指定目标值由此间接地确定锁相环60的(最大)带宽。
由于差分VCO增益取决于频率，因此锁相环60的带宽以及相位噪声会改变，而在产生频率斜坡时频率fLO(根据数字信号xTUNE[n])会变化。根据一个实施例，差分VCO增益kVCO可例如在频率斜坡的起始频率f1处被测量，并且根据测量值调节锁相环60的带宽，使其不超过规定值。这种带宽的调节例如可通过改变电荷泵68的参数iCP0来实现。作为附加或替代，也可调整环路滤波器68的传递函数H(s)，然而这相对难以实现，而参数iCP0的调节相对容易实现。
图10中的图示出了在此说明的实施例中使用的用于调节锁相环带宽的方法的示例。图10的第一图(最上图)示出了用于说明差分VCO增益kVCO的频率相关性的示例性特征曲线。根据在此所示的示例，差分VCO增益kVCO随着频率的增大而减小。也就是说，在产生具有起始频率f1和停止频率f2(f2>f1)的上升频率斜坡(上啁啾)期间，差分VCO增益kVCO从第一值kVCO(f1)减小到(较低的)第二值kVCO(f2)。在参数iCP0恒定的情况下，由于带宽基本上与VCO增益成比例，因此在上啁啾期间锁相环的带宽减小，如图10的中间图和下图所示。
可能出现在频率斜坡期间带宽超过带宽BMAX的情况，其表示可满足关于相位噪声的已知规范所允许的最大带宽(极限值)。在图10的中间图中示出了这种情况的一个示例。为了避免这种情况并且避免违反规范，将根据在此说明的实施例调节锁相环的带宽。根据图10的下图，带宽的调节可例如以如下方式进行，即使最大带宽(在所示情况中为B(f1))刚好为极限值BMAX。
带宽的调节例如可通过如下方式进行，即为雷达系统定义恒定的带宽参数
BP＝kVCO·iCP0 (3)
其取决于极限值BMAX或者代表该极限值。例如，带宽参数BP与极限值BMAX(BP～BMAX)成比例。带宽参数BP在系统设计中被确定并且可用于根据VCO增益max{kVCO(f)}、特别是根据在频率斜坡期间出现的f∈[f1,f2]的最大(差分)VCO增益max{kVCO(f)}来计算参数iCP0。如上所述，该参数iCP0决定了电荷泵67的输出电流的值。也就是说，对于图10的第三图中所示的情况有：
由此，锁相环的最大带宽直接取决于带宽参数BP。如果(例如由于温度变化或起始频率f1的变化)锁相环的最大带宽B(f1)(在频率斜坡期间)以及其相对于相位噪声的特性发生变化，则根据等式4可通过调节电荷泵67的电流来补偿这种变化。
在图11中更详细地解释了上面讨论的方法过程。图11借助一个示例示出了可如何测量差分VCO增益kVCO(f)。在本示例中，在频率斜坡的起始频率f1和停止频率f2处进行差分VCO增益kVCO(f)的测量。由于差分VCO增益kVCO(f)在频率斜坡期间通常单调递增或递减(取决于VCO的实现方式和频率斜坡的方向，上啁啾或下啁啾)，因此仅在一个频率处、例如在上啁啾的起始频率(f1)处测量差分VCO增益kVCO(f)就足够了(参见图10的上图)。在频率斜坡的两端处(即在起始频率和停止频率处)测量使得该方案与频率斜坡的方向无关。
在图11所示的示例中考虑上啁啾，即有f2>f1。首先，可通过逐次逼近(参见图6)进行上述调谐，但这不是必需的。随后，将LO信号sLO(t)的频率fLO调整为期望的起始频率f1(通过适当地调整数字信号xTUNE[n])，并且测量所得到的由锁相环60调整的电压VFINE(f1)(例如借助于ADC 63和控制器50，参见图5)。然后，使LO信号sLO(t)的频率fLO提高一个较小的频率差Δf(例如50MHz)，并且测量所得电压VFINE(f1+Δf)。作为替代，也可使频率减小Δf。通过以下近似获得差分VCO增益kVCO(f1)的测量值：
该测量可在频率斜坡的停止频率f2处重复进行。对于足够好的近似，频率差Δf与频率斜坡的调制宽度f2-f1相比应较小。在典型的雷达应用中，在例如76GHz和81GHz之间的频率下调制宽度f2-f1为较小的若干GHz。因此，频率差Δf可在若干MHz的范围内(例如10MHz-100MHz)。
然后，可基于两个测量值中的较大者、即基于kVCO,max＝max{kVCO(f1),kVCO(f2)}来进行锁相环带宽的调节。这确保了在频率斜坡期间(无论是上啁啾还是下啁啾)锁相环的带宽不会变大。
如上所述，上述带宽调节方法考虑在频率斜坡期间差分VCO增益kVCO(f)的最大值kVCO,max。由此，该最大差分VCO增益kVCO,max决定了锁相环的最大带宽，其被调整为使其不高于所提到的极限值BMAX。然而，在所示示例中(图10，下图)，实际带宽在频率斜坡期间减小并且在大多数时间小于极限值BMAX。虽然较低的带宽可在LO信号sLO(t)中产生更好的相位噪声特性，但如果目标频率(即数字信号xTUNE[n]的值，参见图8)迅速变化也会降低本地振荡器的响应速度。图12示出了一种改进，其中电荷泵68的输出电流iCP的值iCP0在频率斜坡期间不是恒定的，而是随频率而增大。由此，带宽的减小在上啁啾期间至少部分地得到补偿。当然，数值iCP0的增大不允许过度补偿差分VCO增益kVCO(f)的减小，以使带宽保持在极限值BMAX以下。如果数值iCP0的变化与差分VCO增益kVCO(f)的变化完全相反，则带宽将保持不变。这种理论情况在实践中只能近似地(但以足够的精度)实施。在图12中，虚线表示如图10中下图所示在电荷泵电流的值iCP0恒定时带宽的曲线，并且实线表示电荷泵电流的值iCP0增大从而带宽的减小得以部分补偿的情况。
图13为本地振荡器101的示例的框图，其可与图7的本地振荡器类似地构造，其中对于本文所述的带宽调节概念不一定需要粗调。因此，DAC 62和用于电压VCOARSE的VCO输入是可选的。此外，图13的电路包括控制器50，其被配置为借助于模数转换器63测量由锁相环(PLL)60产生的微调电压VFINE。在所示示例中，控制器50具有微处理器51和频率控制器52。频率控制器52被配置为生成用于锁相环60的数字信号xTUNE[n]。如图8的示例所示，信号xTUNE[n]决定了在锁相环的反馈路径中分频器的有效分频比R，从而决定了VCO 61的振荡频率fLO的目标值。频率控制器52可从处理器51接收各种参数，诸如起始频率f1、停止频率f2和啁啾持续时间的斜坡参数，以及用于开始啁啾序列的一个或多个触发信号TRIG。
此外，在图13的示例中控制器50被配置为基于在一个或多个频率处的(差分)VCO增益kVCO(f)的一个或多个测量来调节锁相环60的带宽。根据在此说明的实施例，通过调节布置在锁相环60中的电荷泵67的运行参数，特别是通过调节电荷泵的输出电流iCP0的值来进行带宽的调节。在其他实施例中，可通过改变环路滤波器的传递特性(传递函数H(s))来调节锁相环60的带宽。
图14示出了根据上文参考示例所述的概念用于调节本地振荡器带宽的方法的流程图。根据图14，由VCO(例如参见图13，VCO 61)产生HF信号sLO(t)。HF信号sLO(t)的频率fLO取决于调谐电压VFINE(参见图14，步骤S1)。只要预先进行了粗调，则调谐电压VCOARSE在此过程中可保持恒定。调谐电压VFINE通过与VCO耦连的锁相环(例如参见图13，PLL 60)被调整为使得频率fLO相应于目标频率。例如可借助于分数N分频器调整目标频率(参见图8，调制器63，多模数分频器66)。对于所调整的频率(例如第一频率f1)并且可选地对于其他频率，确定VCO的差分VCO增益kVCO(f1)(参见图14，步骤S2)，并且根据所确定的差分VCO增益kVCO(f1)调整锁相环的带宽(参见图14，步骤S2)。
VCO增益kVCO(f1)的确定包括使目标频率(从第一频率f1开始)变化限定的频率差Δf，由此测量所得到的调谐电压VFINE的变化。可基于调谐电压VFINE的变化ΔVFINE和频率差Δf来近似地确定所寻求的VCO增益kVCO(f1)。例如通过调整包含在锁相环中的电荷泵(例如参见图9，电荷泵68)的输出电流的值iCP0来调节锁相环的带宽。

Claims (15)

1.一种方法，包括：
通过VCO(61)产生HF信号(sLO(t))，其中所述HF信号(sLO(t))的频率(fLO)取决于第一调谐电压(VCOARSE)和第二调谐电压(VFINE)，
通过与所述VCO(61)耦合的锁相环(60)调整所述第二调谐电压(VFINE)，使得所述HF信号的频率(fLO)相应于目标频率，
将所述第一调谐电压(VCOARSE)改变为使得由所述锁相环(60)调整的所述第二调谐电压(VFINE)近似地呈现预定值(V1)，
针对所述HF信号(sLO(t))的频率(fLO)的一个或多个值，确定所述VCO(61)的差分VCO增益(kVCO)，并且
根据所述差分VCO增益(kVCO)调节所述锁相环(60)的带宽，
其中所述锁相环(60)的带宽的调节包括：
调整包含在所述锁相环(60)中的电荷泵(68)的输出电流的值。
2.根据权利要求1所述的方法，
其中所述第一调谐电压(VCOARSE)的调整包括：根据迭代方案改变所述第一调谐电压(VCOARSE)。
3.根据权利要求1或2所述的方法，
其中在改变所述第一调谐电压(VCOARSE)之后，借助于所述锁相环(60)控制所述第二调谐电压(VFINE)，使得所得到的所述HF信号(sLO(t))的频率(fLO)调整到目标频率。
4.根据权利要求1至3中任一项所述的方法，还包括：
通过改变所述目标频率产生啁啾，以促使通过所述锁相环(60)相应地改变所述第二调谐电压(VFINE)。
5.根据权利要求4所述的方法，
其中在产生啁啾期间所述第一调谐电压(VCOARSE)保持恒定。
6.根据权利要求1至5中任一项所述的方法，还包括：
在所述第一调谐电压(VCOARSE)保持恒定期间，使所述目标频率改变一个限定的频率差(Δf)；
测量所得到的所述第二调谐电压(VFINE)的变化；并且
基于所述频率差(Δf)和所得到的所述第二调谐电压(VFINE)的变化来调节所述锁相环(60)的带宽。
7.一种方法，包括：
通过VCO(61)产生HF信号(sLO(t))，其中所述HF信号(sLO(t))的频率(fLO)取决于调谐电压(VFINE)，
通过与所述VCO(61)耦合的锁相环(60)调整所述调谐电压(VFINE)，使得所述HF信号的频率(fLO)相应于目标频率，
确定所述VCO(61)的差分VCO增益(kVCO)，并且
根据所确定的VCO增益(kVCO)调整所述锁相环(60)的带宽，
其中所述VCO增益(kVCO)的确定包括：
将所述目标频率从第一频率(f1)开始改变一个限定的频率差(Δf)，
测量所得到的所述调谐电压(VFINE)的变化，
基于所述调谐电压(VFINE)的变化和所述频率差(Δf)确定所述VCO增益(kVCO)，
其中所述锁相环(60)的带宽的调整包括：
调整包含在所述锁相环(60)中的电荷泵(68)的输出电流的值。
8.一种HF振荡器电路，具有：
VCO(61)，其被配置用于产生HF信号(sLO(t))，其中所述HF信号(sLO(t))的频率(fLO)取决于第一调谐电压(VCOARSE)和第二调谐电压(VFINE)，
锁相环(60)，其与所述VCO(61)耦合并且被配置为将所述第二调谐电压(VFINE)调整为使得所述HF信号的频率(fLO)相应于目标频率，
控制电路(50)，其被配置为将所述第一调谐电压(VCOARSE)调整为使得由所述锁相环(60)调整的所述第二调谐电压(VFINE)近似地呈现预定值(V1)，
其中所述控制电路(50)被配置为在所述第一调谐电压(VCOARSE)保持恒定期间使所述目标频率改变一个限定的频率差(Δf)，并且确定所得到的所述第二调谐电压(VFINE)的变化，并且
其中所述控制电路(50)还被配置为基于所述第二调谐电压(VFINE)的变化和所述频率差(Δf)产生用于所述锁相环(60)的控制信号(iCP)，所述锁相环(60)的带宽取决于所述控制信号(iCP)，
其中所述锁相环(60)具有电荷泵(68)，并且所述控制信号(iCP)确定所述电荷泵(68)的输出电流的值。
9.根据权利要求8所述的HF振荡器电路，还具有：
数模转换器(62)，其被配置为从所述控制电路(50)接收数字信号(xCOARSE)并且产生确定所述第一调谐电压(VCOARSE)的相应模拟信号。
10.根据权利要求8或9所述的HF振荡器电路，
其中所述控制电路(50)被配置为将所述第一调谐电压迭代地改变以调整所述第一调谐电压(VCOARSE)，直到所得到的第二调谐电压(VFINE)近似地相应于所述预定值(V1)。
11.根据权利要求8至10中任一项所述的HF振荡器电路，
其中所述控制电路(50)被配置为根据预定参数(f1、f2、...)调整和改变所述目标频率，以产生啁啾。
12.根据权利要求8至11中任一项所述的HF振荡器电路，
其中所述控制电路(50)被配置为在所述第一调谐电压(VCOARSE)保持恒定期间使所述目标频率改变一个限定的频率差(Δf)，并且确定所得到的所述第二调谐电压(VFINE)的变化，并且
其中所述控制电路(50)还被配置为基于频率差(Δf)和所得到的所述第二调谐电压(VFINE)的变化来确定VCO增益(kVCO)，并且根据所述VCO增益(kVCO)调节所述锁相环的带宽。
13.一种HF振荡器电路，具有：
VCO(61)，其被配置用于产生HF信号(sLO(t))，其中所述HF信号(sLO(t))的频率(fLO)取决于调谐电压(VFINE)；
锁相环(60)，其与所述VCO(61)耦合并且被配置为将所述调谐电压(VFINE)调整为使得HF信号的频率(fLO)相应于目标频率；
控制电路(50)，其与所述锁相环(60)耦合并且被配置为确定所述VCO(61)的差分VCO增益(kVCO)且据此调整所述锁相环(60)的带宽。
14.根据权利要求13所述的HF振荡器电路，
其中所述控制电路(50)还被配置为将所述目标频率从第一频率(f1)开始改变一个限定的频率差(Δf)，并且确定所得到的所述第二调谐电压(VFINE)的变化，并且基于所述变化和所述频率差(Δf)确定所述第一频率(f1)的差分VCO增益(kVCO)。
15.根据权利要求13或14所述的HF振荡器电路，
其中所述锁相环(60)包括电荷泵(68)，所述电荷泵具有输出电流，所述输出电流具有可调整的值，并且
其中所述控制电路(50)还被配置用于改变所述电荷泵(68)的输出电流的值，以调整所述锁相环(60)的带宽。
CN201910304623.0A 2018-04-17 2019-04-16 在本地振荡器的锁相环中的带宽调节 Pending CN110391810A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018109081.1 2018-04-17
DE102018109081.1A DE102018109081B4 (de) 2018-04-17 2018-04-17 Bandbreitenanpassung in einem phasenregelkreis eines lokaloszillators

Publications (1)

Publication Number Publication Date
CN110391810A true CN110391810A (zh) 2019-10-29

Family

ID=68052743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910304623.0A Pending CN110391810A (zh) 2018-04-17 2019-04-16 在本地振荡器的锁相环中的带宽调节

Country Status (3)

Country Link
US (1) US10763783B2 (zh)
CN (1) CN110391810A (zh)
DE (1) DE102018109081B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030683A (zh) * 2019-12-31 2020-04-17 加特兰微电子科技(上海)有限公司 低通滤波器、锁相环以及雷达系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124343B4 (de) * 2016-12-16 2021-04-08 Infineon Technologies Ag Erzeugung schneller frequenzrampen
GB201820175D0 (en) * 2018-12-11 2019-01-23 Nordic Semiconductor Asa Frequency synthesiser circuits
US11031943B1 (en) * 2020-03-06 2021-06-08 Apple Inc. Linear frequency ramp generator using multi-point injection
US11012085B1 (en) * 2020-03-10 2021-05-18 Audiowise Technology Inc. Scheme for mitigating clock harmonic interference and desensitization in RF channels
CN113391273A (zh) * 2021-06-11 2021-09-14 广州极飞科技股份有限公司 信号生成方法、装置、信号发射设备及可读存储介质
CN113644912B (zh) * 2021-07-27 2024-04-16 矽力杰半导体技术(杭州)有限公司 锁相环电路及其控制方法
US20240333291A1 (en) * 2023-03-27 2024-10-03 Texas Instruments Incorporated Loop bandwidth control for fractional-n frequency synthesizer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
KR20050007821A (ko) * 2003-07-11 2005-01-21 삼성탈레스 주식회사 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
US20060226916A1 (en) * 2005-04-11 2006-10-12 Octavian Florescu PLL lock management system
US20100203848A1 (en) * 2008-01-29 2010-08-12 Broadcom Corporation Fixed bandwidth lo-gen
US8010072B1 (en) * 2008-06-18 2011-08-30 Atheros Communications, Inc. Charge pump current compensation for phase-locked loop frequency synthesizer systems
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
CN107040257A (zh) * 2017-03-17 2017-08-11 上海东软载波微电子有限公司 锁相环带宽控制电路及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9344100B2 (en) * 2010-10-05 2016-05-17 Qualcomm Incorporated Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver
US8575979B2 (en) * 2011-04-21 2013-11-05 Conexant Systems, Inc. Fully differential adaptive bandwidth PLL with differential supply regulation
US20130076450A1 (en) * 2011-09-23 2013-03-28 Mosys, Inc. Low noise bias circuit for a pll oscillator
US10644708B2 (en) 2016-09-30 2020-05-05 Apple Inc. Method and apparatus for calibration of voltage controlled oscillator
EP3343773B1 (en) * 2016-12-29 2022-06-01 Nxp B.V. Chirp generator using a pll
US10141941B2 (en) * 2016-12-30 2018-11-27 Huawei Technologies Co., Ltd. Differential PLL with charge pump chopping

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
KR20050007821A (ko) * 2003-07-11 2005-01-21 삼성탈레스 주식회사 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
US20060226916A1 (en) * 2005-04-11 2006-10-12 Octavian Florescu PLL lock management system
US20100203848A1 (en) * 2008-01-29 2010-08-12 Broadcom Corporation Fixed bandwidth lo-gen
US8010072B1 (en) * 2008-06-18 2011-08-30 Atheros Communications, Inc. Charge pump current compensation for phase-locked loop frequency synthesizer systems
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
CN107040257A (zh) * 2017-03-17 2017-08-11 上海东软载波微电子有限公司 锁相环带宽控制电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
林云: "《射频通信电路》", 31 August 2009, 华中科技大学出版社, pages: 139 - 142 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030683A (zh) * 2019-12-31 2020-04-17 加特兰微电子科技(上海)有限公司 低通滤波器、锁相环以及雷达系统
CN111030683B (zh) * 2019-12-31 2024-04-09 加特兰微电子科技(上海)有限公司 低通滤波器、锁相环以及雷达系统

Also Published As

Publication number Publication date
US20190319582A1 (en) 2019-10-17
DE102018109081A1 (de) 2019-10-17
US10763783B2 (en) 2020-09-01
DE102018109081B4 (de) 2022-06-09

Similar Documents

Publication Publication Date Title
CN110391810A (zh) 在本地振荡器的锁相环中的带宽调节
EP3343243B1 (en) A method of generating self-test signals, corresponding circuit and apparatus
US6747488B2 (en) Multiple PLL oscillator and multiple CW radar used therefore
USRE49519E1 (en) Generation of fast frequency ramps
US10536154B2 (en) PLL circuit for radar
KR101935170B1 (ko) 전압 제어 발진기용 시스템 및 방법
US9473071B2 (en) System and method for a radio frequency system
US7804369B2 (en) Integrated frequency calibration architecture
CN102282767B (zh) 包括用于控制频率源的频率生成电路的集成电路
CN109100688A (zh) 具有高频振荡器监控的雷达前端
Vovnoboy et al. A fully integrated 75–83 GHz FMCW synthesizer for automotive radar applications with− 97 dBc/Hz phase noise at 1 MHz offset and 100 GHz/mSec maximal chirp rate
US10673442B2 (en) Testing properties of a voltage-controlled oscillator
EP3367119A1 (en) Radar
US11223364B2 (en) Phase-locked loop circuitry and method to prevent fractional N spurious outputs in radar phase-locked loop
US10601312B2 (en) Bandwidth adaptation in a phase-locked loop of a local oscillator
Kamimura et al. Compact 76 GHz automotive long-range radar with high linearity chirp generator based on low phase noise open-loop VCO
US10992304B2 (en) Methods and apparatuses for digitally controlled oscillator frequency resolution control
Milosavljević et al. An FMCW fractional-N PLL-based synthesizer for integrated 79 GHz automotive radar sensors
CN218071477U (zh) 振荡器电路、时钟信号生成电路及毫米波传感器电路
KR100468057B1 (ko) 주파수 호핑 장치 및 그에 의한 신호처리 방법
Levantino et al. Digitally-assisted frequency synthesizers for fast chirp generation in mm-wave radars
CN118226430A (zh) 一种用于生成宽带fmcw雷达连续调频信号的电路架构
US20240333291A1 (en) Loop bandwidth control for fractional-n frequency synthesizer
CN115276648A (zh) 振荡器电路、时钟信号生成电路及毫米波传感器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination