CN111030683A - 低通滤波器、锁相环以及雷达系统 - Google Patents

低通滤波器、锁相环以及雷达系统 Download PDF

Info

Publication number
CN111030683A
CN111030683A CN201911415741.5A CN201911415741A CN111030683A CN 111030683 A CN111030683 A CN 111030683A CN 201911415741 A CN201911415741 A CN 201911415741A CN 111030683 A CN111030683 A CN 111030683A
Authority
CN
China
Prior art keywords
pass filter
bandwidth
signal
low
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911415741.5A
Other languages
English (en)
Other versions
CN111030683B (zh
Inventor
杨建伟
安发志
周文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calterah Semiconductor Technology Shanghai Co Ltd
Original Assignee
Calterah Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calterah Semiconductor Technology Shanghai Co Ltd filed Critical Calterah Semiconductor Technology Shanghai Co Ltd
Priority to CN201911415741.5A priority Critical patent/CN111030683B/zh
Publication of CN111030683A publication Critical patent/CN111030683A/zh
Application granted granted Critical
Publication of CN111030683B publication Critical patent/CN111030683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G01S7/352—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本申请实施例公开了一种低通滤波器、锁相环和雷达系统，所述锁相环可用于产生调频连续波，所述调频连续波在时频域中的任一信号周期内均具有信号有用时间段和信号无用时间段；其中，在所述信号无用时间段中的至少部分时间段内，所述调频连续波具有第三带宽；在所述信号有用时间段内，所述调频连续波具有第四带宽；以及所述第三带宽大于所述第四带宽，使得调频连续波在不同的时间段内具有不同的带宽，来减小调频连续波的相位噪声，避免调频连续波的线性度恶化。

Description

低通滤波器、锁相环以及雷达系统
技术领域
本申请涉及锁相环技术领域，尤其涉及一种低通滤波器、一种锁相环以及包括该锁相环的雷达系统。
背景技术
在雷达和无线通讯系统中，调频连续波(FMCW，Frequency Modulated ContinuousWave)的信号质量，对整个雷达和无线通讯系统有着决定性的影响。具体的，调频连续波由雷达和无线通讯系统中的PLL(Phase Lock Loop，锁相环)产生，所以PLL能产生多高质量的调频连续波对雷达和无线通讯系统至关重要。
具体应用时，很多应用场景都需要锁相环输出能够快速稳定的调频连续波信号，因此要求PLL要有足够的带宽，但是PLL带宽大了以后，其输出的调频连续波信号的相位噪声(即PN，Phase Noise)也会增大，从而导致锁相环输出的FMCW的线性度变差，因此，如何使得FMCW信号既能满足锁相环应用时所要求的快速稳定，又具有较小的相位噪声，成为本领域技术人员亟待解决的技术问题。
申请内容
为解决上述技术问题，本申请实施例提供了一种低通滤波器以及一种锁相环，以输出既能满足锁相环应用时所要求的快速稳定，又具有较小的相位噪声的调频连续波信号。
为实现上述目的，本申请提供如下技术方案：
一种低通滤波器，包括：
第一支路，所述第一支路包括位于第一端点和第二端点之间的积分电容，用于引入第一极点；
第二支路，所述第二支路包括位于所述第一端点和第二端点之间的第一电阻和第一电容，所述第一电阻和第一电容串联，用于引入第二极点；
第三支路，所述第三支路包括第一控制开关和第一调节元件，用于控制所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换；
其中，在所述第一状态下，所述低通滤波器具有第一带宽；在所述第二状态下，所述低通滤波器具有第二带宽，所述第一带宽大于所述第二带宽。
可选的，还包括：
第四支路，所述第四支路包括位于所述第一端点和第三端点之间的第二电阻以及位于所述第三端点和所述第二端点之间的第二电容，用于引入第三极点。
可选的，所述第四支路还包括：位于所述第三端点和所述第二电容之间的第二控制开关。
可选的，还包括：
第一电压跟踪支路，用于在所述第二控制开关断开时，使得所述第二电容与所述第二控制开关公共端的电位和所述第三端点的电位保持一致。
可选的，所述第三支路包括：与所述第一电容并联的第一子支路，所述第一子支路包括：串联的第一控制开关和第三电容，所述第一控制开关位于第四端点与所述第三电容之间，其中，所述第四端点为所述第一电容和所述第一电阻的公共端。
可选的，所述第三支路还包括：与所述第一电阻串联的第二子支路，所述第二子支路包括：并联的第三电阻和第三控制开关。
可选的，所述低通滤波器还包括：
第二电压跟踪支路，用于在所述低通滤波器处于第一状态时，使得所述第三电容和第一控制开关的公共端的电位与所述第四端点的电位保持一致。
可选的，所述第三支路包括：并联的第三电阻和第一控制开关，所述第三支路与所述第一电阻串联。
一种锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、振荡器和分频器，其中，所述鉴频鉴相器的第一输入端为所述锁相环的输入端，所述鉴频鉴相器的第二输入端与所述分频器的输出端电连接，所述鉴频鉴相器的输出端与所述电荷泵的输入端电连接，所述电荷泵的输出端与所述环路滤波器的输入端电连接，所述环路滤波器的输出端与所述振荡器的输入端电连接，所述振荡器的输出端与所述分频器的输入端电连接；
其中，所述环路滤波器为上述任一项所述的低通滤波器。
可选的，在一个信号周期内，所述锁相环在第一时间段输出频率随时间增加而增大的第一信号，在第二时间段输出频率随时间增加而减小的第二信号，其中，所述第一时间段和所述第二时间段的时长不同。
可选的，在所述第一时间段，所述低通滤波器工作在第一状态，在所述第二时间段，所述低通滤波器工作在第二状态；或，在所述第一时间段，所述低通滤波器工作在第二状态，在所述第二时间段，所述低通滤波器工作在第一状态。
可选的，如果所述低通滤波器工作在第一状态时，所述锁相环输出的信号的频率在单位时间内的变化值大于预设值，则在一个信号周期内，所述锁相环还在第三时间段输出频率不随时间增加而变化的第三信号；
其中，所述第三时间段的起始时刻为所述低通滤波器工作在第一状态对应的时间段的结束时刻。
可选的，还包括：
控制器，所述控制器用于输出第一控制信号和第二控制信号，所述第一控制信号用于控制所述低通滤波器工作在第一状态，所述第二控制信号用于控制所述低通滤波器工作在第二状态，所述第一控制信号和所述第二控制信号不同。
一种锁相环，其特征在于，所述锁相环用于产生调频连续波，所述调频连续波在时频域中的任一信号周期内均具有信号有用时间段和信号无用时间段；
其中，在所述信号无用时间段中的至少部分时间段内，所述调频连续波具有第三带宽；在所述信号有用时间段内，所述调频连续波具有第四带宽；以及
所述第三带宽大于所述第四带宽，即调频连续波在不同的时间段内设置具有不同的带宽，来减小调频连续波的相位噪声，避免调频连续波的线性度恶化。。
可选的，所述信号有用时间段包括上升沿时间段，所述信号无用时间段包括下降沿时间段和等待时间段；
其中，在所述下降沿时间段和/或所述等待时间段内，所述调频连续波具有第三带宽。
可选的，在所述下降沿时间段和所述等待时间段内，所述调频连续波具有相异的带宽时，
所述调频连续波在所述下降沿时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述等待时间段内具有所述第四带宽，或者
所述调频连续波在所述等待时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述下降沿时间段内具有所述第四带宽。
可选的，所述信号有用时间段包括下降沿时间段，所述信号无用时间段包括上升沿时间段和等待时间段；
其中，在所述上升沿时间段和/或所述等待时间段内，所述调频连续波具有第三带宽。
可选的，在所述上升沿时间段和所述等待时间段内，所述调频连续波具有相异的带宽时，
所述调频连续波在所述上升沿时间段内具有所述第三带宽，所述调频连续波在所述下降沿时间段和所述等待时间段内具有所述第四带宽，或者
所述调频连续波在所述等待时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述下降沿时间段内具有所述第四带宽。
可选的，所述锁相环包括环路滤波器，所述环路滤波器具有零点支路，所述零点支路包括带宽调整器、零点电阻和零点电容；
其中，所述带宽调整器用于改变所述零点电阻的阻值和/或所述零点电容的容值，来改变所述锁相环所产生的所述调频连续波的带宽。
可选的，所述零点支路还包括去毛刺支路；
其中，所述去毛刺支路与所述零点电容对应的带宽调整器并联，用于去除所述带宽调整器调整所述锁相环所产生的所述调频连续波的带宽时，所述零点电容上产生的毛刺信号。
可选的，所述环路滤波器为二阶低通滤波器或三阶低通滤波器。
可选的，所述锁相环应用雷达系统中，所述雷达系统包括CPU和/或SPI，所述带宽调整器具有控制端；
其中，所述CPU或SPI连接至所述控制端，用于控制所述锁相环所产生的所述调频连续波的带宽。
可选的，所述带宽调整器为MOS管或三极管。
一种雷达系统，包括信号接收模块、信号发射模块和时钟源，其中，所述信号发射模块用于基于所述时钟源中锁相环所提供的参考频率经发射天线发射电磁波信号；所述信号接收模块利用接收天线接收被目标物体所反射形成的回波，并基于所述时钟源中锁相环所提供的参考频率进行下变频处理，生成并输出中频信号；
所述锁相环为上述任一项所提供的锁相环。
可选的，所述调频连续波为毫米波，和/或，所述雷达系统为AiP雷达芯片。
本申请实施例所提供的低通滤波器，除包括第一支路和第二支路外，还包括第三支路，所述第三支路包括第一控制开关和第一调节元件，用于控制所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换，其中，在所述第一状态下，所述低通滤波器具有第一带宽，在所述第二状态下，所述低通滤波器具有第二带宽，所述第一带宽大于所述第二带宽，因此，本申请实施例所提供的低通滤波器可以在需要输出能够快速稳定的调频连续波信号时，通过所述第三支路控制所述低通滤波器工作在第一状态，以满足FMCW快速稳定要求，在需要输出具有较小的相位噪声的调频连续波信号时，通过所述第三支路控制所述低通滤波器工作在第二状态，以避免FMCW的线性度恶化。
由此可见，本申请实施例所提供的低通滤波器在一个信号周期内输出的调频连续波信号，既能满足锁相环应用时所要求的快速稳定，又具有较小的相位噪声。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为低通滤波器的一种电路结构示意图；
图2为本申请一个实施例所提供的低通滤波器的电路结构示意图；
图3为本申请另一个实施例所提供的低通滤波器的电路结构示意图；
图4为本申请又一个实施例所提供的低通滤波器的电路结构示意图；
图5为本申请再一个实施例所提供的低通滤波器的电路结构示意图；
图6为本申请又一个实施例所提供的低通滤波器的电路结构示意图；
图7为本申请再一个实施例所提供的低通滤波器的电路结构示意图；
图8为本申请又一个实施例所提供的低通滤波器的电路结构示意图；
图9为本申请再一个实施例所提供的低通滤波器的电路结构示意图；
图10为本申请又一个实施例所提供的低通滤波器的电路结构示意图；
图11为本申请再一个实施例所提供的低通滤波器的电路结构示意图；
图12为本申请一个实施例所提供的低通滤波器中控制信号产生模块的结构示意图；
图13为本申请一个实施例所提供的锁相环的系统结构示意图；
图14为本申请一个实施例所提供的锁相环的相位传递函数模型示意图；
图15为本申请一个实施例所提供的锁相环输出的调频连续波的波形图；
图16为本申请另一个实施例所提供的锁相环输出的调频连续波的波形图；
图17为本申请一个实施例所提供的雷达系统的结构示意图；
图18为本申请又一个实施例所提供的雷达系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，如何使得FMCW信号既能满足锁相环应用时所要求的快速稳定，又具有较小的相位噪声，成为本领域技术人员亟待解决的技术问题。
发明人研究发现，可以采用ADPLL(All Digital Phase Lock Loop，全数字锁相环)技术和两点调制(TPM，Two Point Modulate)技术，来使得锁相环输出的FMCW信号，既能满足锁相环应用时所要求的快速稳定，又具有较小的相位噪声，但是这种方案在使PLL带宽变宽时，需要一系列的校正算法，且需要复杂的数字算法和大量的逻辑电路。
发明人进一步研究发现，FMCW信号通常由一个时频上的三角波构成，包括上升沿，下降沿，等待时间三个阶段。在雷达和无线通讯系统中，往往只需要FMCW信号中的上升沿或者下降沿，如果有用的信号是上升沿，则需要上升沿具有较小的相位噪声，下降沿能够快速稳定，以便快速产生下一个信号周期的上升沿，反之，如果有用信号下降沿，则需要上升沿能够快速稳定以便产生下降沿，下降沿具有较小的相位噪声。而锁相环输出的FMCW信号主要受其所包括的低通滤波器输出的FMCW信号影响，如果低通滤波器输出的FMCW信号能够快速稳定，则锁相环输出的FMCW信号也能快速稳定，如果低通滤波器输出的FMCW信号具有较小的相位噪声，则锁相环输出的FMCW信号也具有较小的相位噪声。
如图1所示，图1为低通滤波器的一种电路图，该低通滤波器的传递函数为：
Figure BDA0002351149300000071
从低通滤波器的传递函数可以看出，如果保持C1和s的值不变，改变C2的容值和R2的阻值，即可改变F(s)的大小，当R2变大或者C2变小时，F(s)的值越大，所述低通滤波器的环路带宽变宽，当R2变小或者C2变大时，F(s)的值越小，所述低通滤波器的环路带宽变窄。
基于此，本申请实施例提供了一种低通滤波器，如图2所示，该低通滤波器包括：
第一支路1，所述第一支路1包括位于第一端点H和第二端点O之间的积分电容C1，用于引入第一极点；
第二支路2，所述第二支路2包括位于所述第一端点H和第二端点O之间的第一电阻R2和第一电容C2，所述第一电阻R2和第一电容C2串联，用于引入第二极点；
第三支路3，所述第三支路包括第一控制开关SW1和第一调节元件，用于控制所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换；
其中，在所述第一状态下，所述低通滤波器具有第一带宽；在所述第二状态下，所述低通滤波器具有第二带宽，所述第一带宽大于所述第二带宽。
具体应用时，如果所述低通滤波器输出的调频连续波信号中有用的信号是上升沿，则在上升沿时间段，通过所述第三支路控制所述低通滤波器工作在第二状态，使得所述低通滤波器具有较小的第二带宽，以使得所述低通滤波器输出的调频连续波信号具有较小的相位噪声和良好的线性度，在下降沿时间段，通过所述第三支路控制所述低通滤波器工作在第一状态，使得所述低通滤波器具有较大的第一带宽，以使得所述低通滤波器输出的调频连续波信号能够快速稳定，以便快速产生下一个信号周期的上升沿。
如果所述低通滤波器输出的调频连续波信号中有用的信号是下降沿，则在上升沿时间段，控制所述第三支路使得所述低通滤波器工作在第一状态，从而使得所述低通滤波器具有较大的第一带宽，以使得所述低通滤波器输出的调频连续波信号能够快速稳定，以便快速产生下降沿，在下降沿时间段，控制所述第三支路使得所述低通滤波器工作在第二状态，从而使得所述低通滤波器具有较小的第二带宽，以使得所述低通滤波器输出的调频连续波信号具有较小的相位噪声和良好的线性度。
由此可见，本申请实施例所提供的低通滤波器可以在需要输出能够快速稳定的调频连续波信号时，通过所述第三支路控制所述低通滤波器工作在第一状态，以满足FMCW快速稳定要求，在需要输出具有较小的相位噪声的调频连续波信号，通过所述第三支路控制所述低通滤波器工作在第二状态，以避免所述低通滤波器带宽较大而恶化FMCW的线性度，从而使得所述低通滤波器在一个信号周期内输出的调频连续波信号，既能满足锁相环应用时所要求的快速稳定，又具有较小的相位噪声和良好的线性度。
下面结合具体实施例对本申请实施例所提供的低通滤波器进行描述。
实施例一：
在本申请一个实施例中，如图1所示，所述第三支路与所述第一电阻R2串联，所述第一调节元件为第三电阻R2a，所述第三支路包括：并联的第三电阻R2a和第一控制开关SW1。
需要说明的是，在本申请实施例中，所述低通滤波器通过调节所述第三电阻与所述第一电阻的电连接关系，调节所述低通滤波器的带宽，当所述第一控制开关断开时，所述第三电阻与所述第一电阻串联，所述低通滤波器中所述第二支路和第三支路形成的总电阻(即零点电阻)变大，所述低通滤波器的带宽变宽，可使得所述低通滤波器输出的FMCW快速稳定，当所述第一控制开关闭合时，所述第三电阻被短路，所述第二支路和所述第三支路形成的总电阻(即零点电阻)变小，所述低通滤波器的带宽减小，避免所述低通滤波器输出的FMCW的线性度恶化。
具体的，在本申请实施例中，当需要所述FMCW快速稳定时，通过控制所述低通滤波器中所述第一控制开关断开，使得控制所述低通滤波器工作在所述第一状态，此时，所述低通滤波器中所述第二支路和第三支路的总电阻(即零点电阻)为R2+R2a，所述低通滤波器具有较大的第一带宽，以满足FMCW快速稳定要求；当需要所述FMCW具有较小的相位噪声时，通过控制所述低通滤波器中所述第一控制开关闭合，使得所述低通滤波器工作在所述第二状态，此时，所述低通滤波器中所述第二支路和第三支路的总电阻(即零点电阻)为R2，所述低通滤波器具有较小的第二带宽，以避免所述FMCW的线性度恶化。
可选的，在本申请一个实施例中，所述第一控制开关为MOS管，在本申请其他实施例中，所述第一控制开关还可以为其他控制开关，本申请对此并不做限定，具体视情况而定。
由此可见，本申请实施例所提供的低通滤波器，可以通过控制所述第三支路中的第一控制开关，控制所述第三电阻与所述第一电阻的电连接关系，调节所述低通滤波器的带宽，以使得所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换，如在FMCW需要快速稳定的时候，控制所述第一控制开关断开，使得所述第三支路中的第三电阻与所述第二支路的第一电阻串联，从而使得所述低通滤波器工作在所述第一状态，具有较大第一带宽，以满足FMCW快速稳定要求，在所述FMCW具有较小的相位噪声时(即有用信号阶段)，控制所述第一控制开关闭合，使得所述第三支路中的第三电阻被短路，从而使得所述低通滤波器工作在所述第二状态，具有较小的第二带宽，从而避免FMCW的线性度恶化。
实施例二：
如图3所示，在本申请实施例中，所述第一调节元件为第三电容C2a，所述第三支路3包括：与所述第一电容C2并联的第一子支路，所述第一子支路包括：串联的第一控制开关SW1和第三电容C2a，所述第一控制开关SW1位于第四端点A与所述第三电容C2a之间，其中，所述第四端点A为所述第一电容C2和所述第一电阻R2的公共端，公共端点C为所述第一控制开关SW1和所述第三电容C2a的公共端。
需要说明的是，在本申请实施例中，所述低通滤波器可以通过调节所述第三电容与所述第一电容的电连接关系，调节所述低通滤波器的带宽，当所述第一控制开关闭合时，所述第三电容与所述第一电容并联，所述低通滤波器中所述第二支路和第三支路形成的总电容(即零点电容)变大，所述低通滤波器的带宽减小，以避免所述低通滤波器输出的FMCW的线性度恶化，当所述第一控制开关断开时，所述第三电容被断路，所述低通滤波器中所述第二支路和所述第三支路形成的总电容(即零点电容)变小，所述低通滤波器的带宽变宽，可使得所述低通滤波器输出的FMCW快速稳定。
具体的，在本申请实施例中，当需要所述FMCW具有较小的相位噪声时，通过控制所述低通滤波器中所述第一控制开关闭合，使得所述低通滤波器工作在所述第二状态，此时，所述通滤波器中所述第二支路和第三支路的总电容(即零点电容)为C2+C2a，所述低通滤波器具有较小的第二带宽，以避免所述FMCW的线性度恶化；当需要所述FMCW快速稳定时，通过控制所述低通滤波器中所述第一控制开关断开，使得控制所述低通滤波器工作在所述第一状态，此时，所述通滤波器中所述第二支路和第三支路的总电容(即零点电容)为C2，所述低通滤波器具有较大的第一带宽，以满足FMCW快速稳定要求。
需要说明的是，在上述实施例的基础上，所述第一控制开关断开后，所述第三电容C2a的上极板保持与端点A断开前的电压值，而端点A的电压随着扫频波形在成比例的变动，当第一控制开关由断开切换为闭合时，端点A和第三电容C2a的上极板的电压差异较大，即第三电容C2a和第一电容C2上的电压存在差值，使得第一控制开关闭合后，端点A的电压值是第一控制开关闭合前端点A的电压和第三电容C2a的上极板的电压的加权平均，这样会导致端点A的电压值在第一控制开关闭合前后的差异较大，从而在端点A点产生大的毛刺，进而在扫频控制电压vcontrol上和扫频波形上产生大的毛刺。
因此，在上述实施例的基础上，在本申请一个实施例中，如图4所示，所述低通滤波器还包括：与所述第一控制开关SW1并联的第二电压跟踪支路，用于在所述低通滤波器处于第一状态时(即第一控制开关处于断开状态时)，使得所述第三电容C2a和第一控制开关SW1的公共端C的电位与所述第四端点A的电位保持一致，避免由于所述第一控制开关SW1由断开切换为闭合前，所述第三电容C2a和所述第一电容C2的上极板电压不同，而导致所述第一电容C2上极板的电压出现毛刺现象。
可选的，在上述实施例的基础上，在本申请一个实施例中，继续如图4所示，所述第二电压跟踪支路包括：第一运算放大器OP1和第四控制开关SW4，其中，所述第一运算放大器OP1的正极输入端与所述第一电容C2和第一电阻R2的公共端A电连接，负极输入端通过所述第四控制开关SW4与所述第一控制开关SW1和第三电容C2a的公共端C电连接，输出端与其负输入端电连接，其中，所述第一运算放大器OP1的负极输入端、所述第一运算放大器OP1的输出端和所述第四控制开关SW4的公共端为端点B。
具体工作时，如果所述第一控制开关断开，控制所述第四控制开关闭合，以使得所述公共端点C的电位与公共端点A的电位保持一致，即使得所述第三电容和第一控制开关的公共端的电位与所述第一电容和第一电阻的公共端的电位保持一致，从而在所述第一控制开关由断开切换为闭合状态时，所述第三电容和第一控制开关的公共端的电位以及所述第一电容和第一电阻的公共端的电位保持不变，避免所述第一控制开关SW1由断开切换为闭合时，第一电容C2上极板的信号出现毛刺现象。在所述第一控制开关闭合时，控制第四控制开关断开，将所述第二电压跟踪支路从所述低通滤波器中断开，避免所述第二电压跟踪支路对所述低通滤波器的工作造成影响。
可选的，在本申请一个实施例中，第一运算放大器OP1为单位负反馈形式的运算放大器，但本申请对此并不做限定，具体视情况而定。
由此可见，本申请实施例所提供的低通滤波器，可以通过控制所述第三支路中的第一控制开关，控制所述第三电容与所述第一电容的电连接关系，调节所述低通滤波器的带宽，以使得所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换，如当FMCW需要快速稳定的时候，控制所述第三支路中的第一控制开关断开，使得所述第三支路中的第三电容被断路，从而使得所述低通滤波器工作在所述第一状态，具有较大第一带宽，以满足FMCW快速稳定要求，在所述FMCW需要具有较小的相位噪声时(即有用信号阶段)，控制所述第一控制开关闭合，使得所述第三支路中的第三电容与所述第一电容并联，从而使得所述低通滤波器工作在所述第二状态，具有较小的第二带宽，从而避免FMCW的线性度恶化。
实施例三：
如图5所示，在本申请实施例中，所述第一调节元件包括所述第三电阻R2a和所述第三电容C2a，所述第三支路包括：与所述第一电容并联的第一子支路以及与所述第一电阻串联的第二子支路，其中，所述第一子支路包括：串联的第一控制开关和第三电容，所述第一控制开关位于第四端点与所述第三电容之间，其中，所述第四端点为所述第一电容和所述第一电阻的公共端；所述第二子支路包括：并联的第三电阻R2a和第三控制开关SW3，位于所述第一电阻R2与第一端H之间。
需要说明的是，在本申请实施例中，所述第三支路既包括所述第一子支路，又包括所述第二子支路，因此，所述低通滤波器可以通过调节所述第一子支路与所述第一电容的电连接关系，调节所述低通滤波器的带宽，也可以调节所述第二子支路与所述第一电阻的电连接关系，调节所述低通滤波器的带宽，还可以同时调节所述第一子支路与所述第一电容的电连接关系以及所述第二子支路与所述第一电阻的电连接关系，调节所述低通滤波器的带宽，本申请对此并不做限定，具体视情况而定。
由于所述低通滤波器通过调节所述第一子支路与所述第一电容的电连接关系，调节所述低通滤波器的带宽的原理与实施例二相同，所述低通滤波器通过调节所述第二子支路与所述第一电阻的电连接关系，调节所述低通滤波器的带宽的原理与实施例一相同，本申请对此不再赘述。
下面对所述低通滤波器同时调节所述第一子支路与所述第一电容的电连接关系以及所述第二子支路与所述第一电阻的电连接关系，调节所述低通滤波器的带宽的原理进行描述。
具体的，当所述第三控制开关断开时，所述第三电阻与所述第一电阻串联，所述低通滤波器中第二支路和第三支路形成的总电阻(即零点电阻)变大，所述低通滤波器的带宽变大，当所述第三控制开关闭合时，所述第三电阻被短路，所述低通滤波器中第二支路和第三支路形成的总电阻(即零点电阻)变小，所述低通滤波器的带宽变小；当所述第一控制开关断开时，所述第三电容被断路，所述低通滤波器中所述第二支路和第三支路形成的总电容(即零点电容)变小，所述低通滤波器的带宽变大，当所述第一控制开关闭合时，所述第三电容与所述第二电容并联，所述低通滤波器中所述第二支路和第三支路形成的总电容(即零点电容)变大，所述低通滤波器的带宽变小。
因此，在本申请实施例中，当需要所述FMCW快速稳定时，通过控制所述低通滤波器中所述第一控制开关和所述第三控制开关均断开，使得控制所述低通滤波器工作在所述第一状态，此时，所述低通滤波器中所述第二支路和第三支路的总电阻(即零点电阻)为R2+R2a，总电容(即零点电容)为C2，所述低通滤波器具有较大的第一带宽，以满足FMCW快速稳定要求；当需要所述FMCW具有较小的相位噪声时，通过控制所述低通滤波器中所述第一控制开关和所述第三控制开关均闭合，使得所述低通滤波器工作在所述第二状态，此时，所述低通滤波器中所述第二支路和第三支路的总电阻(即零点电阻)为R2，总电容(即零点电容)为C2+C2a，所述低通滤波器具有较小的第二带宽，以避免所述FMCW的线性度恶化。
由此可见，本申请实施例所提供的低通滤波器，可以通过控制所述第三支路中的第一控制开关和第三控制开关，分别控制所述第三电阻、第三电容与所述第二支路的电连接关系，调节所述低通滤波器的带宽，以使得所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换，如在FMCW需要快速稳定的时候，控制所述第一控制开关和所述第三控制开关断开，而使得所述低通滤波器工作在所述第一状态，具有较大的第一带宽，以满足FMCW快速稳定要求，在所述FMCW具有较小的相位噪声时(即有用信号阶段)，控制所述第一控制开关和所述第三控制开关闭合，使得所述低通滤波器工作在所述第二状态，具有较小的第二带宽，从而避免FMCW的线性度恶化。
需要说明的是，实施例一、实施例二和实施例三均是以所述低通滤波器为二阶低通滤波器为例进行描述的，但本申请对此并不做限定，在本申请的其他实施例中，所述低通滤波器还可以为三阶低通滤波器。
如果所述低通滤波器为三阶低通滤波器，在上述任一实施例所提供的低通滤波器的基础上，在本申请一个实施例中，如图6、图7和图8所示，所述低通滤波器还包括：第四支路，所述第四支路包括位于所述第一端点H和第三端点P之间的第二电阻R3以及位于所述第三端点P和所述第二端点O之间的第二电容C3，所述第二电阻R3和第二电容C3串联，用于引入第三极点，进行滤波
由于三阶低通滤波器的工作原理以为本领域技术人员所熟知，本申请对此不再重复赘述。
在上述实施例的基础上，在本申请的一个实施例中，所述第四支路还包括：位于所述第二电阻R3和所述第二电容C3之间的第二控制开关SW2，通过控制所述第二控制开关SW2的断开或者闭合，控制所述第二电阻R3和所述第二电容C3的电连接关系。
需要说明的是，在本申请实施例中，所述三阶低通滤波器中所述第二控制开关断开时，所述第二电容C3被断路，所述第三极点消失，此时所述三阶低通滤波器退化为二阶低通滤波器，所述第二电阻R3会使得所述低通滤波器的零点电阻增大，从而使得该低通滤波器的带宽变宽。所述第二控制开关闭合时，所述第二电阻和所述第三电容组成滤波支路，引入第三极点，所述第二电阻不再对所述低通滤波器的零点电阻造成影响，所述低通滤波器的零点电阻降低，所述低通滤波器的带宽变窄。
由此可见，本申请实施例提供的低通滤波器还可以通过所述第二控制开关调节所述低通滤波器的带宽。
需要说明的是，在上述实施例中，所述第二控制开关SW2断开后，所述第二电容C3的上极板电压保持所述第二控制开关SW2断开前的电压(即第三端点P的电压)，而第三端点P的电压随着扫频波形在成比例的变动，当所述第二控制开关由断开切换为闭合时，端点P和第二电容C3的上极板的电压差异较大，即第二电容C3和端点P的电压存在差值，使得第二控制开关闭合后，端点P的电压值是第二控制开关闭合前端点P的电压和第二电容C3的上极板的电压的加权平均，这样会导致端点P的电压值在第二控制开关闭合前后的差异较大，从而在端点P点产生大的毛刺，进而在扫频控制电压vcontrol上和扫频波形上产生大的毛刺。
因此，在上述实施例的基础上，在本申请一个实施例中，如图9-图11所示，所述低通滤波器还包括：与所述第二控制开关SW2并联的第一电压跟踪支路，用于在所述第二控制开关SW2断开时，使得所述第二电容C3与所述第二控制开关SW2公共端F的电位和所述第三端点P的电位保持一致，避免所述第二控制开关SW2由断开切换为闭合时，由于所述第二电容C2的上极板与所述第三端点P上的电压存在差异，导致第三端点P上的信号出现毛刺现象。
可选的，在本申请一个实施例中，继续图9-图11所示，所述第一电压跟踪支路包括：第二运算放大器OP2和第五控制开关SW5，其中，所述第二运算放大器OP2的正极输入端与所述第二控制开关SW2和第二电阻R3的公共端D电连接，负极输入端通过所述第五控制开关SW5与所述第二控制开关SW2和第二电容C3的公共端F电连接，输出端与其负输入端电连接，其中，所述第二运算放大器OP2的负极输入端、所述第二运算放大器OP2的输出端和所述第五控制开关SW5的公共端为端点E。
具体的，当所述第二控制开关断开时，控制所述第五控制开关闭合，以使得公共端点F与所述第三端点P的电位保持一致，即使得所述第二电容C3与所述第二控制开关SW2公共端F的电位与所述第三端点P的电位保持一致，从而在所述第二控制开关由断开切换为闭合前，所述第二电容C3与所述第二控制开关SW2公共端F的电位与所述第三端点P的电位保持一致，避免所述第二控制开关SW2由断开切换为闭合时，所述第二电阻R3和第二电容C3的公共端P上的信号出现毛刺现象。在所述第二控制开关闭合时，控制所述第五控制开关断开，将所述第一电压跟踪支路从所述低通滤波器中断开，避免所述第一电压跟踪支路影响所述第四支路的工作。
在上述任一实施例的基础上，在本申请的一个实施例中，所述低通滤波器还包括控制信号产生模块，所述控制信号产生模块用于控制所述第一控制开关的断开和闭合，从而控制所述低通滤波器的工作状态在第一状态和第二状态之间切换。具体的，如图12所示，在本申请的一个实施例中，所述控制信号产生模块包括扫频控制模块和处理单元，其中，所述扫频控制模块根据所述低通滤波器的应用场景确定何时切换所述低通滤波器的工作状态，然后通知所述处理单元(如CPU(Central Processing Unit，中央处理器)或者SPI(Serial Peripheral Interface，串行外设接口))产生控制所述第一控制开关断开或闭合的控制信号，控制所述低通滤波器的工作状态，使得所述低通滤波器具有不同的带宽。
综上所述，本申请实施例所提供的低通滤波器，可以通过所述第三支路控制所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换，当FMCW需要快速稳定的时候，通过所述第三支路控制所述低通滤波器工作在所述第一状态，使得所述低通滤波器具有较大的第一带宽，以满足FMCW快速稳定要求，在所述FMCW具有较小的相位噪声时(即有用信号阶段)，通过所述第三支路控制所述低通滤波器工作在所述第二状态，使得所述低通滤波器具有较小的第二带宽，从而避免FMCW的线性度恶化。
此外，本申请实施例还提供了一种包括上述任一实施例所提供的低通滤波器的锁相环。
如图13所示，图13为本申请一个实施例所提供的锁相环的系统结构示意图。本申请实施例所提供的锁相环(PLL，Phase Lock Loop)包括：鉴频鉴相器(PFD，Phase andFrequency Detecto)、电荷泵(CP)、环路滤波器(LPF，Low Pass Filter)、振荡器(VCO，Voltage Controlled Oscilator)和分频器(Divider)，其中，所述鉴频鉴相器的第一输入端为所述锁相环的输入端，所述鉴频鉴相器的第二输入端与所述分频器的输出端电连接，所述鉴频鉴相器的输出端与所述电荷泵的输入端电连接，所述电荷泵的输出端与所述环路滤波器的输入端电连接，所述环路滤波器的输出端与所述振荡器的输入端电连接，所述振荡器的输出端与所述分频器的输入端电连接；其中，所述环路滤波器为上述任一实施例所提供的低通滤波器。
具体工作时，fref为PLL的输入信号，fdiv为PLL的反馈信号，fout为PLL的输出信号，PFD和CP一起负责将fref与fdiv的相位差转换为电流信号输出给LPF；LPF将电流信号转换为电压信号并滤除高频信号输出给VCO；VCO将电压信号转换为相位信号输出；Divider根据预设的频率比N，对VCO输出的相位信号进行分频，则当PLL锁定时有：fout＝fref·N，其中，可以通过改变不同的N值得到不同的fout。
如图14所示，图14为锁相环的相位传递函数模型示意图。其中，θi(s)为PFD的输入相位；θe(s)为PFD两端输入的相位差；θo(s)为PLL最终输出相位；F(s)为LPF的传递函数；KVCO/s为VCO的线性模型，s为Laplace变换中的参数s＝α+j*ω，KVCO为VCO的增益；KD为PFD和CP的增益，具体为：
Figure BDA0002351149300000151
其中，θe为PFD两端输入的相位差，
Figure BDA0002351149300000152
为CP的输出电流，Icp为CP的工作电流。则：
PLL环路增益为：
Figure BDA0002351149300000153
PLL传递函数为：
Figure BDA0002351149300000154
由H(s)的表达式可以数学推导出：F(s)越大，PLL的环路带宽越大，F(s)越小，PLL的环路带宽越小。因此，本申请实施例所提供的锁相环可以通过调节所述F(s)的大小，来调节所述锁相环的环路带宽。
由此可见，本申请实施例所提供的锁相环，可以通过调节所述低通滤波器的带宽F(s)，来调节所述锁相环的环路带宽。具体的，在FMCW需要快速稳定的时候，可以设置所述环路滤波器具有较大的带宽，以使得所述锁相环获得较宽的环路带宽，从而使得所述锁相环输出的FMCW信号快速稳定；在FMCW需要具有较小的相位噪声时，可以设置所述环路滤波器具有较小的带宽，以使得所述锁相环获得较窄的环路带宽，从而避免恶化锁相环输出的FMCW信号的线性度。
在上述任一实施例的基础上，在本申请的一个实施例中，在一个信号周期内，所述锁相环在第一时间段输出频率随时间增加而增大的第一信号，在第二时间段输出频率随时间增加而减小的第二信号，其中，所述第一时间段和所述第二时间段的时长不同。
具体的，在本申请的一个实施例中，所述第一信号为有用信号，则在第一时间段，所述锁相环具有较小的环路带宽，在所述第二时间段，所述锁相环具有较大的环路带宽；在本申请的另一个实施例中，所述第二信号为有用信号，则所述第一时间段具有较大的环路带宽，在所述第二时间段具有较小的环路带宽。
下面结合具体实施例进行描述。
在上述实施例的基础上，在本申请一个实施例中，所述第二信号为有用信号，如图15所示，在一个信号周期T内，在所述第一时间段t1-t2，所述低通滤波器工作在第一状态，所述低通滤波器具有较大的所述第一宽带，以使得所述锁相环产生所述第一信号能快速稳定；在所述第二时间段t3-t4，所述低通滤波器工作在第二状态，所述低通滤波器具有较小的第二宽带，以使得所述锁相环产生所述第二信号具有较小的相位噪声和良好的线性度。
在上述实施例的基础上，在本申请一个实施例中，如果所述低通滤波器工作在第一状态时，所述锁相环输出的信号的频率在单位时间内的变化值大于预设值，则在一个信号周期T内，所述锁相环还在第三时间段t2-t3输出频率不随时间增加而变化的第三信号；其中，所述第三时间段的起始时刻为所述低通滤波器工作在第一状态对应的时间段的结束时刻，以避免所述第一信号对所述第二信号造成影响。
需要说明的是，在本申请实施例中，在所述第一信号的斜率不变的前提下，增大所述低通滤波器的带宽，还可以有效缩短第三时间段的时长，从而缩短所述调频连续波的周期。
在本申请另一个实施例中，所述第一信号为有用信号，如图16所示，在一个信号周期T内，在所述第一时间段t1-t2，所述低通滤波器工作在第二状态，所述低通滤波器具有较小的第二宽带，以使得所述锁相环产生所述第二信号，具有较小的相位噪声和较好的线性度；在所述第二时间段t2-t3，所述低通滤波器工作在第一状态，所述低通滤波器具有较大的第一宽带，以使得所述锁相环产生所述第一信号能快速稳定。
在上述实施例的基础上，在本申请一个实施例中，如果所述低通滤波器工作在第一状态时，所述锁相环输出的信号的频率在单位时间内的变化值大于预设值，则在一个信号周期T内，所述锁相环还在第三时间段t3-t4输出频率不随时间增加而变化的第三信号；其中，所述第三时间段的起始时刻为所述低通滤波器工作在第一状态对应的时间段的结束时刻，以避免所述第二信号对下一周期的第一信号造成影响。
需要说明的是，在本申请实施例中，在所述第二信号的斜率不变的前提下，增大所述低通滤波器的带宽，还可以有效缩短第三时间段的时长，从而缩短所述调频连续波的周期。
可选的，在上述任一实施例的基础上，在本申请一个实施例中，所述预设值为所述锁相环在第一时间段输出的带宽值的1/10，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述锁相环还包括：
控制器，所述控制器用于输出第一控制信号和第二控制信号，所述第一控制信号用于控制所述低通滤波器工作在第一状态，所述第二控制信号用于控制所述低通滤波器工作在第二状态，所述第一控制信号和所述第二控制信号不同。
具体的，在FMCW需要快速稳定的时候，通过所述控制器输出第一控制信号至所述低通滤波器，控制所述低通滤波器工作在所述第一状态，使得所述低通滤波器具有较大的第一带宽，从而使得所述锁相环产生所述第一信号能快速稳定；在有用信号阶段(即FMCW需要具有良好的线性度和较小的相位噪声时)，通过所述控制器输出第二控制信号至所述低通滤波器，控制所述低通滤波器工作在所述第二状态，使得所述低通滤波器具有较小的第二带宽，从而使得所述锁相环产生所述第二信号的线性度良好。
另外，本申请实施例还提供了一种锁相环，所述锁相环用于产生调频连续波，所述调频连续波在时频域中的任一信号周期内均具有信号有用时间段和信号无用时间段；其中，在所述信号无用时间段中的至少部分时间段内，所述调频连续波具有第三带宽；在所述信号有用时间段内，所述调频连续波具有第四带宽；以及所述第三带宽大于所述第四带宽。
在上述实施例的基础上，在本申请的一个实施例中，在所述信号无用时间段中的至少部分时间段内，所述调频连续波具有第三带宽包括在所述信号无用时间段中的部分时间段内，所述调频连续波具有第三带宽；在本申请的另一个实施例中，在所述信号无用时间段中的至少部分时间段内，所述调频连续波具有第三带宽包括：在所述信号无用时间段的全部时间段内，所述调频连续波具有第三带宽，本申请对此并不做限定，具体视情况而定。
由此可见，本申请实施例所提供的锁相环中，在所述调频连续波在时频域中的任一信号周期内有用时间段，所述调频连续波具有较小的第四带宽，从而使得所述调频连续波中的有用信号具有较小的相位噪声和较好的线性度，在所述调频连续波在时频域中的任一信号周期内无用时间段的至少部分时间段，所述调频连续波具有较大的第三带宽，从而使得所述调频连续波中的无用信号可以快速稳定，缩短所述调频连续波的信号周期。
具体的，在上述实施例的基础上，在本申请的一个实施例中，所述信号有用时间段包括上升沿时间段，所述信号无用时间段包括下降沿时间段和等待时间段。
如图16所示，图16所示的调频连续波由一个时频上的三角波构成，即由上升沿，下降沿，等待时间三个阶段构成，其中，信号有用时间段包括上升沿时间段t1-t2，即信号频率随时间的增加而增大；所述信号无用时间段包括下降沿时间段t2-t3和等待时间段t3-t4，在下降沿时间段t2-t3，信号频率随时间的增加而减小，在等待时间段t3-t4，随着时间的增加，信号频率保持不变。
在上述实施例的基础上，在本申请的一个实施例中，在所述下降沿时间段t2-t3，所述调频连续波具有第三带宽；在本申请的另一个实施例中，在所述等待时间段t3-t4内，所述调频连续波具有第三带宽，在本申请的又一个实施例中，在所述下降沿时间段t2-t3和所述等待时间段t3-t4内，所述调频连续波均具有第三带宽，本申请对此并不做限定，具体视情况而定。
可选的，在上述实施例的基础上，在本申请一个实施例中，在所述下降沿时间段和所述等待时间段内，所述调频连续波具有相异的带宽。具体的，在本申请的一个实施例中，所述调频连续波在所述下降沿时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述等待时间段内具有所述第四带宽；在本申请的另一个实施例中，所述调频连续波在所述等待时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述下降沿时间段内具有所述第四带宽，本申请对此并不做限定，具体视情况而定。
在本申请的另一个实施例中，所述信号有用时间段包括下降沿时间段，所述信号无用时间段包括上升沿时间段和等待时间段。
如图15所示，所述调频连续波由一个时频上的三角波构成，即由下降沿，上升沿，等待时间三个阶段构成，其中，信号有用时间段包括下降沿时间段t3-t4，即信号频率随时间的增加而减小；所述信号无用时间段包括上升沿时间段t1-t2和等待时间段t2-t3，在上升沿时间段t1-t2，信号频率随时间的增加而增大，在等待时间段t2-t3，随着时间的增加，信号频率保持不变。
在上述实施例的基础上，在本申请的一个实施例中，在所述上升沿时间段，所述调频连续波具有第三带宽；在本申请的另一个实施例中，在所述等待时间段内，所述调频连续波具有第三带宽，在本申请的又一个实施例中，在所述上升沿时间段和所述等待时间段内，所述调频连续波均具有第三带宽，本申请对此并不做限定，具体视情况而定。
可选的，在上述实施例的基础上，在本申请一个实施例中，在所述上升沿时间段和所述等待时间段内，所述调频连续波具有相异的带宽。具体的，在本申请的一个实施例中，所述调频连续波在所述上升沿时间段内具有所述第三带宽，所述调频连续波在所述下降沿时间段和所述等待时间段内具有所述第四带宽；在本申请的另一个实施例中，所述调频连续波在所述等待时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述下降沿时间段内具有所述第四带宽，本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请一个实施例中，所述锁相环包括环路滤波器，所述环路滤波器具有零点支路，所述零点支路包括带宽调整器、零点电阻和零点电容；其中，所述带宽调整器用于改变所述零点电阻的阻值和/或所述零点电容的容值，以改变所述锁相环所产生的所述调频连续波的带宽。
在上述实施例的基础上，在本申请一个实施例中，所述环路滤波器为二阶低通滤波器，在本申请的另一个实施例中，所述环路滤波器为三阶低通滤波器，本申请对此并不做限定，具体视情况而定。
需要说明的是，在上述实施例中，所述带宽调整期在改变所述零点电容的容值，以改变所述锁相环所产生的所述调频连续波的带宽时，所述零点电容上的信号可能会产生毛刺信号，因此，在上述任一实施例的基础上，在本申请的一个实施例中，所述零点支路还包括去毛刺支路，其中，所述去毛刺支路与所述带宽调整器并联，用于去除所述带宽调整器调整所述锁相环所产生的所述调频连续波的带宽时，所述零点电容上产生的毛刺信号。
在上述任一实施例的基础上，在本申请一个实施例中，所述锁相环应用雷达系统中，所述雷达系统包括CPU和/或SPI，所述带宽调整器具有控制端；其中，所述CPU或SPI连接至所述控制端，用于控制所述锁相环所产生的所述调频连续波的带宽。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述带宽调整器为MOS管或三极管，所述CPU或SPI连接至所述MOS管或三极管的控制端，以通过控制所述MOS管或三极管的断开状态和闭合状态的切换，控制所述锁相环所产生的所述调频连续波的带宽，但本申请对此并不做限定，具体视情况而定。
相应的，本申请实施例还提供了一种雷达系统，如图17所示，所述雷达系统包括：信号接收模块10、信号发射模块20和时钟源30，其中，所述信号发射模块20用于基于所述时钟源30中锁相环所提供的参考频率经发射天线发射电磁波信号；所述信号接收模块10利用接收天线接收被目标物体所反射形成的回波，并基于所述时钟源30中锁相环所提供的参考频率进行下变频处理，生成并输出中频信号；所述锁相环为上述任一实施例所提供的锁相环。
可选的，在本申请的一个实施例中，所述调频连续波为毫米波，即所述雷达系统为毫米雷达系统，可应用于自动驾驶、工业自动化、智能家电以及安检等领域中。
如图18所示，在本申请的一个具体实施例中，该雷达系统还包括模数转换模块40和信号处理模块50，其中，所述信号发射模块20基于时钟源30中锁相环所提供的参考频率经发射天线发射电磁波信号；信号接收模块10利用接收天线接收被目标物体所反射形成的回波，并基于时钟源30中锁相环所提供的参考频率进行下变频处理，进而生成并输出中频信号至模数转换模块40，经所述模数转换模块40处理后传输给信号处理模块50，利用信号处理模块50对该模数转换模块40所输出的数字信号进行信号处理，进而实现对目标物的测距、测速、成像等操作。但本申请对此并不做限定，具体视情况而定。
可选的，在本申请的一个实施例中，所述雷达系统为AiP雷达芯片，在本申请的其他实施例中，所述雷达系统还可以为其他类型的雷达系统，但本申请对此并不做限定，具体视情况而定。
综上可知，本申请实施例所提供的锁相环和雷达系统，可以通过调节所述低通滤波器的工作状态，来调节所述锁相环所产生的所述调频连续波的带宽，从而使得包括该锁相环的雷达系统利用所述锁相环产生的所述调频连续波的带宽，在所述信号有用时间段内控制所述锁相环产生的所述调频连续波的带宽变窄，使得所述锁相环输出的调频连续波具有较小的相位噪声和良好的限定度，在所述信号无用时间段内控制所述锁相环产生的所述调频连续波的带宽变宽，使得所述锁相环输出的调频连续波能快速稳定。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (25)

1.一种锁相环，其特征在于，所述锁相环用于产生调频连续波，所述调频连续波在时频域中的任一信号周期内均具有信号有用时间段和信号无用时间段；
其中，在所述信号无用时间段中的至少部分时间段内，所述调频连续波具有第三带宽；在所述信号有用时间段内，所述调频连续波具有第四带宽；以及
所述第三带宽大于所述第四带宽。
2.根据权利要求1所述的锁相环，其特征在于，所述信号有用时间段包括上升沿时间段，所述信号无用时间段包括下降沿时间段和等待时间段；
其中，在所述下降沿时间段和/或所述等待时间段内，所述调频连续波具有第三带宽。
3.根据权利要求2所述的锁相环，其特征在于，在所述下降沿时间段和所述等待时间段内，所述调频连续波具有相异的带宽时，
所述调频连续波在所述下降沿时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述等待时间段内具有所述第四带宽，或者
所述调频连续波在所述等待时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述下降沿时间段内具有所述第四带宽。
4.根据权利要求1所述的锁相环，其特征在于，所述信号有用时间段包括下降沿时间段，所述信号无用时间段包括上升沿时间段和等待时间段；
其中，在所述上升沿时间段和/或所述等待时间段内，所述调频连续波具有第三带宽。
5.根据权利要求4所述的锁相环，其特征在于，在所述上升沿时间段和所述等待时间段内，所述调频连续波具有相异的带宽时，
所述调频连续波在所述上升沿时间段内具有所述第三带宽，所述调频连续波在所述下降沿时间段和所述等待时间段内具有所述第四带宽，或者
所述调频连续波在所述等待时间段内具有所述第三带宽，所述调频连续波在所述上升沿时间段和所述下降沿时间段内具有所述第四带宽。
6.根据权利要求1所述的锁相环，其特征在于，所述锁相环包括环路滤波器，所述环路滤波器具有零点支路，所述零点支路包括带宽调整器、零点电阻和零点电容；
其中，所述带宽调整器用于改变所述零点电阻的阻值和/或所述零点电容的容值，来改变所述锁相环所产生的所述调频连续波的带宽。
7.根据权利要求6所述的锁相环，其特征在于，所述零点支路还包括去毛刺支路；
其中，所述去毛刺支路与所述零点电容对应的带宽调整器并联，用于去除所述带宽调整器调整所述锁相环所产生的所述调频连续波的带宽时，所述零点电容上产生的毛刺信号。
8.根据权利要求6所述的锁相环，其特征在于，所述环路滤波器为二阶低通滤波器或三阶低通滤波器。
9.根据权利要求6所述的锁相环，其特征在于，所述锁相环应用雷达系统中，所述雷达系统包括CPU和/或SPI，所述带宽调整器具有控制端；
其中，所述CPU或SPI连接至所述控制端，用于控制所述锁相环所产生的所述调频连续波的带宽。
10.根据权利要求9所述的锁相环，其特征在于，所述带宽调整器为MOS管或三极管。
11.一种低通滤波器，其特征在于，包括：
第一支路，所述第一支路包括位于第一端点和第二端点之间的积分电容；
第二支路，所述第二支路包括位于所述第一端点和第二端点之间的第一电阻和第一电容，所述第一电阻和第一电容串联；
第三支路，所述第三支路包括第一控制开关和第一调节元件，用于控制所述低通滤波器在一个信号周期内在第一状态和第二状态之间切换；
其中，在所述第一状态下，所述低通滤波器具有第一带宽；在所述第二状态下，所述低通滤波器具有第二带宽，所述第一带宽大于所述第二带宽。
12.根据权利要求11所述的低通滤波器，其特征在于，还包括：
第四支路，所述第四支路包括位于所述第一端点和第三端点之间的第二电阻以及位于所述第三端点和所述第二端点之间的第二电容。
13.根据权利要求12所述的低通滤波器，其特征在于，所述第四支路还包括：位于所述第三端点和所述第二电容之间的第二控制开关。
14.根据权利要求13所述的低通滤波器，其特征在于，还包括：
第一电压跟踪支路，用于在所述第二控制开关断开时，使得所述第二电容与所述第二控制开关公共端的电位和所述第三端点的电位保持一致。
15.根据权利要求11-14中任一项所述的低通滤波器，其特征在于，所述第三支路包括：与所述第一电容并联的第一子支路，所述第一子支路包括：串联的第一控制开关和第三电容，所述第一控制开关位于第四端点与所述第三电容之间，其中，所述第四端点为所述第一电容和所述第一电阻的公共端。
16.根据权利要求15所述的低通滤波器，其特征在于，所述第三支路还包括：与所述第一电阻串联的第二子支路，所述第二子支路包括：并联的第三电阻和第三控制开关。
17.根据权利要求15所述的低通滤波器，其特征在于，所述低通滤波器还包括：
第二电压跟踪支路，用于在所述低通滤波器处于第一状态时，使得所述第三电容和第一控制开关的公共端的电位与所述第四端点的电位保持一致。
18.根据权利要求11-14中任一项所述的低通滤波器，其特征在于，所述第三支路包括：并联的第三电阻和第一控制开关，所述第三支路与所述第一电阻串联。
19.一种锁相环，其特征在于，包括鉴频鉴相器、电荷泵、环路滤波器、振荡器和分频器，其中，所述鉴频鉴相器的第一输入端为所述锁相环的输入端，所述鉴频鉴相器的第二输入端与所述分频器的输出端电连接，所述鉴频鉴相器的输出端与所述电荷泵的输入端电连接，所述电荷泵的输出端与所述环路滤波器的输入端电连接，所述环路滤波器的输出端与所述振荡器的输入端电连接，所述振荡器的输出端与所述分频器的输入端电连接；
其中，所述环路滤波器为权利要求11-18任一项所述的低通滤波器。
20.根据权利要求19所述的锁相环，其特征在于，在一个信号周期内，所述锁相环在第一时间段输出频率随时间增加而增大的第一信号，在第二时间段输出频率随时间增加而减小的第二信号，其中，所述第一时间段和所述第二时间段的时长不同。
21.根据权利要求20所述的锁相环，其特征在于，在所述第一时间段，所述低通滤波器工作在第一状态，在所述第二时间段，所述低通滤波器工作在第二状态；或，在所述第一时间段，所述低通滤波器工作在第二状态，在所述第二时间段，所述低通滤波器工作在第一状态。
22.根据权利要求21所述的锁相环，其特征在于，如果所述低通滤波器工作在第一状态时，所述锁相环输出的信号的频率在单位时间内的变化值大于预设值，则在一个信号周期内，所述锁相环还在第三时间段输出频率不随时间增加而变化的第三信号；
其中，所述第三时间段的起始时刻为所述低通滤波器工作在第一状态对应的时间段的结束时刻。
23.根据权利要求19所述的锁相环，其特征在于，还包括：
控制器，所述控制器用于输出第一控制信号和第二控制信号，所述第一控制信号用于控制所述低通滤波器工作在第一状态，所述第二控制信号用于控制所述低通滤波器工作在第二状态，所述第一控制信号和所述第二控制信号不同。
24.一种雷达系统，其特征在于，包括信号接收模块、信号发射模块和时钟源，其中，所述信号发射模块用于基于所述时钟源中锁相环所提供的参考频率经发射天线发射电磁波信号；所述信号接收模块利用接收天线接收被目标物体所反射形成的回波，并基于所述时钟源中锁相环所提供的参考频率进行下变频处理，生成并输出中频信号；
所述锁相环为权利要求1-10、19-23中任一项所提供的锁相环。
25.根据权利要求24所述的雷达系统，其特征在于，所述调频连续波为毫米波，和/或
所述雷达系统为AiP雷达芯片。
CN201911415741.5A 2019-12-31 2019-12-31 低通滤波器、锁相环以及雷达系统 Active CN111030683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911415741.5A CN111030683B (zh) 2019-12-31 2019-12-31 低通滤波器、锁相环以及雷达系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911415741.5A CN111030683B (zh) 2019-12-31 2019-12-31 低通滤波器、锁相环以及雷达系统

Publications (2)

Publication Number Publication Date
CN111030683A true CN111030683A (zh) 2020-04-17
CN111030683B CN111030683B (zh) 2024-04-09

Family

ID=70197879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911415741.5A Active CN111030683B (zh) 2019-12-31 2019-12-31 低通滤波器、锁相环以及雷达系统

Country Status (1)

Country Link
CN (1) CN111030683B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111953344A (zh) * 2020-08-21 2020-11-17 加特兰微电子科技(上海)有限公司 电荷泵、鉴频鉴相器、锁相环、电子装置以及设备
CN114499505A (zh) * 2022-01-20 2022-05-13 深圳市恒昌通电子有限公司 一种环路滤波器及锁相环电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622788A (zh) * 2007-03-07 2010-01-06 哉英电子股份有限公司 Pll频率合成器
CN104579324A (zh) * 2013-10-18 2015-04-29 现代摩比斯株式会社 调频连续波雷达系统及其运用方法
CN106788422A (zh) * 2017-01-10 2017-05-31 成都旋极星源信息技术有限公司 一种用于车载毫米波雷达系统锁相环芯片
CN109239676A (zh) * 2018-08-24 2019-01-18 瑞达微（北京）科技有限责任公司 一种调频连续波产生装置
US20190158022A1 (en) * 2017-11-21 2019-05-23 Infineon Technologies Ag System and method for a vco
CN110289853A (zh) * 2019-07-19 2019-09-27 加特兰微电子科技(上海)有限公司 振荡器、锁相环以及雷达系统
CN110391810A (zh) * 2018-04-17 2019-10-29 英飞凌科技股份有限公司 在本地振荡器的锁相环中的带宽调节
US20190377078A1 (en) * 2018-06-06 2019-12-12 Nxp Usa, Inc. Boosted return time for fast chirp pll and calibration method
CN110622026A (zh) * 2017-03-02 2019-12-27 西梅奥有限公司 用于环境检测的方法和装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622788A (zh) * 2007-03-07 2010-01-06 哉英电子股份有限公司 Pll频率合成器
CN104579324A (zh) * 2013-10-18 2015-04-29 现代摩比斯株式会社 调频连续波雷达系统及其运用方法
CN106788422A (zh) * 2017-01-10 2017-05-31 成都旋极星源信息技术有限公司 一种用于车载毫米波雷达系统锁相环芯片
CN110622026A (zh) * 2017-03-02 2019-12-27 西梅奥有限公司 用于环境检测的方法和装置
US20190158022A1 (en) * 2017-11-21 2019-05-23 Infineon Technologies Ag System and method for a vco
CN110391810A (zh) * 2018-04-17 2019-10-29 英飞凌科技股份有限公司 在本地振荡器的锁相环中的带宽调节
US20190377078A1 (en) * 2018-06-06 2019-12-12 Nxp Usa, Inc. Boosted return time for fast chirp pll and calibration method
CN109239676A (zh) * 2018-08-24 2019-01-18 瑞达微（北京）科技有限责任公司 一种调频连续波产生装置
CN110289853A (zh) * 2019-07-19 2019-09-27 加特兰微电子科技(上海)有限公司 振荡器、锁相环以及雷达系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KASHIF SIDDIQ ET AL.: "Phase Noise in FMCW Radar Systems", IEEE TRANSACTIONS ON AEROSPACE AND ELECTRONIC SYSTEMS, vol. 55, no. 1, 28 February 2019 (2019-02-28), pages 70 - 81, XP011710019, DOI: 10.1109/TAES.2018.2847999 *
吕郁: "自适应带宽时钟发生器的抖动一致性研究", vol. 2011, no. 2, pages 76 - 77 *
尹波 等: "汽车防撞雷达频率源的相位噪声分析", 雷达科学与技术, vol. 16, no. 6, 31 December 2018 (2018-12-31), pages 667 - 675 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111953344A (zh) * 2020-08-21 2020-11-17 加特兰微电子科技(上海)有限公司 电荷泵、鉴频鉴相器、锁相环、电子装置以及设备
CN111953344B (zh) * 2020-08-21 2024-04-09 加特兰微电子科技(上海)有限公司 电荷泵、鉴频鉴相器、锁相环、电子装置以及设备
CN114499505A (zh) * 2022-01-20 2022-05-13 深圳市恒昌通电子有限公司 一种环路滤波器及锁相环电路

Also Published As

Publication number Publication date
CN111030683B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
US8669796B2 (en) Clock generator, semiconductor device, and clock generating method
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
JP2011160279A (ja) 位相ロックループ回路およびそれを用いた電子機器
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
US7755437B2 (en) Phase locked loop system having locking and tracking modes of operation
CN109660253B (zh) 一种数字振幅控制的压控振荡器
CN105577183B (zh) 一种双环路电荷泵带宽自适应锁相环
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
US7741889B2 (en) Phase locked loop with phase rotation for spreading spectrum
CN114710153A (zh) 一种锁相环装置、锁相环装置的锁定方法及雷达系统
US20090086795A1 (en) Method and system for a low-complexity variable frequency oscillator using direct digital frequency synthesis
US7656214B1 (en) Spread-spectrum clock generator
CN106992762B (zh) 放大器及其控制方法和信号处理系统
US11025257B2 (en) Devices and methods for generating a broadband frequency signal
US8638141B1 (en) Phase-locked loop
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US8995506B2 (en) Transceiver with sub-sampling based frequency synthesizer
US7605663B2 (en) Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof
CN210093195U (zh) 振荡器、锁相环以及雷达系统
US7167059B2 (en) Circuit for generating spread spectrum clock
JP2001320235A (ja) 電圧制御発振器
KR100341622B1 (ko) 차동 차지펌프를 이용한 위상동기루프의 필터부
CN111800127A (zh) 锁相环电路
CN110506394B (zh) 频率产生器
US20150188552A1 (en) Phase locked loop and control method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant