CN114785340A - 一种基于可编程电容阵列的频带锁相环 - Google Patents

一种基于可编程电容阵列的频带锁相环 Download PDF

Info

Publication number
CN114785340A
CN114785340A CN202210423108.6A CN202210423108A CN114785340A CN 114785340 A CN114785340 A CN 114785340A CN 202210423108 A CN202210423108 A CN 202210423108A CN 114785340 A CN114785340 A CN 114785340A
Authority
CN
China
Prior art keywords
circuit
frequency
phase
path
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210423108.6A
Other languages
English (en)
Inventor
耿莉
陈富伟
辛有泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202210423108.6A priority Critical patent/CN114785340A/zh
Publication of CN114785340A publication Critical patent/CN114785340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于可编程电容阵列的频带锁相环，鉴频鉴相器电路依次连接电荷泵电路、开关环路滤波器和多频带压控振荡器电路，多频带压控振荡器电路经可编程分频器电路与鉴频鉴相器电路连接，鉴频鉴相器电路经开关控制电路与开关环路滤波器连接；参考时钟信号clk_ref和clk_div经鉴频鉴相器产生控制信号UP和DN，电荷泵将接收到的脉冲差信号转换成电流信号，随后经过环路滤波器转变为电压信号用于控制压控振荡器的频率变化，通过改变负载电容实现离散调频，利用可编程的电容阵列结构获得频率输出范围，经分频器将输出反馈回鉴频鉴相器，实现环路锁定。本发明在降低压控振荡器增益情况下实现了较低的压控振荡器的相位噪声，同时获得较宽的输出频率范围。

Description

一种基于可编程电容阵列的频带锁相环
技术领域
本发明属于低功耗集成电路设计的频率综合器技术领域，具体涉及一种基于可编程电容阵列的频带锁相环。
背景技术
随着时代的发展以及科学技术的不断更迭，传统的图像传感器已经不能满足日常需求，近几年激光雷达在智能手机、机器视觉、自动驾驶等领域发挥着越来越重要的作用。目前主流的飞行时间(ToF)型激光雷达方案，通过计算发射激光脉冲到被测物体的往返时间获得距离信息，因此对于锁相环(PLL)电路的噪声、功耗以及抗工艺电压温度(Process,Voltage,Temprature,PVT)变化等要求也远高于其他应用。
PLL作为一种能够使反馈信号相位跟踪输入信号相位的闭环自动控制系统，它能够实现信号同步，倍频，频率综合等功能。传统模拟锁相环结构简单，线性度高，但是频率锁定范围窄；数模混合锁相环相位噪声性能好，工作频率高；全数字锁相环集成度高，占用面积小，但是工作频率不高。目前模拟锁相环应用很少，全数字锁相环的输出频率有待提高，因此数模混合锁相环仍被广泛应用在无线通信收发机、数据时钟恢复和时钟生成等领域。此外，带宽的设计直接决定了环路的噪声传输特性的好坏，带宽越大，锁定速度越快，但越有利于噪声的传输，反之，带宽越小，环路锁定速度越慢，但越不利于噪声的传输，输出噪声性能也越好。因此如何平衡这两者之间的折衷从而达到最优解一直是研究的重点，目前有很多有关数模混合锁相环的文献主要致力于低噪声、低功耗的研究，也出现了各种改进结构。
ToF激光雷达探测领域，对于PLL电路低功耗、低噪声以及抗PVT变化等性能始终是关注的重点。作为整个雷达系统的重要组成部分，时钟信号噪声越小越有利于雷达系统的测距精度、时钟信号越稳定对于系统标定的压力越小、时钟信号能提供的调谐范围越宽就越有便于更复杂的片上数字处理与功能实现。
传统的锁相环大多只能工作在单一频率，如图1所示，无法满足激光雷达系统对多频率时钟源的需求，同时基于环形振荡器结构的抗PVT变化能力不能满足ToF激光雷达的需求。
现有方案1采用动态高阈值电压和开关耦合技术提供高驱动电流，由于采用低功耗设计，限制了锁相环整体结构的环路带宽，仅为150KHz。
现有方案2采用新型电荷泵结构，在输出频率500MHz条件下的rms抖动为16.9ps，在1MHz频偏处的相位噪声为-94dBC/Hz。该结构环路输出的rms抖动较大。
现有方案3介绍了一种具有电源噪声补偿前馈环形压控振荡器，通过调整前馈路径和直接路径中的驱动强度来补偿由电源噪声引起的振荡频率波动；但是由于结构的限制，环路最优带宽仅为200KHz，导致环路锁定时间较长。
现有方案4通过一种快速相位误差校正技术，来更好的抑制VCO的频率抖动，该技术模拟了注入锁定锁相环的相位重新对齐机制，从而可以在短时间内集中去除VCO的累积抖动，并使用选择性频率调谐技术，从而进一步抑制参考杂散水平，这种实现方式静态功耗较大，且抗PVT变化能力不行。
现有方案5采用一种小面积电荷泵电流注入技术，利用嵌入式启动电路以及快速锁定自偏置的方法，环路带宽还需重新优化。
发明内容
本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于可编程电容阵列的频带锁相环，利用可编程电容阵列结构，在降低压控振荡器增益情况下实现了较低的压控振荡器的相位噪声，同时获得较宽的输出频率范围。
本发明采用以下技术方案：
一种基于可编程电容阵列的频带锁相环，包括鉴频鉴相器电路，鉴频鉴相器电路依次连接电荷泵电路CP、开关环路滤波器SLPF和多频带压控振荡器电路VCO连接，多频带压控振荡器电路VCO经可编程分频器电路与鉴频鉴相器电路连接，鉴频鉴相器电路经开关控制电路与开关环路滤波器连接；
参考时钟信号clk_ref和clk_div经鉴频鉴相器PFD产生控制信号UP和DN，电荷泵将接收到的脉冲差信号转换成电流信号，随后经过环路滤波器转变为电压信号用于控制压控振荡器的频率变化，通过改变负载电容实现离散调频，利用可编程的电容阵列结构获得频率输出范围，经分频器将输出反馈回鉴频鉴相器，实现环路锁定。
具体的，开关环路滤波器SLPF包括功率开关SW，功率开关SW的源级S分两路，一路连接电荷泵电路CP，另一路经电容C1接地；功率开关SW的的栅极与开关控制电路连接；功率开关SW的漏极分四路，第一路经电阻R和电容C2接地，第二路经电容C3与电容C2共地连接，第三路与多频带压控振荡器电路VCO连接，第四路经频带切换电路与多频带压控振荡器电路VCO连接。
进一步的，开关环路滤波器的开关在锁相环处于锁定状态时工作，检测到锁相环锁定或基本锁定后开启开关环路滤波器。
更进一步的，功率开关SW为MOS管。
具体的，多频带压控振荡器电路包括偏置电路以及环形振荡器电路，偏置电路包括M1，电源VDD与M1的源极连接，M1的栅极连接偏置电位Vb，M1的漏极分三路，第一路与M2的源极连接，第二路经电容C接地，第三路与环形振荡器的控制电压Vcont连接，M2的栅极与控制电压Vc连接，M2的漏极与GND连接，环形振荡器电路包括三级差分反相器模块，控制电压Vcout与M3和M4的衬底电位连接，电源电压VDD与M3的源极、M4的源极、M7的源极、M8的源极连接，M7的栅极与M3的栅极、M5的栅极连接，M7的漏极分五路，第一路与M3的漏极连接，第二路与M1的源极连接，第三路与M5的漏极连接，第四路与负载电容阵列连接，负载电容的另一端经开关S接地，第五路与M2的栅极连接，M8的栅极与M4的栅极、M6的栅极连接，M8的漏极分五路，第一路与M4的漏极连接，第二路与M2的源极连接，第三路与M6的漏极连接，第四路与负载电容阵列连接，负载电容的另一端经开关S接地，第五路与M1的栅极连接，M1的漏极、M2的漏极、M5的源极、M6的源极与GND连接。
进一步的，环形振荡器的延时单元通过改变PMOS管的N阱偏置电压Vsb改变延时单元的充电电流，继而改变振荡频率。
更进一步的，多频带压控振荡器VCO采用环形振荡器结构。
具体的，多频带压控振荡器电路VCO的控制电压为0.3～0.8V，压控增益为50～120MHz/V。
具体的，多频带压控振荡器电路VCO连接具有高电源抑制比的LDO，用于提供低噪声的电源电压VDD。
具体的，频带锁相环还包括锁定检测电路和频带切换电路，锁定检测电路一端连接参考时钟信号和反馈时钟信号，另一端连接开关控制电路，频带切换电路一端连接环路滤波器电路，另一端连接压控振荡器电路。
与现有技术相比，本发明至少具有以下有益效果：
一种基于可编程电容阵列的频带锁相环，包括鉴频鉴相器电路，鉴频鉴相器电路连接电荷泵电路CP，将参考时钟信号与反馈时钟信号的相位差传递到电荷泵中，电荷泵电路与开关环路滤波器的输入端连接，将相位差值信号转换成电流脉冲信号并接入到环路滤波器中，环路滤波器的输出端与压控振荡器连接，环路滤波器滤除信号中的高频成分，并将脉冲电流信号转换成电压信号接到环形振荡器的压控点上，压控振荡器电路输出端与分频器连接，分频器将反馈信号连接到鉴频鉴相器的输入端，以此形成环路锁定，其中鉴频鉴相器电路经开关控制电路与开关环路滤波器连接，用于降低环路电信号的扰动。
进一步的，开关环路滤波器SLPF包括功率开关SW，功率开关SW的源级S分两路，一路连接电荷泵电路CP，另一路经电容C1接地，功率开关SW的的栅极与开关控制电路连接，功率开关SW的漏极分四路，第一路经电阻R和电容C2接地，第二路经电容C3与电容C2共地连接，第三路与多频带压控振荡器电路VCO连接，第四路经频带切换电路与多频带压控振荡器电路VCO连接。
进一步的，开关环路滤波器的开关只有在锁相环处于锁定状态时才工作，锁定检测电路检测到锁相环锁定或基本锁定后开启开关环路滤波器，可以降低压控电位的电压扰动。
进一步的，由于开关SW也是MOS管实现，也存在时钟馈通效应，但是SW的尺寸较小，电荷注入与时钟馈通的影响要小得多，并且不存在电流失配与时间失配的问题，所以经过SW后VCO的控制电压Vcont相比于V0的波动要小得多。
进一步的，振荡器电路主要由两类组成，其中LC振荡器的相噪比环形振荡器要好，多用于要求比较高的通信领域，但是需要电容电感器件，面积占用较大且调谐范围窄，环形振荡器本身具有宽输出频率范围、结构简单、小面积等优势，广泛应用在数字时钟发生器、短距离有线数据传输等对相位噪声要求较宽松的电路中，另外为了更好匹配时间数字转换器中的振荡器，环形振荡器本身可以得到固定相位差的信号输出，因此采用环形压控振荡器。
进一步的，多频带压控振荡器电路包括偏置电路以及环形振荡器电路，其中偏置电路包括M1，M2，为了给环形振荡器提供更大的调谐电压范围，M1和M2都采用了低阈值电压的PMOS管，来获得较低的开启电平。
进一步的，环形振荡器的延时单元通过改变PMOS管的N阱偏置电压Vsb来改变延时单元的充电电流，继而改变振荡频率，该方法的优势在于是控制管不会一直处于导通状态，避免了一定的直流功耗，此外通过改变负载电容可以改变振荡器的振荡频率范围，并且电容的变化只会导致压控曲线上下偏移，不会引起KVCO的变化。
进一步的，将多频带压控振荡器电路VCO的控制电压为0.3～0.8V，目的是可以选取环形振荡器较为线性调谐的区域，同时通过降低压控增益可以降低电压扰动对输出频率的影响，减小抖动。
进一步的，锁相环是电源敏感模块电路，特别是锁相环中的压控振荡器对电源电压的变化和噪声非常敏感，采用高电源抑制比的LDO为VCO供电，可以降低电源电压对环形振荡器的影响，降低输出抖动。
进一步的，锁定检测电路一端连接参考时钟信号和反馈时钟信号，另一端连接开关控制电路，用于检测锁相环路的稳定状态，频带切换电路用于控制压控振荡器电路负载电容的开关。
综上所述，本发明将低功耗、低噪声技术应用于锁相环架构，以提高时钟电路的稳定性以及能效，适用于激光测距雷达、图像传感器等需要稳定时钟的应用。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为传统环形振荡器结构示意图；
图2为本发明频率可配置锁相环整体结构示意图；
图3为开关环路滤波器示意图，其中，(a)为开关环路滤波器，(b)为滤波器的工作波形；
图4为多频带压控振荡器结构示意图，其中，(a)为压控振荡器结构，(b)为压控振荡器内部延时单元电路；
图5为多频带压控振荡器频率调谐曲线示意图，其中，(a)为频带1～5的调谐曲线，(b)为频带44～48的调谐曲线；
图6为不同工艺角情况下压控振荡器的相位噪声示意图；
图7为不同输出频率下锁相环RMS抖动仿真结果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
本发明提供了一种基于可编程电容阵列的频带锁相环，通过开关环路滤波器降低锁相环的参考杂散，同时降低压控振荡器控制电压出现的电压尖峰，另外采用多频带压控振荡器，在扩大输出频率范围的情况下降低压控增益，一方面可以降低参考杂散，另一方面可以降低压控振荡器本身的相位噪声。锁相环的可编程分频器用于改变环路分频比，获得不同的参考频率整数倍频的输出频率。
请参阅图2，本发明一种基于可编程电容阵列的频带锁相环，包括鉴频鉴相器电路PFD、电荷泵电路CP、开关环路滤波器SLPF、多频带压控振荡器电路VCO、可编程分频器电路1/N以及其他辅助电路。
鉴频鉴相器电路PFD依次连接电荷泵电路CP、开关环路滤波器SLPF和多频带压控振荡器电路VCO后输出频率fout，输出频率fout经可编程分频器电路1/N连接鉴频鉴相器电路PFD，开关环路滤波器SLPF经频带切换电路与多频带压控振荡器VCO连接，鉴频鉴相器电路PFD经开关控制电路与开关环路滤波器SLPF连接。参考时钟信号clk_ref和clk_div经鉴频鉴相器PFD产生控制信号UP和DN，电荷泵将接收到的脉冲差信号转换成电流信号，随后经过环路滤波器转变为电压信号来控制压控振荡器的频率变化，其中为了降低相位噪声对环路的影响，采用较低的压控增益Kvco，并通过改变负载电容来实现离散调频，利用可编程的电容阵列结构来获得较宽的频率输出范围，最后分频器将输出反馈回鉴频鉴相器从而实现环路锁定。其他辅助电路包括锁定检测电路和频带切换电路，锁定检测电路一端连接参考时钟信号和反馈时钟信号，另一端连接开关控制电路，用于检测锁相环路的稳定状态，频带切换电路一端连接环路滤波器电路，另一端连接压控振荡器电路，用于控制压控振荡器电路负载电容的开关。
参考时钟信号clk_ref和clk_div经鉴频鉴相器PFD产生控制信号UP和DN，由于开关环路滤波器的开关只有在锁相环处于锁定状态时才工作，因此需要设计锁定检测电路，检测到锁相环锁定或基本锁定后，连同控制信号up0和dn0一起连接开关控制电路用于控制开关环路滤波器的开启与关闭，此外，控制信号UP和DN经电荷泵电路CP进行升压处理后，分两路，一路经电容C1接地，另一路连接功率开关SW的源级S连接，功率开关SW的栅极，功率开关SW的漏极分四路，第一路经电阻R和电容C2接地，第二路经电容C3与电容C2共地连接，第三路与多频带压控振荡器VCO连接，第四路经频带切换电路与多频带压控振荡器VCO连接。
其中，多频带压控振荡器VCO采用环形振荡器结构，而环形振荡器的相位噪声性能较差，需要提高锁相环的环路带宽来抑制压控振荡器的噪声，然而过宽的带宽会导致锁相环的参考杂散很大，因此采用开关环路滤波器SLPF降低锁相环的参考杂散，同时也采用低电流失配电荷泵结构，来降低整体环路的抖动性能。
请参阅图3，图3(a)表示的是电荷泵与开关环路滤波器之间的连接，鉴频鉴相器PFD的输出控制信号UP和DN分别控制电荷泵CP的充放电电流的走向，并将输出电流接到环路滤波器中，控制信号UP和DN的上升沿到来时，由于时间失配、电流失配、时钟馈通等非理想效应使一个比较大的电流注入到电容C1中，使电容C1产生正电压尖峰，控制信号UP和DN的下降沿到来时产生负的电压尖峰，控制信号UP和DN的脉冲信号过后在电容C1上存在少量的平均电荷用来调整锁相环的输出频率。
功率开关SW的存在能够将电压尖峰进行隔离，在控制信号UP和DN的脉冲信号高电平期间断开功率开关SW，此时Vcont处于悬空状态，V0的电压尖峰不会影响压控振荡器的控制电压，等到控制信号UP和DN的短脉冲信号过去后将功率开关SW闭合，电容C1上的电荷再与环路滤波器共享，对锁相环路进行微调。
由于功率开关SW也是MOS管实现，也存在时钟馈通效应，但是功率开关SW的尺寸较小，电荷注入与时钟馈通的影响要小得多，并且不存在电流失配与时间失配的问题，所以经过功率开关SW后多频带压控振荡器VCO的控制电压Vcont相比于V0的波动要小得多。
请参阅图4，图4(a)表示的是多频带压控振荡器电路结构，其中包括偏置电路以及环形振荡器电路，偏置电路包括M1，M1的源极与电源VDD连接，M1的栅极连接偏置电位Vb，M1的漏极分三路，第一路与M2的源极连接，第二路经电容C接地，第三路与环形振荡器的控制电压Vcont连接，M2的栅极与控制电压Vc连接，M2的漏极与GND连接，环形振荡器电路包括三级差分反相器模块。图4(b)表示的是压控振荡器中延时单元的电路结构，其中控制电压Vcout与M3和M4的衬底电位相连，电源电压VDD与M3的源极、M4的源极、M7的源极、M8的源极连接，M7的栅极与M3的栅极、M5的栅极连接，M7的漏极分五路，第一路与M3的漏极连接，第二路与M1的源极连接，第三路与M5的漏极连接，第四路与负载电容阵列连接，负载电容的另一端经开关S接地，第五路与M2的栅极连接，M8的栅极与M4的栅极、M6的栅极连接，M8的漏极分五路，第一路与M4的漏极连接，第二路与M2的源极连接，第三路与M6的漏极连接，第四路与负载电容阵列连接，负载电容的另一端同样经开关S接地，第五路与M1的栅极连接，M1的漏极、M2的漏极、M5的源极、M6的源极与GND连接。
通过扩宽频带以及降低Kvco的大小来降低多频带压控振荡器VCO相噪同时减小整体锁相环路的抖动。图4(a)表示的是多频带压控振荡器结构示意图，主要采用三级反相器级联的方式，相比图1所示的传统压控振荡器结构，通过降低压控振荡器的增益Kvco可以减小锁相环频率稳定时输出频率的扰动，此外可编程的电容阵列不仅可以扩宽锁相环路输出频带，同时通过外部控制实现不同频率的稳定输出。其中延时单元内部结构示意图如图4(b)所示，通过改变PMOS管的N阱偏置电压Vsb以改变延时单元的充电电流，继而改变振荡频率，好处在于控制管并不会一直处于导通状态，避免直流功耗。Vcont的变化引起阈值电压的变化，阈值电压改变延时单元充电电流，从而改变振荡器频率。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图5，为振荡器的调频曲线仿真结果，频带表示为分立的电压-频率调谐曲线，总共有48条分立的调频曲线，即48条频带，其中，图5(a)图为1～5频带，图5(b)为44～48频带，为实现连续调频，每条频带之间有一定的频率交叠，振荡器的控制电压在0.3～0.8V之间变化，压控增益在50～120MHz/V之间变化，能够满足锁相环路整体的设计要求。
请参阅图6，表示的是不同工艺角、不同温度下的相位噪声曲线，此次仿真只考虑了最恶劣的情况，分别是零下40摄氏度ss工艺角的最慢情况、100摄氏度ff工艺角的最快情况与室温25摄氏度tt工艺角的典型情况，由图6可知，在三种不同PVT的情况下，1MHz频偏处的相位噪声基本维持在-100dBC/Hz。可以看出该结构对PVT变化具有一定的鲁棒性。
本发明所提出的利用多频带压控振荡器实现频率可配置的锁相环，利用开关电容阵列来扩宽输出频带扩宽，从而缓解了高Kvco所带来的误差抖动，由于采用可编程的结构的环路振荡器以及分频器，因此也在一定程度上降低了PVT所引起的干扰变化。本发明还采用一个高电源抑制比的LDO用于给锁相环供电，降低电源噪声对锁相环相位噪声的影响。本发明所提出的频率可分配锁相环是在标准CMOS工艺下设计仿真的，当分频比N＝32时锁相环的输出频率为800MHz，此时在10kHz处相位噪声为-96dBc/Hz，1MHz处相位噪声为-100dBc/Hz，10MHz处相位噪声为-118dBc/Hz，在1kHz～100MHz积分区间内RMS抖动值为4.5ps。
请参阅图7，为本发明所提出的结构在不同输出频率下RMS抖动仿真结果，RMS抖动与输出频率成反比关系。整体锁相环路调谐范围占输出最高频率的49.2％，功耗为9.2mW，对比同类文献，在牺牲一部分功耗的同时，大幅扩宽了输出频率范围，使得不再输出单一频率，方便应对多种需求，同时1MHz频偏处的相位噪声降低了6～10dBc/Hz且RMS抖动降低了18.2％～62％。
综上所述，本发明一种基于可编程电容阵列的频带锁相环，利用可编程的电容阵列结构来提升锁相环电路抗PVT变化的性能，并扩宽了输出频率范围，可用于多种时钟需求的激光雷达系统，同时拥有较好的相位噪声与RMS抖动。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种基于可编程电容阵列的频带锁相环，其特征在于，包括鉴频鉴相器电路，鉴频鉴相器电路依次连接电荷泵电路CP、开关环路滤波器SLPF和多频带压控振荡器电路VCO，多频带压控振荡器电路VCO经可编程分频器电路与鉴频鉴相器电路连接，鉴频鉴相器电路经开关控制电路与开关环路滤波器连接；
参考时钟信号clk_ref和clk_div经鉴频鉴相器PFD产生控制信号UP和DN，电荷泵将接收到的脉冲差信号转换成电流信号，随后经过环路滤波器转变为电压信号用于控制压控振荡器的频率变化，通过改变负载电容实现离散调频，利用可编程的电容阵列结构获得频率输出范围，经分频器将输出反馈回鉴频鉴相器，实现环路锁定。
2.根据权利要求1所述的基于可编程电容阵列的频带锁相环，其特征在于，开关环路滤波器SLPF包括功率开关SW，功率开关SW的源级S分两路，一路连接电荷泵电路CP，另一路经电容C1接地；功率开关SW的的栅极与开关控制电路连接；功率开关SW的漏极分四路，第一路经电阻R和电容C2接地，第二路经电容C3与电容C2共地连接，第三路与多频带压控振荡器电路VCO连接，第四路经频带切换电路与多频带压控振荡器电路VCO连接。
3.根据权利要求1或2所述的基于可编程电容阵列的频带锁相环，其特征在于，开关环路滤波器的开关在锁相环处于锁定状态时工作，检测到锁相环锁定或基本锁定后开启开关环路滤波器。
4.根据权利要求2所述的基于可编程电容阵列的频带锁相环，其特征在于，功率开关SW为MOS管。
5.根据权利要求1所述的基于可编程电容阵列的频带锁相环，其特征在于，多频带压控振荡器电路包括偏置电路以及环形振荡器电路，偏置电路包括M1，电源VDD与M1的源极连接，M1的栅极连接偏置电位Vb，M1的漏极分三路，第一路与M2的源极连接，第二路经电容C接地，第三路与环形振荡器的控制电压Vcont连接，M2的栅极与控制电压Vc连接，M2的漏极与GND连接，环形振荡器电路包括三级差分反相器模块，控制电压Vcout与M3和M4的衬底电位连接，电源电压VDD与M3的源极、M4的源极、M7的源极、M8的源极连接，M7的栅极与M3的栅极、M5的栅极连接，M7的漏极分五路，第一路与M3的漏极连接，第二路与M1的源极连接，第三路与M5的漏极连接，第四路与负载电容阵列连接，负载电容的另一端经开关S接地，第五路与M2的栅极连接，M8的栅极与M4的栅极、M6的栅极连接，M8的漏极分五路，第一路与M4的漏极连接，第二路与M2的源极连接，第三路与M6的漏极连接，第四路与负载电容阵列连接，负载电容的另一端经开关S接地，第五路与M1的栅极连接，M1的漏极、M2的漏极、M5的源极、M6的源极与GND连接。
6.根据权利要求5所述的基于可编程电容阵列的频带锁相环，其特征在于，环形振荡器的延时单元通过改变PMOS管的N阱偏置电压Vsb改变延时单元的充电电流，继而改变振荡频率。
7.根据权利要求1或5或6所述的基于可编程电容阵列的频带锁相环，其特征在于，多频带压控振荡器VCO采用环形振荡器结构。
8.根据权利要求1所述的基于可编程电容阵列的频带锁相环，其特征在于，多频带压控振荡器电路VCO的控制电压为0.3～0.8V，压控增益为50～120MHz/V。
9.根据权利要求1所述的基于可编程电容阵列的频带锁相环，其特征在于，多频带压控振荡器电路VCO连接具有高电源抑制比的LDO，用于提供低噪声的电源电压VDD。
10.根据权利要求1所述的基于可编程电容阵列的频带锁相环，其特征在于，频带锁相环还包括锁定检测电路和频带切换电路，锁定检测电路一端连接参考时钟信号和反馈时钟信号，另一端连接开关控制电路，频带切换电路一端连接环路滤波器电路，另一端连接压控振荡器电路。
CN202210423108.6A 2022-04-21 2022-04-21 一种基于可编程电容阵列的频带锁相环 Pending CN114785340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210423108.6A CN114785340A (zh) 2022-04-21 2022-04-21 一种基于可编程电容阵列的频带锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210423108.6A CN114785340A (zh) 2022-04-21 2022-04-21 一种基于可编程电容阵列的频带锁相环

Publications (1)

Publication Number Publication Date
CN114785340A true CN114785340A (zh) 2022-07-22

Family

ID=82430770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210423108.6A Pending CN114785340A (zh) 2022-04-21 2022-04-21 一种基于可编程电容阵列的频带锁相环

Country Status (1)

Country Link
CN (1) CN114785340A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232319A (zh) * 2023-05-08 2023-06-06 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备
US11689207B1 (en) * 2022-03-14 2023-06-27 Xilinx, Inc. Wide frequency range voltage controlled oscillators
CN117054847A (zh) * 2023-07-31 2023-11-14 中国矿业大学 一种评估vco相位噪声灵敏度的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11689207B1 (en) * 2022-03-14 2023-06-27 Xilinx, Inc. Wide frequency range voltage controlled oscillators
CN116232319A (zh) * 2023-05-08 2023-06-06 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备
CN116232319B (zh) * 2023-05-08 2023-07-28 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备
CN117054847A (zh) * 2023-07-31 2023-11-14 中国矿业大学 一种评估vco相位噪声灵敏度的方法
CN117054847B (zh) * 2023-07-31 2024-04-19 中国矿业大学 一种评估vco相位噪声灵敏度的方法

Similar Documents

Publication Publication Date Title
CN109639272B (zh) 一种自适应宽带锁相环电路
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US8169265B2 (en) Phase lock loop circuits
US7808288B2 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
CN1336728A (zh) 高频振荡器
CN116232319B (zh) 锁相环、芯片及电子设备
CN116232318B (zh) 锁相环、芯片及电子设备
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
US20080180142A1 (en) Phase locked loop with phase rotation for spreading spectrum
CN220273667U (zh) 锁相环电路、集成电路及信号收发装置
KR20160149362A (ko) 위상 고정 루프 및 그것의 동작 방법
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US6717446B1 (en) High speed programmable charge-pump with low charge injection
Chen et al. A 2 GHz VCO with process and temperature compensation
US6771102B2 (en) Common mode feedback technique for a low voltage charge pump
US11791772B2 (en) Oscillator and device
US7135901B2 (en) Data recovery device using a sampling clock with a half frequency of data rate
CN111211776B (zh) 一种锁相环电路
CN112653457B (zh) 一种高频压控振荡器系统
CN114301452A (zh) 锁相环电路、控制方法、电荷泵及芯片
WO2008018276A1 (en) Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method
Song et al. A 10MHz to 315MHz cascaded hybrid PLL with piecewise linear calibrated TDC
Asprilla et al. 0.45-mW 2.35-3.0 GHz Multiplying DLL with Calibration Loop in 28nm CMOS FD-SOI
CN212231423U (zh) 鉴频鉴相器及锁相环电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination