CN106992762B - 放大器及其控制方法和信号处理系统 - Google Patents

放大器及其控制方法和信号处理系统 Download PDF

Info

Publication number
CN106992762B
CN106992762B CN201710097069.4A CN201710097069A CN106992762B CN 106992762 B CN106992762 B CN 106992762B CN 201710097069 A CN201710097069 A CN 201710097069A CN 106992762 B CN106992762 B CN 106992762B
Authority
CN
China
Prior art keywords
signal
frequency
amplifier
transistor
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710097069.4A
Other languages
English (en)
Other versions
CN106992762A (zh
Inventor
马顺利
陈嘉澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calterah Semiconductor Technology Shanghai Co Ltd
Original Assignee
Calterah Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calterah Semiconductor Technology Shanghai Co Ltd filed Critical Calterah Semiconductor Technology Shanghai Co Ltd
Priority to CN201710097069.4A priority Critical patent/CN106992762B/zh
Publication of CN106992762A publication Critical patent/CN106992762A/zh
Application granted granted Critical
Publication of CN106992762B publication Critical patent/CN106992762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了放大器及其控制方法和信号处理系统。其中，所述放大器包括：第一晶体管，其控制端接收第一输入信号；变压器，用于将所述第一晶体管的输出端与负载匹配连接；连接于所述变压器的初级线圈的两端之间的第一电容阵列和连接于所述变压器的次级线圈的两端之间的第二电容阵列，所述控制信号根据所述第一输入信号的频率控制所述第一电容阵列的电容值和所述第二电容阵列的电容值，使得所述放大器的中心频率与所述第一输入信号的频率之差不超过第一阈值，从而通过对放大器中心频率和带宽的动态调节实现等效的平坦带宽，并减弱输入至放大器的干扰信号的影响。

Description

放大器及其控制方法和信号处理系统
技术领域
本发明属于电子电路领域，更具体地，涉及放大器、信号处理系统及其方法。
背景技术
目前，放大器与混频器是微波集成电路系统中的关键组成部分。例如在雷达、遥感系统等现代通信设备的超外差结构的接收机中，混频器将接收到的射频信号与本振信号进行混频以得到下变频之后的中频信号，放大器对中频信号进行放大以满足解调电路的需要。
根据放大器的幅频特性，当输入至放大器的中频信号的频率变化时，放大器的增益会发生改变，从而影响放大器输出信号的幅值。在一些应用中，射频信号与本振信号的频率固定，因此中频信号的频率不变，从而放大器的带宽无需很宽，只需满足放大器的中心频率近似于所述中频信号的频率；然而在另一些应用中，射频信号与本振信号的频率是变化的，因此输入至放大器的中频信号的频率会变化。例如，调频连续波(Frequency ModulatedContinuous Wave,FMCW)技术是一种应用于高精度雷达测距领域的技术，其基本原理为：频率源产生频率连续变化(通常以三角波、正弦波等波形趋势变化)的FMCW信号并经天线向外发射，由于发射信号被目标物反射并返回至天线需要一定的时间，频率源此时产生的FMCW信号的频率发生了变化，因此可以利用此时FMCW信号与回波信号之间的频率差计算处目标物的距离信息。然而，由于在应用FMCW等技术的系统中，本振信号与射频信号的频率在不断变化，因此输入至放大器的中频信号的频率也是不断变化的，因此放大器的带宽需要拓宽以需要满足中频信号的频率范围。由于当放大器对所述中频信号进行一定倍数的放大时，与所述中频信号一起输入至放大器中、且频率在放大器带宽范围内的干扰信号也会一起被放大器放大一定的倍数，因此放大器输出的信号中包含幅值与第二中频信号相近的干扰信号，从而影响放大器所在系统的功能和性能。
因此，期待能够在放大器的带宽满足其输入信号的频率变化范围的前提下，减弱放大器接收到的干扰信号带来的影响。
发明内容
有鉴于此，本发明的目的在于提供一种放大器、信号处理系统及其方法，其中放大器的中心频率和带宽能够随输入至放大器的信号的频率的变化而被动态调节，从而实现等效的平坦带宽，并降低输入至放大器的干扰信号的频率落入放大器带宽范围内的几率，使得所述干扰信号的放大倍数降低，即减弱所述干扰信号的影响。
根据本发明的第一方面，提供一种放大器，用于将第一输入信号放大为第一输出信号，所述放大器包括：第一晶体管，其控制端接收第一输入信号，其输出端提供所述第一输出信号；变压器，用于将所述第一晶体管的输出端与负载匹配连接，其中，所述放大器还包括连接于所述变压器的初级线圈的两端之间的第一电容阵列和连接于所述变压器的次级线圈的两端之间的第二电容阵列，所述控制信号根据所述第一输入信号的频率控制所述第一电容阵列的电容值和所述第二电容阵列的电容值，使得所述放大器的中心频率与所述第一输入信号的频率之差不超过第一阈值。
优选地，所述第一晶体管为MOSFET，所述第一晶体管的漏极与所述变压器的初级线圈的一端相连，所述第一晶体管的源极和所述变压器的初级线圈的另一端接地。
优选地，所述放大器还包括第二晶体管，所述第一晶体管和第二晶体管均为MOSFET，所述第二晶体管的栅极接收所述第一输入信号的差分信号，所述第一晶体管与所述第二晶体管的漏极分别与所述变压器的初级线圈的两端相连，所述第一晶体管与所述第二晶体管的源极均接地，所述第二晶体管与所述第一晶体管的漏极输出所述第一输出信号的差分信号。
优选地，所述第一电容阵列与所述第二电容阵列分别包括多个相互并联的支路，每个所述支路中包括串联的电容和开关，所述第一信号为数字信号，各个所述支路中的开关分别受控于所述第一信号的对应位。
优选地，在每个所述支路中，所述电容包括两个相等且对称连接于所述开关两端的电容。
优选地，所述开关与所述电容分别由晶体管实现。
优选地，所述控制信号包括用于控制所述第一电容阵列的第一控制信号和用于控制所述第二电容阵列的第二控制信号。
优选地，所述第二控制信号与所述第一控制信号相同，所述第一电容阵列中的各个所述第一类支路与所述第二电容阵列中的各个所述支路对应相同。
优选地，所述变压器的初级线圈的中心抽头与供电电压相接，所述变压器的次级线圈的中心抽头与偏置电压相接。
优选地，所述负载包括第二级放大电路，所述第二级放大电路的输入端与所述变压器的次级线圈耦合。
优选地，所述第一阈值不超过所述放大器带宽的二分之一。
优选地，其中，所述变压器包括片上集成的变压器。
根据本发明的第二方面，提供一种信号处理系统，包括：本振电路，用于根据基准信号和分频信号产生本振信号；混频器，用于根据所述本振信号和变频信号产生第一中频信号；以及上述任一放大器，所述第一中频信号为所述放大器接收的所述第一输入信号，所述放大器输出的第一输出信号为第二中频信号，其中，所述系统还包括编码电路，用于根据所述分频信号产生所述控制信号。
优选地，所述基准信号由晶体振荡器提供。
优选地，所述本振电路包括：分频器，用于根据所述分频信号将所述第一本振信号按照分频比产生第二本振信号；鉴频鉴相器，用于对所述基准信号与所述第二本振信号的相位和频率分别进行比较，以得到第一状态信号和第二状态信号；电荷泵，用于根据所述第一状态信号和所述第二状态信号得到模拟电压信号；环路滤波器，用于对所述模拟电压信号进行低通滤波，以得到误差电压；以及压控振荡器，用于在所述误差电压的控制下产生所述第一本振信号。
优选地，所述分频器包括第一分频器和第二分频器，所述第一分频器符合电流模式逻辑，所述第二分频器符合单项时钟逻辑。
根据本发明的第三方面，提供一种放大器的控制方法，包括：在放大器中建立可控电路，所述放大器的中心频率和带宽随所述可控电路的参数变化而改变；生成与放大器的输入信号的频率具有对应关系的控制信号；以及利用所述控制信号调节所述可控电路，使得放大器的中心频率与所述输入信号的频率之差不超过第一阈值。
优选地，所述第一阈值为所述放大器带宽的二分之一。
根据上述实施例的放大器、信号处理系统及其方法，由于控制信号由所述编码电路根据所述分频信号产生，因此在所述控制信号控制下的放大器的中心频率与所述第一中频信号的频率相近，在放大器本身的实际带宽小于一定阈值情况下，能够使输入至放大器的干扰信号的频率落入放大器带宽范围内的几率降低，从而减弱干扰。并且，由于在不同的控制信号控制下的放大器的中心频率处的增益相近，也减弱了现有技术的宽带放大器中的带宽内增益波动的现象，从而通过第一控制信号与第二控制信号对放大器中电容阵列的动态调节实现放大器中心频率和带宽的动态调节，最终实现了等效的平坦带宽。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，
图1示出根据现有技术的信号处理系统的示意性框图。
图2示现有的信号处理系统中的放大器的输入信号频率与电压增益的关系示意图。
图3示出本发明第一实施例的信号处理系统的示意性框图。
图4示出本发明第一实施例的信号处理系统中本振电路的示意性框图。
图5示出本发明第一实施例信号处理系统中本振电路的反馈分频器的一种实施例的示意性框图。
图6示出本发明第一实施例信号处理系统中本振电路的环路滤波器的一种实施例的电路示意图。
图7示出本发明第一实施例的信号处理系统中放大器的电路示意图。
图8示出本发明另一实施例的信号处理系统中放大器的电路示意图。
图9示出本发明第一实施例的信号处理系统中放大器在不同控制信号下的输入信号频率与电压增益的关系示意图。
图10示出本发明第一实施例的信号处理系统中放大器的等效平坦带宽的示意图。
图11示出根据本发明第二实施例的放大电路控制方法的流程图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出根据现有技术的信号处理系统的示意性框图。
如图1所示，现有的信号处理系统包括混频器110、放大器120、以及本振电路130。本振电路130根据接收到的分频信号p[m:0]和基准信号Fref产生本振信号LO，混频器110由射频信号RF以及本振信号LO得到第一中频信号IF0，放大器120将第一中频信号IF0放大得到第二中频信号IF1并输出。
根据接收到的分频信号p[m:0]的不同，本振电路130能够产生不同频率的本振信号LO，因此混频器110根据射频信号RF与本振信号LO所得到的第一中频信号IF0的频率不同。
图2示现有的信号处理系统中的放大器的输入信号频率与电压增益的关系示意图。
如图2与图1所示，当放大器120的输入信号的频率f偏离中心频率f0时，放大器的电压增益Av下降，即放大器120对输入信号电压的放大倍数下降。放大器120的中心频率f0对应第一电压增益Av0，通常将电压增益Av下降到与第一电压增益Av0相差3dB时所对应的输入信号频率范围定义为放大器120的带宽BW，如图2所示，当输入信号的频率为第一频率值f1或第二频率值f2时，放大器的电压增益为第二电压增益Av1，其中Av0-Av1＝3dB，那么放大器的带宽BW＝f2-f1。在现有的信号处理系统100中，信号处理系统100例如应用于FMCW技术的接收机中，本振电路130在不断变化的分频信号p[m:0]的控制下输出频率不断变化的本振信号LO，因此混频器根据本振信号LO与射频信号RF得到的第一中频信号IF0的频率不断变化。为了使放大器120输出的第二中频信号IF1满足后续电路的输入电压范围，放大器120的带宽BW应当满足第一中频信号IF0的频率变化范围。因此当放大器对120对第一中频信号IF0进行一定倍数的放大时，与第一中频信号IF0一起输入至放大器120中、且频率在放大器带宽范围内的干扰信号也会一起被放大器放大一定的倍数，使得放大器输出的信号中包含幅值与第二中频信号IF1相近的干扰信号，从而影响信号处理系统100所在的系统的功能和性能。
图3示出本发明第一实施例的信号处理系统的示意性框图。
如图3所示，本发明第一实施例的信号处理系统200不仅包括混频器210、本振电路230以及放大器220，还包括编码电路240。本振电路230根据接收到的分频信号p[m:0]和基准信号Fref产生本振信号LO，混频器210由射频信号RF以及本振信号LO得到第一中频信号IF0，放大器220将第一中频信号IF0放大得到第二中频信号IF1并输出。编码电路240将接收到的分频信号p[m:0]编码为控制信号b[n:0]，并将控制信号b[n:0]输入至放大器220，用于控制放大器220的中心频率f0与带宽BW。
根据接收到的分频信号p[m:0]的不同，本振电路230能够产生不同频率的本振信号LO，因此混频器110由射频信号RF与本振信号LO得到的第一中频信号IF0的频率不同。编码电路240根据分频信号p[m:0]产生对应的控制信号b[n:0]，使得放大器220的中心频率f0与带宽BW能够与第一中频信号IF0的频率对应变化，从而保证输入至放大器220的干扰信号的频率在放大器的带宽范围之外，减少放大器220输出的信号中的干扰信号。
图4示出本发明第一实施例的信号处理系统中本振电路的示意性框图。
如图4所示，在信号处理系统200中，本振电路230为锁相环结构(Phase LockedLoop,PLL)，其包括鉴频鉴相器(Phase Frequency Detector,PFD)231、电荷泵(ChargePump,CP)232，环路滤波器(Loop Filter,LF)233、压控振荡器(Voltage-ControlledOscillator,VCO)234以及反馈分频器235。反馈分频器235接收压控振荡器234输出的本振信号LO，并根据分频信号p[m:0]对本振信号LO进行分频得到按照分频比N降频的降频本振信号LO_N，从而形成本振电路230的反馈回路，其中，分频信号p[m:0]决定了反馈分频器235所提供的分频比N。鉴频鉴相器231对基准信号Fref的频率、相位与降频本振信号LO_N的频率、相位进行比较，并对电荷泵232提供第一状态信号Qa和第二状态信号Qb。电荷泵232根据接收到的第一状态信号Qa和第二状态信号Qb产生模拟电压信号Vo，模拟电压信号Vo经环路滤波器233滤波后得到误差电压Vc，使得压控振荡器234在误差电压Vc的控制下产生本振信号LO。
上述实施例中，基准信号Fref可以由晶体振荡器提供。
图5示出本发明第一实施例信号处理系统中本振电路的反馈分频器的一种实施例的示意性框图。
如图5和图4所示，反馈分频器235包括预分频器2351和数字分频器2352。预分频器2351对本振信号LO完成分频比为N1的预分频，数字分频器2352根据分频信号p[m:0]对预分频后的信号实现分频比为N/N1的数字分频，从而将本振信号LO按照分频比N降频为降频本振信号LO_N。其中，预分频器2351例如为电流模式逻辑(Current Mode Logic,CML)的4分频电路；数字分频器2352例如为单项时钟逻辑(True Single Phase Clock,TSPC)的可控分频电路，其分频比范围为64至127，此时分频信号p[m:0]的m值为5。
图6示出本发明第一实施例信号处理系统中本振电路的环路滤波器的一种实施例的电路示意图。
如图5所示，由于鉴频鉴相器231为数字电路，因此电荷泵232根据鉴频鉴相器231所输出的第一状态信号Qa与第二状态信号Qb得到的模拟电压信号Vo中不仅包含与误差成比例的直流分量，也包含交流分量。为避免模拟电压信号Vo中的交流分量对压控振荡器234产生干扰，需要在电荷泵232与压控振荡器234之间加入环路滤波器以抑制高频分量，因此环路滤波器233需要具有低通频率响应特性。环路滤波器233例如为如图6所示的三阶积分器，用于实现低通滤波，其包括多个无源元件，其中电容C1与电阻R1串联后与电容C2并联，电容C3的一端与电容C2的一端分别与电阻R2的两端相连，电容C2的另一端与电容C3的另一端接地。模拟电压信号Vo由电容C2与电阻R2之间的节点输入，滤波后得到的误差电压Vc由电阻R2与电容C3之间的节点输出。
下面针对本振电路230的工作过程做具体描述。
由于本振电路230为锁相环结构，因此本振电路230具有两个基本状态：锁定状态和失锁状态。当反馈分频器235对鉴频鉴相器231返回的降频本振信号LO_N与基准信号Fref之间没有频率差、且相位差保持一固定值时，本振电路230处于锁定状态。当反馈分频器235对鉴频鉴相器231返回的降频本振信号LO_N与基准信号Fref之间存在频率差时，本振电路230处于失锁状态。由失锁状态进入锁定状态的过程称为捕捉过程，该捕捉过程包括频率捕捉过程和相位捕捉过程。
在频率捕捉过程中，鉴频鉴相器231根据降频本振信号LO_N相对于基准信号Fref的频率误差得到第一状态信号Qa与第二状态信号Qb。电荷泵232根据第一状态信号Qa与第二状态信号Qb生成模拟电压信号Vo，环路滤波器233将模拟电压信号Vo中的高频信号滤除以得到误差信号Vc。误差信号Vc能够控制压控振荡器234所输出的本振信号LO，使得经反馈分频器235输出的降频本振信号LO_N与基准信号Fref之间的频率差减小。重复上述过程，当压控振荡器234输出的本振信号LO的频率等于N倍的基准信号Fref的频率后，本振电路230进入相位捕捉过程。
在相位捕捉过程中，鉴频鉴相器231根据降频本振信号LO_N相对于基准信号Fref的相位误差得到第一状态信号Qa与第二状态信号Qb。电荷泵232根据第一状态信号Qa与第二状态信号Qb生成模拟电压信号Vo，环路滤波器233将模拟电压信号Vo中的高频信号滤除以得到误差信号Vc。误差信号Vc能够控制压控振荡器234所输出的本振信号LO，使得经反馈分频电路235分压得到的降频本振信号LO_N与基准信号Fref之间的相位误差减小。重复上述过程，直至降频本振信号LO_N与基准信号Fref之间的相位误差小于允许值，此时本振电路230达到锁定状态。
通过上述捕捉过程，本振电路230由失锁状态进入锁定状态，从而得到频率为基准信号Fref频率的N倍、且相位相对于基准信号Fref的相位稳定的本振信号LO。
由于分频比N由分频信号p[m:0]提供，因此当分频信号p[m:0]不断改变时，本振电路230能够通过多次捕获过程分别输出不同频率的本振信号LO，例如当分频信号p[m:0]对应的分频比N按照三角波的趋势变化时，本振电路230输出的本振信号LO的频率能够按照相同的趋势变化。
图7示出本发明第一实施例的信号处理系统中放大器的电路示意图。
如图7所示，放大器220包括第一电容阵列221、第二电容阵列222、差分晶体管M00和M01以及变压器223。变压器223包括初级线圈和次级线圈，初级线圈和次级线圈分别具有中心抽头，初级线圈的中心抽头与供电电压VDD相连，次级线圈的中心抽头与偏置电压Vbias相连，初级线圈的两端分别与差分晶体管M00和M01的漏极相连。次级线圈的两端与第二电容阵列的两端相连并用于接入负载，所述负载可以为下一级放大电路。第一电容阵列221的两端与初级线圈的两端相连，第二电容阵列222的两端与次级线圈的两端相连，其中，第一电容阵列和第二电容阵列分别包括多个并联的支路，每条支路中包括串联的电容和开关。差分晶体管M00与M01分别接收由第一中频信号IF0得到的差分输入信号Vi_n和Vi_p，第一电容阵列221与第二电容阵列222中的支路数目可以分别为n+1个，每个支路中开关的导通与关断由控制信号b[n:0]中的对应位控制，使得第一电容阵列221与第二电容阵列222的电容值受控制信号b[n:0]控制。根据初级线圈与次级线圈的寄生参数与匝数比值，可以得到与第一电容阵列匹配的第二电容阵列，第二电容阵列与第一电容阵列中各支路的电容值根据设计需要可以不相同，第二电容阵列与第一电容阵列中相对应的支路由相同的控制信号位控制，也可以分别由不同的控制信号控制。
在上述放大器220的工作过程中，例如当控制信号b[n:0]＝011(n＝2)并且第一电容阵列与第二电容阵列中的开关在高电平控制下导通、低电平控制下关断时，第一电容阵列中的开关K10与K11导通、第二电容阵列中的开关K20与K21导通，第一电容阵列中的其他开关关断，此时放大器220的调谐电容为第一电容阵列的引入的电容，即开关K10所在支路的电容与开关K11所在支路的电容之和。当控制信号b[n:0]改变时，例如当控制信号b[n:0]＝111时，第一电容阵列中的开关K10、K11与K12导通，第一电容阵列中的其他开关关断，此时放大器220的调谐电容为开关K10所在支路的电容、K11所在支路的电容和K12所在支路的电容之和，相比于控制信号b[n:0]＝011时的容值增加，则谐振频率提高，实现了根据控制信号b[n:0]对放大器220中心频率的调节，保证了中心频率与第一中频信号IF0频率的对应变化。
放大器220可以为片上集成电路，第一电容阵列和第二电容阵列中的开关和电容可以分别用晶体管实现。同时，为了降低工艺误差、使电容值更精确，每一支路中的电容可以包含位于所在支路中的开关两侧对称的两个相等的电容。
本实施例中，放大器220为差分放大器，其接收差分输入信号并产生差分输出信号。作为一种替代的实施例，放大器可以为如图8所示的单端放大器，其包括晶体管M02，晶体管的栅极接收第中频信号，晶体管的漏极接第一电容阵列222的一端，晶体管M02的漏极与第一电容阵列222的另一端接地。
需要说明的是，在上述各实施例的描述中，晶体管M00、M01以及晶体管M02为MOSFET，具有源极、漏极和栅极，作为替代的实施例，晶体管M00、M01以及晶体管M02均可以为BJT，具有分别与MOSFET的源极、漏极和栅极对应的集电极、发射极以及基极。
图9示出本发明第一实施例的信号处理系统中放大器在不同控制信号下的输入信号频率与电压增益的关系示意图。图10示出本发明第一实施例的信号处理系统中放大器的等效平坦带宽的示意图。
如图9所示，当控制信号b[n:0]导通第一电容阵列中的第一支路、关断第一电容阵列中的其他支路时，放大器220的中心频率为f0_1且带宽不超过第二阈值，使输入至放大器220的干扰信号的频率落入放大器220带宽范围内的几率降低、频率与中心频率f0_1相近或相等的第一中频信号IF0能够以接近Av0的增益放大为第二中频信号IF1；当控制信号b[n:0]导通第一电容阵列中的第一支路与第二支路、关断第一电容阵列中的其他支路时，放大器220的中心频率为f0_2且带宽不超过第二阈值，使输入至放大器220的干扰信号的频率落入放大器220带宽范围内的几率降低、频率与中心频率f0_2相近或相等的第一中频信号IF0能够以接近Av0的增益放大为第二中频信号IF1，以此类推。由于在不同控制信号b[n:0]的控制下，放大器220在中心频率处的增益相近，因此也减弱了现有技术的宽带放大器中的带宽内增益波动的现象，即通过控制信号b[n:0]对放大器中心频率和带宽的动态调节实现如图10所示的等效平坦带宽。
根据本发明实施例的信号处理系统和接收机，由于控制信号b[n:0]由编码电路根据分频信号p[m:0]产生，因此控制信号b[n:0]控制下的放大器的中心频率能够与分频比N、第一中频信号IF1的频率以及本振信号LO的频率匹配，在放大器本身的实际带宽小于一定阈值情况下，能够使输入至放大器的干扰信号的频率落入放大器带宽范围内的几率降低，从而减弱干扰。并且，由于在不同控制信号控制下的放大器的中心频率处的增益相近，也减弱了现有技术的宽带放大器中的带宽内增益波动的现象，从而通过控制信号对放大器中电容阵列的动态调节实现放大器中心频率和带宽的动态调节，最终实现了等效的平坦带宽。
图11示出根据本发明第二实施例的放大电路控制方法的流程图。
在步骤S01中，在放大器中建立可控电路，所述放大器的中心频率和带宽随所述可控电路的参数变化而改变。
在该步骤中，在放大电路中预设能够影响中心频率和带宽的可控电路，所述可控电路例如为放大电路负载端的可控电容阵列，放大器的中心频率与可控电容阵列的电容值存在对应关系。
在步骤S02中，生成与放大器的输入信号的频率具有对应关系的控制信号。
在该步骤中，所述控制信号可以为数字信号，当所述输入信号的频率改变时，所述控制信号相应地改变。
在步骤S03中，利用所述控制信号调节所述可控电路，使得放大器的中心频率与所述输入信号的频率之差不超过第一阈值。
在该步骤中，所述第一阈值例如为所述放大器的带宽的一半，从而使所述放大器在接收不同频率的输入信号时，能够根据与所述输入信号相应的控制信号对中心频率和带宽进行调节，实现等效的平坦带宽。
根据本发明第二实施例的方法，由于控制信号b[n:0]由编码电路根据分频信号p[m:0]产生，因此控制信号b[n:0]控制下的放大器的中心频率能够与分频比N、第一中频信号IF1的频率以及本振信号LO的频率匹配，在放大器本身的实际带宽小于一定阈值情况下，能够使输入至放大器的干扰信号的频率落入放大器带宽范围内的几率降低，从而减弱干扰。并且，由于在不同控制信号控制下的放大器的中心频率处的增益相近，也减弱了现有技术的宽带放大器中的带宽内增益波动的现象，从而通过控制信号对放大器中电容阵列的动态调节实现放大器中心频率和带宽的动态调节，最终实现了等效的平坦带宽。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (18)

1.一种放大器，用于将第一输入信号放大为第一输出信号，所述第一输入信号的频率受控于分频信号，所述放大器包括：
第一晶体管，其控制端接收所述第一输入信号，其输出端提供所述第一输出信号；
变压器，用于将所述第一晶体管的输出端与负载匹配连接，
其中，所述放大器还包括连接于所述变压器的初级线圈的两端之间的第一电容阵列和连接于所述变压器的次级线圈的两端之间的第二电容阵列，
所述第一电容阵列的电容值和所述第二电容阵列的电容值受控于根据所述分频信号编码产生的控制信号，使得所述放大器的中心频率与所述第一输入信号的频率之差不超过第一阈值。
2.根据权利要求1所述的放大器，其中，所述第一晶体管为MOSFET，所述第一晶体管的漏极与所述变压器的初级线圈的一端相连，所述第一晶体管的源极和所述变压器的初级线圈的另一端接地。
3.根据权利要求1所述的放大器，其中，所述放大器还包括第二晶体管，所述第一晶体管和第二晶体管均为MOSFET，所述第二晶体管的栅极接收所述第一输入信号的差分信号，所述第一晶体管与所述第二晶体管的漏极分别与所述变压器的初级线圈的两端相连，所述第一晶体管与所述第二晶体管的源极均接地，所述第二晶体管与所述第一晶体管的漏极输出所述第一输出信号的差分信号。
4.根据权利要求1所述的放大器，其中，所述第一电容阵列与所述第二电容阵列分别包括多个相互并联的支路，每个所述支路中包括串联的电容和开关，
所述控制信号为数字信号，各个所述支路中的开关分别受控于所述控制信号的对应位。
5.根据权利要求4所述的放大器，其中，在每个所述支路中，所述电容包括两个相等且对称连接于所述开关两端的电容。
6.根据权利要求4或5所述的放大器，其中，所述开关与所述电容分别由晶体管实现。
7.根据权利要求4所述的放大器，其中，所述控制信号包括用于控制所述第一电容阵列的第一控制信号和用于控制所述第二电容阵列的第二控制信号。
8.根据权利要求7所述的放大器，其中，所述第二控制信号与所述第一控制信号相同，所述第一电容阵列中的各个所述支路与所述第二电容阵列中的各个所述支路对应相同。
9.根据权利要求1所述的放大器，其中，所述变压器的初级线圈的中心抽头与供电电压相接，所述变压器的次级线圈的中心抽头与偏置电压相接。
10.根据权利要求1所述的放大器，其中，所述负载包括第二级放大电路，所述第二级放大电路的输入端与所述变压器的次级线圈耦合。
11.根据权利要求1所述的放大器，其中，所述第一阈值不超过所述放大器带宽的二分之一。
12.根据权利要求1所述的放大器，其中，所述变压器包括片上集成的变压器。
13.一种信号处理系统，包括：
本振电路，用于根据基准信号和分频信号产生第一本振信号；
混频器，用于根据所述第一本振信号和变频信号产生第一中频信号；以及
如权利要求1至12所述的任一放大器，所述第一中频信号为所述放大器接收的所述第一输入信号，所述放大器输出的第一输出信号为第二中频信号，
其中，所述系统还包括编码电路，用于根据所述分频信号产生所述控制信号。
14.根据权利要求13所述的信号处理系统，其中，所述基准信号由晶体振荡器提供。
15.根据权利要求13所述的信号处理系统，其中，所述本振电路包括：
分频器，用于根据所述分频信号将所述第一本振信号按照分频比产生第二本振信号；
鉴频鉴相器，用于对所述基准信号与所述第二本振信号的相位和频率分别进行比较，以得到第一状态信号和第二状态信号；
电荷泵，用于根据所述第一状态信号和所述第二状态信号得到模拟电压信号；
环路滤波器，用于对所述模拟电压信号进行低通滤波，以得到误差电压；以及
压控振荡器，用于在所述误差电压的控制下产生所述第一本振信号。
16.根据权利要求15所述的信号处理系统，其中，所述分频器包括第一分频器和第二分频器，所述第一分频器符合电流模式逻辑，所述第二分频器符合单项时钟逻辑。
17.一种放大器的控制方法，其特征在于，所述放大器用于将第一输入信号放大为第一输出信号，所述第一输入信号的频率受控于分频信号，所述控制方法包括：
在放大器的负载端建立可控电路，所述可控电路包括连接于变压器的初级线圈的两端之间的第一电容阵列和连接于所述变压器的次级线圈的两端之间的第二电容阵列，所述放大器的负载端通过所述变压器与负载匹配连接；
对所述分频信号进行编码产生控制信号；以及
利用所述控制信号调节所述第一电容阵列的电容值和所述第二电容阵列的电容值，以调节所述放大器的中心频率和带宽，使得放大器的中心频率与所述输入信号的频率之差不超过第一阈值。
18.根据权利要求17所述的控制方法，其中，所述第一阈值为所述放大器带宽的二分之一。
CN201710097069.4A 2017-02-22 2017-02-22 放大器及其控制方法和信号处理系统 Active CN106992762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710097069.4A CN106992762B (zh) 2017-02-22 2017-02-22 放大器及其控制方法和信号处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710097069.4A CN106992762B (zh) 2017-02-22 2017-02-22 放大器及其控制方法和信号处理系统

Publications (2)

Publication Number Publication Date
CN106992762A CN106992762A (zh) 2017-07-28
CN106992762B true CN106992762B (zh) 2019-10-15

Family

ID=59414515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710097069.4A Active CN106992762B (zh) 2017-02-22 2017-02-22 放大器及其控制方法和信号处理系统

Country Status (1)

Country Link
CN (1) CN106992762B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022717A (zh) * 2017-11-19 2018-05-11 天津大学 一种采用标准cmos工艺实现的太赫兹非对称变压器
CN113131888A (zh) * 2020-01-10 2021-07-16 微龛(广州)半导体有限公司 带宽可调的放大器电路、方法、介质、终端和光接收机
CN111653852B (zh) * 2020-05-19 2021-06-11 南京理工大学 片上基于变压器的传输零点可调滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281245A (zh) * 2008-05-27 2008-10-08 北京大学 一种军民两用全球卫星导航系统多模射频接收方法及装置
JP2009130897A (ja) * 2007-11-28 2009-06-11 Japan Radio Co Ltd Ｍｆ／ｈｆ帯送信機の電力増幅器
CN104467835A (zh) * 2014-10-28 2015-03-25 东南大学 一种具有捷变频和低相噪的频率源
CN204272113U (zh) * 2014-10-31 2015-04-15 北京普锐电子有限公司 低压电力线载波通信发送端载波信号频率切换耦合电路
CN205584176U (zh) * 2015-12-08 2016-09-14 中国航空工业集团公司雷华电子技术研究所 一种小型化宽带跳频雷达本振频率合成电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866555B2 (en) * 2012-08-29 2014-10-21 Cambridge Silicon Radio Limited Power amplifier with variable output impedance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130897A (ja) * 2007-11-28 2009-06-11 Japan Radio Co Ltd Ｍｆ／ｈｆ帯送信機の電力増幅器
CN101281245A (zh) * 2008-05-27 2008-10-08 北京大学 一种军民两用全球卫星导航系统多模射频接收方法及装置
CN104467835A (zh) * 2014-10-28 2015-03-25 东南大学 一种具有捷变频和低相噪的频率源
CN204272113U (zh) * 2014-10-31 2015-04-15 北京普锐电子有限公司 低压电力线载波通信发送端载波信号频率切换耦合电路
CN205584176U (zh) * 2015-12-08 2016-09-14 中国航空工业集团公司雷华电子技术研究所 一种小型化宽带跳频雷达本振频率合成电路

Also Published As

Publication number Publication date
CN106992762A (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
US6774736B1 (en) Voltage-controlled oscillator circuit for direct modulation
KR100877688B1 (ko) 선형적인 가변 커패시턴스 모듈 및 이를 이용한 ｌｃ 공진 회로
US7917117B2 (en) Auto-tuning amplifier
US10205422B2 (en) System and method for a voltage controlled oscillator
CN106992762B (zh) 放大器及其控制方法和信号处理系统
US20150077193A1 (en) Voltage-controlled oscillator, signal generation apparatus, and electronic device
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
US6246864B1 (en) Wireless microphone use UHF band carrier FM transmitter
US8792845B2 (en) Oscillator
US9537447B2 (en) System and method for a voltage controlled oscillator
US11658646B2 (en) Electronic circuit for tripling frequency
US10855296B2 (en) Calibrating an injection locked oscillator
JPS61251313A (ja) 電子同調式ｆｍ受信機
Hao et al. A 10 GHz phase noise filter with 10.6 dB phase noise suppression and− 116 dBc/Hz sensitivity at 1 MHz offset
US20030052744A1 (en) Modulator
US20030228849A1 (en) Dual frequency voltage controlled oscillator circuit
RU2345379C1 (ru) Свч-модуль сверхрегенеративного приемопередатчика радиозонда
US20120235758A1 (en) Voltage-controlled oscillators and related systems
JP2001320235A (ja) 電圧制御発振器
CN111464181B (zh) 一种射频信号源
EP0599505B1 (en) Tunable resonance circuit for a voltage controlled oscillator
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
CN109995361B (zh) 宽频带低相噪频综电路及电子设备
RU198563U1 (ru) Частотно-модулированный генератор
Jia et al. A frequency doubling two-path phased-array FMCW radar transceiver in 65nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Room 901, 10 / F, floor 1, basement 1, building 5, No. 666, shengxia road and No. 122, Yindong Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai 201210

Patentee after: Micro electronics technology (Shanghai) Co., Ltd.

Address before: Room 8, building 501-10, No. 201203, blue wave road, Pudong New Area Free Trade Zone, Shanghai, China, 690

Patentee before: Micro electronics technology (Shanghai) Co., Ltd.

CP02 Change in the address of a patent holder