KR19990061629A - 록킹 시간 단축을 위한 위상동기루프장치 - Google Patents

Abstract

본 발명은 RF 부분 주파수를 만드는 방법중 TDMA와 같이 빠른 록킹 타임(Locking Time)을 필요로 하는 위상동기루프장치를 구현토록 한 록킹 시간 단축을 위한 위상동기루프장치에 관한 것으로서, 이러한 본 발명은 기존의 TCXO 주파수 변경회로, 12.5kHz의 주파수를 만들기 위한 분주기, 주파수 합성을 위한 믹서등이 추가된 기존의 방법에 대하여 그 해결책으로 하나의 주파수를 생성하는 PLL 회로에 원하는 끝자리 주파수를 만들기 위한 회로(Fixed Synthsizer)를 추가하여 원하는 주파수와의 차이가 70MHz 이내가 되도록 구성함으로써, 록킹 시간을 단축시킬 수 있게 되는 것이다.

Description

록킹 시간 단축을 위한 위상동기루프장치

본 발명은 디지털 TRS 시스템의 위상동기루프(PLL)에 관한 것으로, 특히 RF 주파수를 만드는 방법중 TDMA와 같이 빠른 록킹 타임(Locking Time)을 필요로 하는 위상동기루프장치를 구현토록 한 록킹 시간 단축을 위한 위상동기루프장치에 관한 것이다.

일반적으로, 이동통신 시스템에서 주파수 대역이 GHz등으로 고역의 주파수가 사용될 때 주파수 신서사이저(Synthesizer)의 록킹 시간 및 위상 노이즈가 매우 중요한 팩터(factor)이다.

이동 통신 단말기의 RF 부분에서 각 시스템의 채널을 발생시키기 위해서는 로컬(Local) 신호를 각 시스템의 알고리즘에 의해 발생하여야 하는데, 이를 위해 PLL(Phase Locked Loop) 주파수 신서사이저를 이용하여 구현한다.

디지털 TRS(D-TRS) 단말기와 같이 채널 간격은 25kHz이지만 송신부가 직접 변조(Direct Modulation) 방법을 채택하게 됨으로써 국내 TRS 채널을 생성하는데 무척 어려움이 있다.

더구나 FHMA 방식을 사용하는 D-TRS 단말기는 채널간의 도약시 록킹 타임(Lock Time) 특성을 향상시키는 데에는 무척 어려움이 있다.

첨부한 도면 도1은 종래 디지털 TRS 시스템에 적용된 위상동기루프장치의 일예이다.

이에 도시된 바와 같이, 고정된 주파수를 생성하는 고정 신서사이저(1)와, 송신을 위한 호핑 주파수를 생성하는 송신 호핑 신서사이저(2)와, 상기 송신 호핑 신서사이저(2)에서 생성된 주파수를 8분주하는 주파수 분주부(3)와, 상기 주파수 분주부(3)에서 얻어지는 주파수와 상기 고정 신서사이저(1)에서 생성된 주파수를 혼합하여 그 결과 주파수를 출력하는 제1믹서(4)와, 자동 주파수 콘트롤(AFC)신호에 따라 발진주파수를 생성하는 TCXO(5)와, 상기 TCXO(5)에서 생성된 주파수를 변경하는 주파수 변경부(6)와, 상기 주파수 변경부(6)에서 변경된 주파수를 16.4MHz주파수로 변환하는 16.4MHz주파수 생성부(7)와, 상기 16.4MHz주파수 생성부(7)에서 생성된 주파수로 수신 호핑 주파수를 생성하는 수신 호핑 신서사이저(8)와, 상기 수신 호핑 신서사이저(8)에서 생성된 주파수를 4분주하는 주파수 분주부(9)와, 상기 주파수 분주부(9)에서 생성된 주파수와 상기 고정 신서사이저(1)에서 생성된 주파수를 혼합하는 제2믹서(10)와, BBU로부터 전달되는 스위치 인에이블 신호(EN1 - EN0)를 멀티플렉싱하여 상기 고정 신서사이저(1), 송신 호핑 신서사이저(2), 수신 호핑 신서사이저(8) 구동 제어신호인 스위칭 신호(SW1 - SW3)를 발생하는 멀티플렉서(11)로 구성 되었다.

이와 같이 구성된 종래 디지털 TRS 단말기에 적용되는 위상동기루프장치는, TCXO에서 18.45MHz로 100kHz 내부 기준 주파수를 사용하여 록킹 시간을 빠르게 하려면 복잡한 과정을 거쳐 16.4MHz로 변경하여야 한다. 변경된 16.4MHz 주파수를 각 PLL IC 발진기 입력에 인가하여 동작시킨다.

송신 1 Channel을 예로 들면 다음과 같이 동작한다. 고정 신서사이저가 구동하여 801.29375MHz 주파수를 발진시킨다. 다음으로 송신 호핑 신서사이저가 구동을 하여 757.8MHz 발진시키고, 이를 다시 분주기로 8분주하여 94.725MHz를 생성한다. 그리고 두 주파수를 업 컨버팅하여 896.01875MHz 송신 Carrier를 만든다.

그러나 이러한 시스템은, 하나의 PLL만으로 모든 주파수를 생성할 수는 없으며, TCXO주파수는 FHMA 알고리즘을 위하여 100KHz를 내부 기준으로 사용할 수 없어(18.45MHz/100KHz=정수가 아님)이를 보완하기 위하여 16.4MHz를 구현하는 회로(16.4MHz주파수 생성부)가 추가되어야 하므로 회로 구성을 복잡하게 한다.

한편, 근래에 개발되어 상용 시험예정인 Digital-TRS의 FHMA 시스템에서 사용중인 PLL회로는 12.5kHz 내부 기준 클록(Reference Clock)을 사용하여야 한다.

즉, 국내 허가된 주파수는 간격이 25kHz이나 끝자리가 12.5kHz로 되어 있어 1개의 PLL IC는 사용할 수가 없으며(Locking Time 및 Phase Noise) 100kHz 내부 기준 클록을 이용하여 높은 주파수를 만든 다음 분주기(Divider)로 나누기 8을 하여 12.5kHz를 사용한 것과 동일한 효과를 갖도록 구성하였다.

이러한 종래의 디지털 TRS 시스템에 적용된 위상동기루프장치는, 정수가 아닌 주파수를 생성하기 위해서 많은 회로(16.4MHz주파수 생성기, 다수개의 주파수 분주기 등등)를 사용함으로써 시스템 전체 구성이 복잡하다는 문제점을 발생 하였으며, 또한 저가의 회로를 구현하는 것도 불가능한 단점이 있었다.

이에 본 발명은 상기와 같은 종래 디지털 TRS 시스템에 적용된 위상동기루프장치의 제반 문제점을 해결하기 위해서 제안된 것으로,

본 발명은 RF 주파수를 만드는 방법중 TDMA와 같이 빠른 록킹 타임(Locking Time)을 필요로 하는 위상동기루프장치를 구현토록 한 록킹 타임 단축을 위한 위상동기루프장치를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 장치는,

기존의 TCXO 주파수 변경회로, 12.5kHz의 주파수를 만들기 위한 분주기, 주파수 합성을 위한 믹서등이 추가된 기존의 방법에 대하여 그 해결책으로 하나의 주파수를 생성하는 PLL 회로에 원하는 끝자리 주파수를 만들기 위한 회로(Fixed Synthsizer)를 추가하여 원하는 주파수와의 차이가 70MHz 이내가 되도록 위상동기루프장치를 구성하는 것을 특징으로 한다.

상기에서, 원하는 고역의 주파수 PLL IC는 70MHz를 발생할 수 있는 저가의 IC 사용이 가능하다.

또한, 상기와 같이 원하는 주파수와의 차이가 70MHz이내가 되도록 회로를 구현 함으로써, 다른 채널로 도약하는 시간을 줄일 수 있고, 위상 잡음(Phase Noise) 특성도 개선시킬 수 있다.

도 1 은 종래 디지털 TRS 시스템에 적용된 위상동기루프장치 구성도,

도 2 는 본 발명에 의한 록킹 시 간 단축을 위한 위상동기루프장치 구성도,

도 3 은 도2의 루프필터부 상세 회로도,

도 4 는 도2의 각부 상세 회로도로서,

(a)는 고정 신서사이저와 그 주변 회로의 상세 회로도이고,

(b)는 송신 호핑 신서사이저와 그 주변 회로의 상세 회로도이고,

(c)는 수신 호핑 신서사이저와 그 주변 회로의 상세 회로도이다.

도 5 는 도2의 루프필터부의 특성도,

도 6 은 본 발명에서 채널400에서 채널600으로 이동할 때 록킹 타임 파형도,

도 7 은 본 발명에서 채널600에서 채널400으로 이동할 때 록킹 타임 파형도,

도 8 은 본 발명에서 31KHz 채널1의 위상 노이즈 파형도,

도 9 는 본 발명에서 1KHz 채널600의 위상 노이즈 파형도,

도면의 주요 부분에 대한 부호의 설명

22: 고정 신서사이저

23,28,33: 제1 내지 제3 전압제어발진기

24,29: 제1 및 제2 다운 컨버터

25,30: 제1 및 제2 저역 필터부

26: 수신 호핑 신서사이저

31: 송신 호핑 신서사이저

27,32: 제1 및 제2 루프 필터부

이하 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

첨부한 도면 도2는 본 발명에 의한 록킹 시간 단축을 위한 위상동기루프장치 구성도이다.

채널간의 도약시 주파수 생성을 위한 시스템 전체 동작을 콘트롤하는 중앙처리장치(21)와, 상기 중앙처리장치(21)의 제어에 따라 고정된 주파수를 생성하는 고정 신서사이저(22)와, 상기 고정 신서사이저(22)에서 발생되는 주파수에 의해 원하는 주파수를 생성하는 제1전압제어발진기(23)와, 상기 제1전압제어발진기(23)에서 발생된 주파수와 수신 국부 발진 주파수를 혼합하여 상기 고정 주파수를 다운시키는 제1 다운컨버터(24)와, 상기 제1다운 컨버터(24)에서 생성된 소정 레벨의 주파수를 저역 필터링하는 수신 호핑 주파수를 생성하기 위한 제어 전압을 생성하는 제1저역 필터부(25)와, 상기 중앙처리장치(21)의 제어에 따라 수신 채널 주파수를 설정하고 상기 제1저역 필터부(25)에서 출력되는 제어전압에 따라 수신 호핑 주파수를 생성하는 수신 호핑 신서사이저(26)와, 상기 수신 호핑 신서사이저(26)에서 출력되는 주파수를 루프 필터링하여 제어 전압을 생성하는 제1루프 필터부(27)와, 상기 제1루프 필터부(27)에서 출력되는 제어 전압에 따라 수신 국부 발진 주파수를 생성하는 제2전압제어발진기(28)와, 송신 캐리어를 위한 송신 주파수와 상기 제1전압제어발진기(23)에서 생성된 주파수를 혼합하여 상기 송신 주파수를 다운 시키는 제2다운 컨버터(29)와, 상기 제2다운 컨버터(29)에서 얻어지는 주파수를 루프 필터링하여 송신 호핑 신서사이저에 제어 전압으로 인가하는 제2저역 필터부(30)와, 상기 중앙처리장치(21)에서 출력되는 송신 채널 주파수 제어신호에 따라 송신 호핑 주파수를 설정하고 상기 제2저역 필터부(30)에서 출력되는 제어전압에 의해 그 설정된 송신 호핑 주파수를 조절하여 출력하는 송신 호핑 신서사이저(31)와, 상기 송신 호핑 신서사이저(31)에서 발생된 주파수를 루프 필터링하여 제어 전압을 생성하는 제2루프 필터부(32)와, 상기 제2루프 필터부(32)에서 생성된 제어전압에 따라 발생하는 송신 주파수를 조절하는 제3전압제어발진기(33)로 구성된다.

이와 같이 구성된 본 발명에 의한 록킹 시간 단축을 위한 위상동기루프장치의 작용을 설명하면 다음과 같다.

먼저, 중앙처리장치(21)는 고정 신서사이저(22)에 PLL 직렬 데이터를 인가하여 구동을 시키게 되고, 상기 고정 신서사이저(22)는 구동을 하여 도4a와 같은 회로 구성에 의해 고정 주파수 877.6125MHz 주파수를 발진시킨다.

이 신호는 송,수신부의 주파수를 고역으로 올리기 위한 기준 주파수가 된다.

이 기준 주파수에 의해 제1전압제어발진기(23)는 설정 주파수를 발생하게 되며, 제1다운 컨버터(24)는 상기 기준 주파수와 제2전압제어발진기(28)에서 발생되는 934.2625MHz주파수와 혼합하여 56.65MHz로 다운된 주파수를 발생하게 된다.

이와 같이 다운된 주파수는 제1저역 필터부(25)에 전달이 되며, 상기 제1저역 필터부(25)는 이를 저역 필터링하여 제어 전압을 생성하여 수신 호핑 신서사이저(26)에 인가하게 된다.

이에 따라 수신 호핑 신서사이저(26)는 그 제어 전압과 상기 중앙처리장치(21)에서 출력되는 PLL 직렬 데이터에 의거 원하는 수신 주파수(예를 들면 600 Channel 인 경우 1st Local 주파수 949.2375MHz)를 발진시키기 위한 주파수를 생성한다.

이와 같이 발생되는 수신 호핑 주파수는 제1루프 필터부(27)에서 도3과 같은 회로에 의해 루프 필터링되어 제2전압제어발진기(28)에 제어전압으로 인가되며, 이에 따라 제2전압제어발진기(28)는 그 제어전압에 따라 원하는 수신 주파수를 생성하게 된다.

즉, 예를 들면 600 Channel을 기준으로 할 때, 1st Local 주파수(RX Hopping Local)를 생성할 때, RX Hopping PLL IC 직렬 데이터에 56.65MHz를 발진하기 위한 Program으로 동작되는 위상 검출 출력을 제2전압제어발진기(28)에 인가하여 수신 로컬의 근처에 있는 주파수를 발생시킨다. 수신 로컬 주파수와 상기 고정 신서사이저(22)에서 발생되는 고정 주파수를 다운 컨버터(24)의 RF 및 로컬 단자에 인가하여 두 주파수의 차이를 RX Hopping PLL IC(26) 핀 단자에 인가하면 이 PLL LOOP는 비로소 교정된 주파수 949.2375MHz를 발진하게 된다.

이때 내부 기준 클록 주파수는 25kHz가 되어 56.65∼71.625MHz를 만드는 록킹 시간은 865.9875MHz를 만드는 시간보다 10배 이상 짧아진다. 이러한 PLL Phase Detect Output으로 865.9875MHz를 발진할 수 있는 VCO에 인가하여 원하는 주파수를 발생하게 되는 것이다.

여기서, 루프 필터부(27)는 도3과 같이 12.5kHz 저역 통과 필터를 구현한 회로이며, 다운 컨버터(24)의 출력에 삽입된 저역 필터부(25)는 877.6125MHz 와 RX Local(949.2375MHz) 또는 TX Carrier(820.9875MHz)의 주파수를 제거하고 56.65∼71.6MHz 주파수만 추출하기 위한 회로이다.

다음으로, 송신 캐리어(TX Carrier) 발생 과정을 살펴보면 다음과 같다.

먼저, 중앙처리장치(21)에서 송신 호핑 신서사이저(31)의 구동을 위한 직렬 데이터(DATA)를 발생하여 상기 송신 호핑 신서사이저(31)를 구동시키게 된다.

이에 따라 송신 호핑 신서사이저(31)는 구동을 하여 송신 호핑 주파수를 생성하게 되고, 제2루프 필터부(32)는 도3과 같은 회로에 의해 상기 송신 호핑 주파수를 루프 필터링한다.

아울러 제3전압제어발진기(33)는 상기 루프 필터부(32)의 출력에 따라 원하는 송신 캐리어(806.0125MHz)를 생성하여 출력시키게 되며, 상기 송신 캐리어는 피이드백되어 제2다운 컨버터(29)에 전달된다.

상기 제2다운 컨버터(29)는 상기 피이드백되는 송신 캐리어와 제1전압제어발진기(23)에서 얻어지는 고정 주파수를 혼합하여 71.6MHz의 주파수를 발생하게 되며, 제2저역 필터부(30)는 이를 저역 필터링하여 상기 송신 호핑 신서사이저(31)를 제어하기 위한 제어전압으로 상기 송신 호핑 신서사이저(31)에 전달해 줌으로써 송신 캐리어가 교정되는 것이다.

이상에서 상술한 바와 같이 본 발명은, 기존의 PLL IC 응용은 주파수 끝자리 숫자가 곧 내부 기준 클록으로 결정되어지며, 이에 주파수 신서사이저를 설계함에 있어 특성을 향상하는데 한계점이 있고, 주파수 플랜에 한계가 있었다. 이는 내부 기준 주파수를 얼마로 선정하느냐에 따라 어느 한 채널에서 다른 한 채널로 이동 또는 도약하는데 걸리는 시간이 결정되기 때문이다. 그러나 본 발명은 D-TRS 단말기와 같이 채널 간격은 25kHz이지만 주파수가 1 Channel 806.0125MHz(송신) 인 경우에도 유용하게 사용할 수 있는 효과가 있다.

또한, 국내 TRS 채널을 추가하는데 기술적으로 모든 주파수가 가능하게 되며, 더구나 FHMA 방식을 사용하는 D-TRS 단말기는 채널간의 도약시 록 시간 특성을 향상시키는데에 있어서 기존의 일반적인 PLL을 사용할 수가 없는 부분에도 사용이 가능한 효과가 있다.

또한, TCXO 주파수는 FHMA 알고리즘을 위하여 100kHz를 내부 기준 클록으로 사용할 수 없어(18.45MHz/100kHz=정수가 아님), 이를 보완하기 위한 별도의 16.4MHz를 구현하는 회로 추가가 필요하였으나, 본 발명에서는 이러한 추가 회로를 제거할 수 있어 회로 구성을 간략화시킬 수 있는 이점이 있다.

또한, 송신부 구조가 직접 변조방식으로 되어 있고, 나아가 수신부 구조가 직접 복조방식으로 되어 있는 이동 통신 단말기에서는 구조가 간단하게 구현되므로 이동 통신 단말기의 원가 절감과 크기를 줄일 수 있는 이점도 있다.

Claims (1)

1. 도약 주파수 생성을 위한 시스템 전체 동작을 콘트롤하는 중앙처리장치(21)와, 상기 중앙처리장치(21)의 제어에 따라 고정된 주파수를 생성하는 고정 신서사이저(22)와, 상기 고정 신서사이저(22)에서 발생되는 주파수에 의해 원하는 주파수를 생성하는 제1전압제어발진기(23)와, 상기 제1전압제어발진기(23)에서 발생된 주파수와 수신 주파수를 혼합하여 상기 고정 주파수를 다운시키는 제1 다운컨버터(24)와, 상기 제1다운 컨버터(24)에서 생성된 소정 레벨의 주파수를 저역 필터링하는 수신 호핑 주파수를 생성하기 위한 제어 전압을 생성하는 제1저역 필터부(25)와, 상기 중앙처리장치(21)의 제어에 따라 수신 채널 주파수를 설정하고 상기 제1저역 필터부(25)에서 출력되는 제어전압에 따라 수신 호핑 주파수를 생성하는 수신 호핑 신서사이저(26)와, 상기 수신 호핑 신서사이저(26)에서 출력되는 주파수를 루프 필터링하여 제어 전압을 생성하는 제1루프 필터부(27)와, 상기 제1루프 필터부(27)에서 출력되는 제어 전압에 따라 수신 주파수를 생성하는 제2전압제어발진기(28)와, 송신 캐리어를 위한 송신 주파수와 상기 제1전압제어발진기(23)에서 생성된 주파수를 혼합하여 상기 송신 주파수를 다운 시키는 제2다운 컨버터(29)와, 상기 제2다운 컨버터(29)에서 얻어지는 주파수를 루프 필터링하여 송신 호핑 신서사이저에 제어 전압으로 인가하는 제2저역 필터부(30)와, 상기 중앙처리장치(21)에서 출력되는 송신 채널 주파수 제어신호에 따라 송신 호핑 주파수를 설정하고 상기 제2저역 필터부(30)에서 출력되는 제어전압에 의해 그 설정된 송신 호핑 주파수를 조절하여 출력하는 송신 호핑 신서사이저(31)와, 상기 송신 호핑 신서사이저(31)에서 발생된 주파수를 루프 필터링하여 제어 전압을 생성하는 제2루프 필터부(32)와, 상기 제2루프 필터부(32)에서 생성된 제어전압에 따라 발생하는 송신 주파수를 조절하는 제3전압제어발진기(33)로 구성된 것을 특징으로 하는 록킹 시간 단축을 위한 위상동기루프장치.