KR100257871B1 - Rf용 주파수 합성회로 - Google Patents
Rf용 주파수 합성회로 Download PDFInfo
- Publication number
- KR100257871B1 KR100257871B1 KR1019960080893A KR19960080893A KR100257871B1 KR 100257871 B1 KR100257871 B1 KR 100257871B1 KR 1019960080893 A KR1019960080893 A KR 1019960080893A KR 19960080893 A KR19960080893 A KR 19960080893A KR 100257871 B1 KR100257871 B1 KR 100257871B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- pll
- generating circuit
- reference frequency
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 230000009977 dual effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 듀얼 타입 PLL 주파수 합성기(Dual type Phase Locked Loop Synthesizer)를 사용하는 무선통신 회로에 있어서, 레퍼런스(Reference)용 OSC으로 사용되는 정밀한 발진회로(OSC)를 IF LO 신호를 발생시키는 회로와 공통으로 사용하는 IF LO 발생회로에 관한 것으로, 종래에 IF LO신호를 발생시키기위하여 사용하던 IF LO 발진기와 PLL 주파수 합성기 루프 필터를 없애므로서 시스템의 구조를 간략화하여 장치 전체 크기를 줄이고, 소비전력을 줄인 주파수 합성회로를 제공한다.
Description
본 발명은 IF LO 신호와 RF LO신호를 발생시키는 듀얼 타입 페이즈 록키드 루프 주파수 합성기 회로에 있어서 IF LO 신호의 RF 신호를 발생시키는 회로에 관한 것으로, 특히 IF LO 신호를 발생시키는 IF LO 발진회로를 대신하여 PLL 회로에 사용되는 클럭 OSC 또는 TCOX를 기준주파수 발생용 OSC를 사용한 RF LO용 주파수 합성회로에 관한 것이다.
종래의 무선통신기기에 있어서, RF LO 신호와 IF LO 신호를 발생시키는 회로는 도1에 도시된 바와 같이 IF LO 발진기 회로(IF VCO)와 RF LO 발진기 회로(RF VCO)에 페이즈 로킹(Phase Looking)을 걸어주기 위해 도시된 바와 같이 각각의 루프 필터(Loop Filter)와 공통의 듀얼타입 PLL 회로를 갖는다. 이때 듀얼 타입의 PLL회로는 PLL 주파수 합성기용 기준 주파수 발생회로를 사용한다.
상술한 바와 같은 RF LO 신호와 IF LO 신호 발생회로는 각기 구성된 회로를 구현하고 동작시키기 위하여 PCB 보드상에 별도의 공간과 별도의 전류 소비를 필요로 한다는 문제점이 있다.
또한 상기 회로에서 사용되는 발진기(VCO)로 인하여 시스템에 잡음을 발생시킨다는 문제점이 있다.
따라서 본 발명은 상기 문제점을 해결하기 위하여 IF LO 발진회로를 대신하여 PLL신시사이어에 클럭을 공급하는 기준 주파수 발생회로에 매칭 트랜스포머와 ATT를 연결하여 IF LO 신호를 발생시키고, RF LO 신호는 종래와 동일한 구성의 RF LO 발진회로로 부터 발생시키는 RF용 주파수 합성회로를 제공함으로써 시스템의 구조를 단순화하고, 발진 회로(VCO)의 제외로 시스템 상의 잡음을 감소시키는 것을 목적으로 한다.
도1은 종래의 IF LO 신호와 RF LO신호를 발생시키는 주파수 합성회로도.
도2는 본 발명에 따른 RF LO 신호와 IF LO 신호를 발생시키는 회로도.
* 도면의 주요부분에 대한 부호의 설명
L·F : Loop Filter
M·T : 매칭 트랜스포머
본 발명은 IF LO 신호와 RF LO 신호를 발생시키는 회로에 관한 것으로, 특히 종래의 IF LO 신호와 RF LO 신호 발생회로에 비하여 IF 발진회로(VCO)를 대신하여 레퍼런스 OSC를 이용한 IF LO 신호와 RF LO 신호 발생회로에 관한 것이다.
이하 첨부된 도면을 참조로하여 본 발명을 상세히 설명하기로 한다.
도2는 본 발명에 따른 IF LO 신호와 RF LO 신호를 발생시키는 회로를 나타낸 것으로, 종래의 회로와 비교하여 볼 때 RF LO 신호 발생회로 부분은 동일하나, IF LO 신호발생회로는 IF 발진회로(VCO)를 대신하여 PLL 주파수 합성기용 레퍼런스 OSC신호로 발생되는 크리스탈 클럭 OSC나 TCOX출력을 LO 에서 사용될수 있도록 50옴(Ohm)계로 변환시킬 수 있는 매칭 트랜스포머(M·T)와 매칭 트랜스포머로부터 출력되는 50옴 출력이 IF 소자의 입력조건에 맞도록 출력 레벨을 가감시키는 ATT를 연결하여 IF LO 신호발생 회로를 구성한다.
상기 PLL회로에서 사용되는 레퍼런스용 크리스탈 OSC의 주파수 한계는 100MHz 미만으로 회로의 IF 주파수 선택시 이점을 고려하여 IF 주파수를 선택한 후 회로를 설계한다. 이때, 상기 래퍼런스용 크리스탈 OSC에서 발생되는 대부분의 크리스탈 클럭 OSC나 TCOX의 출력은 TTL 출력이므로 IF OL에 사용될 수 있는 50옴계로 변환시킨다. 상기 변환된 50옴 출력이 IF 소자의 입력조건에 맞도록 출력레벨을 가감시켜 모듈레이터의 조건에 맞는 IF LO 신호를 발생하게 되는 것이다.
본 발명은 상술한 바와 같이 IF용 발진기의 구성과 PLL 주파수 합성기를 구동시키는 회로를 제외할 수 있으므로 시스템의 구조를 간략화하여 장치의 전체 크기를 줄일 수 있으며, 소자의 수를 줄일 수 있어 그에 다른 비용을 절감할 수 있다.
또한, 발진회로(IF VCO)의 제외로 시스템 상의 잡음원을 감소시킬 수 있다.
Claims (1)
- IF LO 신호와 RF LO 신호를 발생시키는 듀얼 PLL 회로와 두 개의 루프 필터 그리고 IF 발진기와 RF 발진기로 이루어진 IF LO 신호와 RF LO 신호 발생회로에 있어서,IF LO 신호 발생회로는 PLL회로로부터 신호를 공급받아 크리스탈 클럭 OSC나 TCOX 를 발생하는 PLL용 기준 주파수 발생회로와,상기 기준 주파수 발생회로를 사용한 기준 주파수 출력을 50옴계로 변환시키는 매칭 트랜스포머와,상기 매칭 트랜스포머에서 변환된 50옴계의 출력레벨을 조절하는 ATT로 구성되는 것을 특징으로 하는 RF용 주파수 합성회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960080893A KR100257871B1 (ko) | 1996-12-31 | 1996-12-31 | Rf용 주파수 합성회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960080893A KR100257871B1 (ko) | 1996-12-31 | 1996-12-31 | Rf용 주파수 합성회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980061522A KR19980061522A (ko) | 1998-10-07 |
KR100257871B1 true KR100257871B1 (ko) | 2000-06-01 |
Family
ID=19493750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960080893A KR100257871B1 (ko) | 1996-12-31 | 1996-12-31 | Rf용 주파수 합성회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100257871B1 (ko) |
-
1996
- 1996-12-31 KR KR1019960080893A patent/KR100257871B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980061522A (ko) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100397716B1 (ko) | 송신기및송수신기 | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
FI89845B (fi) | Koppling foer alstring av saendningssignal i en radiotelefon | |
JP2007096694A (ja) | Fmトランスミッタ | |
JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
TW200419914A (en) | Voltage-controlled oscillator presetting circuit | |
KR20020016838A (ko) | 송신 주파수를 발생시키기 위한 전자 회로 장치 | |
US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
US5727019A (en) | Digital modem | |
EP1248378A4 (en) | TRANSMITTER AND WIRELESS COMMUNICATIONS TERMINAL WITH THE SAME | |
KR970019089A (ko) | 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit) | |
KR100257871B1 (ko) | Rf용 주파수 합성회로 | |
KR20030025197A (ko) | 불필요한 신호의 발생을 억제한 컴퓨터 | |
US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
US6288616B1 (en) | Multifrequency low-power oscillator for telecommunication IC's | |
JPH1188219A (ja) | 受信機および送受信機 | |
US6625422B1 (en) | Signal generator | |
JPH03265014A (ja) | コンピュータシステム | |
CN220896677U (zh) | 基于低频锁相环与低相噪基准源混频方式的频率源电路 | |
JPH09261019A (ja) | 同期回路 | |
KR19990061629A (ko) | 록킹 시간 단축을 위한 위상동기루프장치 | |
KR970005394B1 (ko) | 혼합형 주파수 합성기(Hybrid Frequency Synthesizer) | |
JP2004040562A (ja) | 標準電波を用いた基準周波数発生方法及び装置 | |
ES2240770T3 (es) | Dispositivo para la generacion de una señal de frecuencia de referencia. | |
KR100365130B1 (ko) | 위성통신 지상시스템의 중간주파수 변환 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060315 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |