KR20020016838A - 송신 주파수를 발생시키기 위한 전자 회로 장치 - Google Patents

Abstract

본 발명은 트랜시버에 대한 송신 주파수를 발생시키는데 사용되는 전자 회로 장치에 관한 것이며, 오실레이터 주파수(f_OSZ)를 발생시키는 제어가능한 오실레이터(2), 팩터(N)의 분할기 및 수반하는 대역 필터(33)를 갖는 혼합기 단계를 포함하며, 이에 의해 오실레이터 주파수(f_OSZ) 및 혼합기 단계(32)의 오실레이터 주파수를 팩터(N)로 나눈 것이 입력 신호의 형태로 제공된다.

Description

송신 주파수를 발생시키기 위한 전자 회로 장치{ELECTRONIC CIRCUIT ARRANGEMENT GENERATING A TRANSMIT FREQUENCY}

발명가들은 종래 기술에서 TDMA 무선 시스템(예컨대, DECT, GSM, PHS)에서의 해당 송신 주파수를 발생시키기 위한 유사한 회로 장치들에 익숙해져 있다. TDMA라는 약어는 "시간분할 다중접속"을 나타낸다. 그러한 장치는 주파수를 발생시키기 위한 오실레이터, 송신 증폭기, 수신기 및 송신과 수신 상태를 변경하는 연대기적 시퀀스를 결정하는 제어 장치를 포함한다. 일반적으로, PLL(phase locked loop;위상 고정 루프)을 사용하는 제어 장치를 거쳐 송신 채널을 설정하기 위한 오실레이터 주파수는 송신기가 스위칭 온 되기 전에 설정되고, 기술적인 이유 때문에, 이 프로세스에는 임의의 설정 시간이 요구된다. 본 발명은 그 장치가 도 1에 구조적으로 설명된 TDMA 시스템에서의 송신의 경우에 관련된 것이다.

본 발명은 트랜시버용 송신 주파수를 발생시키기 위한 전자 회로 장치에 관한 것이다.

도 1-4는 종래 기술에서의 회로 장치.

도 5는 혼합기 및 이어지는 대역 필터를 갖는 회로 장치.

도 6은 단측파대 혼합기를 갖는 회로 장치.

도 7-10은 서로 다른 변조기 장치를 갖는 회로 장치.

도 11은 슈퍼헤테로다인 수신기를 갖는 회로 및 수신단에서의 오실레이터의 사용을 나타낸다.

도 12는 단측파대 및 송신/수신 대역 필터를 갖는 슈퍼헤테로다인 수신기를 갖는 회로 장치.

도 13은 단측파대 혼합기 및 TDMA 제어 장치를 갖는 회로 장치.

그러한 간단한 회로 장치의 문제점은 주파수의 발생기 증폭기에서의 로드 변화 또는 피드백 때문에 송신 증폭기가 스위칭 온 되는 순간에 파열된다는 것이다.결과적으로, 원치 않는 주파수 점프가 발생된다. 그러한 로드 변화는 예컨대, 그 입력 임피던스 변화의 결과로서 송신 증폭기가 스위칭 온 되는 동안 발생한다. 주파수 발생에 대한 영향은 예컨대, 안테나의 방사 또는 송신 출력 단계 및 예컨대, 공급 전압에 기인하는 주파수의 발생 사이의 다른 커플링 부분 때문에 발생한다.

특히, 비용문제 때문에 느린 PLL 제어 루프로 동작하거나 변조 기간 동안의 제어 루프를 오픈하는 TDMA 시스템에서, 주파수 점프는 더이상 PLL 회로에 의해 정정될 수 없기 때문에 이것을 구현하는 것은 큰 문제이다. 이것의 예는 DECT 시스템의 개루프 변조이다.

위에 언급된 문제는 발명자들에게 알려진 다양한 회로 장치에 의해 방해를 받는다. 예를 들어, 댐핑(damping) 엘리먼트들을 삽입하고 주파수 발생 수단 및 송신 증폭기 사이에 고립 단계를 삽입하므로써 주파수 발생에 대해 가시적인 로드 변화의 감소를 일으킬 가능성이 존재한다. 또한, 패러데이 케이지(cage) 형태의 주파수 발생 수단의 추가적인 쉴딩은 방사를 확실히 감소되도록 할 수 있다. 또한, 예컨대, 특별히 성형된 플러그에 의한 전자기 방사에 대한 추가적인 블로킹이 쉴드에 이르는 라인 상에 제공될 수 있다. 그러한 알려진 회로 장치의 예가 도 2에 도시되어 있다.

또한, 주파수 발생 수단에 주파수 곱셈 단계 및 분할 단계를 삽입하는 것은 피드백을 방해하고 주파수 발생 수단에 영향을 준다고 알려져 있다. 여기서, 오실레이터는 원하는 주파수의 고조파 또는 하위 고조파에서 진동하고, 그 결과로서 저로드에 대한 종속성 및 원치 않는 주파수에 대한 더 낮은 민감도가 곱셈 또는 분할의 정도에 따라 발생된다. 이 회로가 도 3에 도식적으로 도시된다.

결국, 위에 언급된 문제점을 해결하기 위해 도 4에 도식적으로 설명된 바와 같은 송신 혼합 개념의 상대적으로 값비싼 용도가 발명자에게 공지되어 있다.

이 송신 혼합 개념에서, 두개의 오실레이터의 주파수는 혼합기 단계에서 혼합되고 원하는 주파수는 혼합된 것으로부터 필터링 아웃된다. 오실레이터가 원하는 주파수와 비고조파 관계를 갖기 때문에, 결과적인 로드 변화 및 효과에의 높은 면역도가 존재한다. 결과적으로, 쉴딩에 대한 필요조건, 블로킹 및 고립 단계들은 도 2 및 도 3으로부터의 기지의 해결책과 비교하여 상당히 감소된다.

이 송신 혼합 개념의 가장 큰 단점은 그것이 송신 혼합기 단계, 주파수 안정화를 위한 PLL 회로를 포함하는 오실레이터 및 대역 필터를 추가적으로 필요로 하기 때문에, 상당한 기술적 비용을 요구한다는 것이다. 추가적으로 요구되는 전자 컴포넌트 하나는 앞선 두개의 해결책과 비교하여 상당한 비용 불이익을 낳게 된다.

이러한 더 비용이 많이 드는 송신 혼합기 개념의 또다른 단점은 다수의 추가적인 회로 컴포넌트 때문에 그러한 회로 장치의 전체적인 크기가 너무 커진다는 것이다.

이러한 송신 혼합기 개념에 있어서, 주어진 현재의 기술 상태에서 필터 및 오실레이터 또는 오실레이터 코일들은 집적회로에 장착되기 매우 어렵거나 매우 큰 칩 영역을 요구하기 때문에 매우 높은 집적도를 달성하는 것이 특히 문제가 된다. 또한, PLL 때문에 필요한 외부 컴포넌트들로서 정렬되어야 하는 커패시터 및 저항들을 충분한 정도로 집적하는 것이 자주 불가능하게 된다.

주파수 안정화를 위한 총 두개의 오실레이터, 두개의 루프 필터를 포함하는 두개의 PLL이 기지의 송신 혼합 개념에서 요구되고, 특히 저주파수를 갖는 오실레이터는 특히 큰 칩 영역을 요구하거나 또는 위상 잡음에 대한 좋지 않은 특성을 가지며, 이 송신 혼합 개념은 고 집적도에 대해서는 상대적으로 적절하지 않다.

따라서, 본 발명의 목적은 전자 회로 장치가 한편으론 송신 혼합 개념의 원하는 기술적인 필요조건을 제안하고 다른 한편으로는 고 집적도의 회로가 달성되도록 하여 비용-효과적인 제조를 가능케하는 송신 주파수를 발생시키기 위한 전자 회로 장치를 개시하는 것이다.

상기 목적은 청구항 1의 특징에 의해 달성된다.

따라서, 트랜시버용 송신 주파수 fs를 발생시키기 위한 전자 회로가 제안되며, 상기 전자 회로는 다음과 같은 컴포넌트들, 즉 오실레이터 주파수 f_OSZ를 발생시키기 위한 제어 가능한 오실레이터, 팩터(N)의 분할기 및 수반하는 대역 필터를 갖는 혼합 단계를 포함하고, 상기 컴포넌트들은 오실레이터 주파수 f_OSZ및 오실레이터 주파수를 팩터 N으로 나눈 f_OSZ/N이 입력 신호로서 혼합기에 제공되고 송신 주파수 fs로서 그것에 의해 출력 되는 방식으로 서로 연결된다.

이 장치의 중요한 장점은 단지 하나의 오실레이터만이 위상 잡음을 일으키기 때문에 본 발명에 따른 회로 장치로는 종래의 송신 혼합 개념의 두개의 오실레이터로 달성할 수 있는 것보다 더 낮은 위상 잡음이 발생된다는 것이다.

회로 구조의 단순화는 다음과 같은 사실, 즉 수반하는 대역 필터와의 혼합기단계 대신에, 단측파대(single-sideband) 혼합기(=이미지 차단 혼합기)가 사용된다는 사실에 의해 달성된다. 단측파대 혼합기는 용이하게 만들어지는 컴포넌트로서 사용가능하고 또한 밀집된(compact) 형태의 회로로 집적될 수 있다.

본 발명에 따른 전자 회로의 추가적인 개선점은 안정화를 위한 PLL 회로를 사용하는데 있으며, 상기 PLL 회로에 기준 주파수 및 오실레이터 주파수 또는 대역 필터 또는 경우에 따라서는 단측파대의 출력 주파수가 입력 신호로서 공급된다.

또한, 2 및/또는 1보다 큰 수의 배수인 분할기의 팩터 N을 공급하고, 서로 90°만큼 위상 쉬프트된 두개의 출력 신호를 공급하는 것이 유리하다.

90°만큼의 원하는 위상 쉬프트는 신호의 위상 쉬프트 부분을 위상 쉬프트시키고 신호의 나머지 부분에 대한 원래 위상을 유지하므로써, 또는 신호의 두부분을 +45° 및 -45°만큼 위상 쉬프트시키므로써 달성될 수 있다. 두 경우에, 90°의 위상차가 남아 있게 된다.

본 발명에 따른 전자 회로의 추가적인 개선점은, 단측파대 혼합기의 출력에 연결된 송신 출력 단계를 스위칭 온 할때 오실레이터 제어 신호 상에 주파수 변조를 발생시키기 위한 데이터 신호를 첨가(superimpose)하는 제어 장치가 추가적으로 제공된다는 사실에 있을 수 있다. 그러한 제어 장치는 예컨대, TDMA 시스템이라 부르는 것에서 사용된다.

최적 집적 및 회로의 단순 구현에 관해서, ASIC 컴포넌트를 사용하여 제어 장치를 구현하는 것도 유리하다.

본 회로 장치의 또다른 유리한 개선점은 두개의 스위치를 선택적으로 구동하기 위한 제어 장치를 제공하는 것이고, 이에 의해 데이터 변조기로 또는 채널 세팅의 목적으로 PLL로의 오실레이터 제어 입력의 연결을 활성화시킨다.

또한, 본 발명에 따른 전자 회로 장치의 선택적인 개선점은 다음과 같은 사실, 즉 오실레이터 주파수 f_OSZ로부터 직접 첨가 주파수를 획득하는 첨가 수신기가 제공된다는 사실 및 송신의 경우에, PLL에 단측파대 혼합기 출력 주파수를 공급하고, 수신의 경우에는 오실레이터 주파수를 공급하는 변환 장치가 제공된다는 사실에 있다.

오실레이터는 예컨대, 전압-제어 또는 전류-제어 형태로 동작할 수 있으며, 가능한 경우에는 기준 주파수가 외부적으로 공급될 수도 있다.

물론, 위에 언급되었으며 이하 설명될 본 발명의 특징은 각각의 특정된 조합에서 사용될 뿐만 아니라 다른 것과 조합하여 또는 그 자체로서 본 발명의 범위를 벗어나지 않고 사용될 수 있다.

본 발명의 추가적인 특징은 도면을 참조하여 다음의 바람직한 실시예로부터 나타난다.

본 발명이 이하의 도면을 참조하여 더 상세히 설명될 것이다.

도 1은 가능한 한 안정된 주파수를 발생시키기 위한 오실레이터(2) 및 PLL 회로(1), 송신 증폭기(4)의 TDMA 제어기(3) 및 안테나(5)를 갖는 TDMA 무선 시스템에 대한 공지의 회로 장치를 나타낸다.

이 회로 장치에서, 송신 증폭기(4)가 스위칭 온되는 순간에, 주파수의 발생은 로드 변화 및/또는 영향 때문에 중단되고(화살표 6 및 7로 표시됨), 원치않은 주파수 점프가 발생된다. 그 입력 임피던스의 변화의 결과로서 송신 증폭기(4)가 스위칭 온 되는 동안 로드 변화가 발생한다.

주파수 발생 수단에 대한 영향은 안테나(5)의 방사의 결과로서, 또는 송신 출력 단계 및 주파수 발생 수단 간의 다른 연결 경로(미도시)에 의해 발생된다. 이것의 예는 공급 전압 공급기 라인이다.

도 2는 주파수 점프를 피하기 위한 공지의 회로를 도시한다. 회로는 도 1에 나타난 컴포넌트 외에, 주파수 발생 수단에 보여질 있는 로드 변화를 감소시키기 위한 댐핑 엘리먼트(8,9) 및 하나 이상의 추가적인 증폭기 단계를 포함한다. 방사를 감시키기 위한 주파수 발생 수단의 추가적인 쉴딩(패러데이 케이지)(12)이 또한 설명된다. 또한, 통상적으로 쉴딩에 이르는 라인들의 고주파수 저지 수단(미도시)가 존재한다.

도 3은 주파수 곱셈 단계 또는 분할 단계(13)를 갖는 주파수 발생회로의 추가적인 공지의 변형예이다. 이 예에서, 오실레이터(2)는 원하는 송신 주파수의 고조파 또는 하위 고조파에서 진동하고, 그 결과로서 곱셈 또는 나눗셈의 정도에 따라 더 낮은 로드 종속성 및 전자기 방사에 대한 더 낮은 민감도가 발생한다.

송신 증폭기가 스위칭 온 되는 동안 피드백 및 주파수 점프를 가장 효과적으로 억제하는 가장 잘 알려진 회로가 도 4에 도시되어 있다. 이 도 4는 송신 혼합 개념을 사용하여 송신 주파수를 발생시키기 위한 회로 장치를 도시한다. 여기서, 제1 오실레이터(2) 및 제1 PLL 회로(1)의 주파수 및 제2 오실레이터(2) 및 제2 PLL 회로(15)의 주파수는 혼합기 단계(16)에서 혼합되고, 원하는 주파수는 대역 필터(17)에 의해 혼합 결과로부터 필터링 아웃된다.

오실레이터(2 및 14)의 주파수가 선택되어 원하는 주파수와의 비고조파 관계를 갖는 경우에는, 결과적으로 로드 변화, 즉 송신 증폭기가 스위칭 온되는 동안 및 그 영향에 대해 고도의 면역성이 존재하게 된다. 결과적으로, 쉴딩, 블로킹 및 고립화 단계로 구성된 필요조건은 도 2 및 3으로부터의 회로 장치와 비교하여 상당히 감소된다. 주파수 안정화를 위한 혼합기 단계(16), 오실레이터(14) 및 PLL 회로(15) 및 대역 필터(17)가 추가적으로 요구된다.

도 5는 집적도에 따라 고도의 경비 절감이 달성될 수 있는 무선 시스템을 위한 본 발명에 따른 단순 회로 장치를 도시한다. 송신 혼합 개념은 시작점으로서 선택되었지만, 제2 오실레이터는 필요없게 된다.

제2 장치는 입력단에서 PLL 회로(1)에 의해 안정화된 단일 오실레이터(2)로 구성된다. FM 변조 신호(26)가 공급되는 합산 단계(18)가 오실레이터(2) 및 PLL 회로(1) 사이에 구성된다. 오실레이터(2)의 주파수 f_OSZ는 주파수 분할기(19)에 공급되고, 주파수 f_OSZ/N가 발생된다. 주파수 f_OSZ및 f_OSZ/N 모두는 송신 주파수 fs를 형성하기 위해 혼합기(32)에 공급된다. 수반하는 대역 필터(22)에서, 발생된 원치않는 제2 주파수는 필터링 아웃되고 필터링된 주파수는 증폭기 출력 단계(4)로 유도된다. 오실레이터 주파수 f_OSZ가 라인(34)을 통해 PLL 회로(1)로 피드백될 수 있거나, 또는 송신 주파수 fs가 대역 필터(33)의 출력으로부터 PLL 회로(1)로 피드백될 수 있다.

따라서, 원하는 송신 주파수는 다음 식에 의해 얻을 수 있다.

여기서, fs는 송신 주파수, f_OSZ는 오실레이터 주파수, N은 분할기 팩터이다.

수학적 관계로부터 명백한 바와 같이, 비통합적 관계가 송신 주파수 fs 및 오실레이터 주파수 f_OSZ간에 있게 되고, 이것은 효과에 대한 양호한 면역성을 약속한다. 공식에서 부호의 선택은 단측파대 혼합기의 연결에 의해 결정된다. 오실레이터가 원하는 주파수 이하 또는 그 이상으로 진동할 수 있도록 하는 여유가 존재한다. 기본적으로, 오실레이터 주파수 f_OSZ는 또한 오실레이터 주파수 f_OSZ가 장치에 주어진 최상의 위상 잡음(코일의 최상의 품질)을 수행하는 식으로 선택될 수 있다.

송신 주파수를 발생시키기 위한 본 발명에 따른 회로 장치 외에, 본 발명에 따른 주파수를 발생시키기 위한 회로 장치가 특히 유용하게 사용될 수 있는 TDMA 제어기(31)가 도 5에 도시된다.

도 6은 도 5의 본 발명에 따른 회로 장치의 추가적인 전개 형태를 도시한다.

이 추가적인 전개예에서, 단측파대 혼합기(=이미지 제거 혼합기)(20)가 혼합기(32) 및 이어지는 대역 필터(33) 대신 사용되었다. 동작 조건이 그것을 필요로 하는 경우에, 개별적인 신호의 고조파를 억제하기 위한 또다른 필터 엘리먼트(미도시)가 분할기(19)의 다운스트림에 사용될 수 있다.

단측파대 혼합기(20)는 통상적으로 인입되는 오실레이터 주파수 f_OSZ를 위상 쉬프트 및 분할하기 위한 제1 위상 쉬프트기(21) 및 각 경우에 분할된 오실레이터 주파수 f_OSZ/N을 90°만큼 위상 쉬프트시키기 위한 제2 위상 쉬프트기(22)를 갖는다. 각 90°만큼 위상 쉬프트된 이러한 주파수들은 혼합기(23 및 24)에서 혼합되고, 합산 단계(25)에서 첨가되며, 원하는 송신 주파수 fs로서 출력된다.

여기 설명된 0°및 90°위상 쉬프트의 목적은 -45°및 +45°의 위상 쉬프트에 의해서도 달성될 수 있음이 주목된다.

원하는 송신 주파수 fs는 또한 여기 및 도 5에 관해 설명될 동일한 공식에따른 모든 추가적인 예들에서 얻을 수 있다.

주파수 분할기 및 단측파대 혼합기가 현재기술로 어려움없이 집적될 수 있기 때문에, 이 회로 장치는 칩 분야에서 상당한 비용 절약을 가져올 수 있다. 또한, 거기에 연결된 루프 필터의 외부 컴포넌트를 갖는 PLL도 절약할 수 있다.

송신 주파수를 발생시키기 위한 본 발명에 따른 또다른 회로 장치는 도 7에 도시되어 있다. 오실레이터 주파수 f_OSZ가 한편으로 분할기(19)에 공급되고 한편으로는 위상 쉬프트기(36)로 공급된다. 2의 배수인 팩터 N을 사용하여, 단측파대 혼합에 필요한 90°의 위상 쉬프트가 발생될 수 있고, 그에 따라 혼합 프로세스로부터 원치않는 단일 대역을 더 효과적으로 억제할 수 있다.

90°만큼 쉬프트된 출력 신호는 분할 체인의 마지막 분할 단계가 이중 설계인 방식으로 얻어지고, 두개의 분할 단계중 하나가 역전된 형태로 입력 신호로서 공급된다.

도 8은 혼합기(33) 및 다운스트림 대역 필터(33)를 갖는 도 5의 본 발명에 따른 회로 장치에 대한 단순 실시예의 변형예이다. 도 5에 대한 차이점은 여기서 변조 신호(41)는 분할기(19) 및 혼합기(32) 사이에 정렬된 변조기(40)로 방사된다는 점이다. 이 변조기(40)는 예컨대, 벡터 변조기로 구현될 수 있다. 단순 형태로 도시된 변조기(32)는 실제로 두개의 개별적인 혼합기를 포함하며, 각각 하나의 신호를 담당하게 된다.

그러한 실시예는 임의의 원하는, 짝수의 값을 갖는 타입의 변조가 양호한 주파수 및/또는 위상 안정도로 발생될 수 있다는 장점을 갖는다.

공급되는 변조 신호(4)는 예컨대, GMSK, N-PSK 또는 직교 진폭 변조의, 디지털 신호 프로세서에 의해 발생된 IQ 기저 대역일 수 있다.

본 발명에 따른 회로 장치의 또다른 변형예가 도 9에 도시되어 있다. 이것은 본질적으로 도 5와 일치하지만, 여기서는 송신 주파수를 발생 및 변조시키기 위해, 90°만큼 위상 쉬프트되고 N으로 나누어진 두개의 주파수 f_OSZ(0°) 및 f_OSZ(90°)는 혼합기 단계(39)에 공급되고, 이것은 동시에 데이터 신호를 기저대역 조절 수단 I 및 Q로 혼합하는 변조기로서 동작한다. 출력 신호는 합산 단계(25)로 유도되고, 혼합기(32)에 공급된다. 여기서,IQ 변조기에 의해 요구되는 분할기 N으로부터 정확하게 발생된 0°/90° 위상 쉬프트가 장점이 된다.

혼합기(32)에서, 제2 주파수를 포함하는 송신 주파수 fs는 순서대로 오실레이터 주파수 f_OSZ와 혼합하므로써 발생되고, 제2 주파수는 대부분 그 다음 대역 필터(33)를 통과하는 동안 필터링되며, 잔여 송신 주파수 fs는 송신 증폭기(4)로 인도되고 안테나(5)를 통해 방사된다. 도 5에 도시된 바와 같이, 선택적인 TDMA 제어기(31) 또한 도시되어 있다.

변조를 송신 신호로 전달하기 위한 또다른 방법이 도 10에 도시되어 있다. 회로 장치는 또한 여기서는 도 5로부터의 단순 설계와 일치하지만, 변조는 오실레이터 주파수에 행해지지 않고, 대역 필터(33)대신에, 변조 신호(41)가 기저대역에 의해 공급되는 변조기(40)가 혼합기(32)의 다운스트림에 정렬된다. 따라서, 이것은, 도 8 및 9에 도시된 바와 같이, 임의의 원하는 타입의 변조가 구현될 수 있는 IQ 변조기로 구현한 설계의 조합이다.

도 5 내지 10은 GMSK(Gaussian minimum shift keying), nPSK(n-multiple phase shift keying) 또는 QAM(quadrature amplitude modulation)과 같은 서로 다른 타입의 변조에 의해 본 발명에 따라 발생되는 송신 주파수 fs를 변조하는 상당히 다양한 가능성을 나타낸다.

도 11은 주파수 발생 및 슈퍼 헤테로다인 수신기의 조합을 도시하는 추가적인 회로 장치를 도시하고 그 추가적인 장점들을 도시한다. 회로의 기본적인 설계는 도 6의 회로 장치와 일치하지만, 거기에 추가적으로 집적 수신 혼합기(37) 및 추가적인 전환 스위치(38)를 갖는 첨가 수신기(36)가 존재하고, 이것은 송신 및 수신 모드에서 동일한 PLL 스텝 사이즈를 가능케 한다.

수신 모드에서, 오실레이터(2)는 첨가 신호를 발생시키는 반면에, 송신의 경우에는 동일한 오실레이터(2)가 송신 주파수를 발생시키는데 사용된다. 수신의 경우의 중간 주파수는 송신의 경우의 오실레이터 오프셋 주파수의 근처에 놓이도록 선택된다. 수신기의 튜닝 범위는 송신 주파수 및 오실레이터 주파수 간의 오프셋에 따라 다소 작지만, 이것은 상대적으로 큰 분할기 팩터로 실시할때 거의 영향을 미치지 못한다. 동일한 참조 주파수로 PLL의 일정한 튜닝 스텝 사이즈를 가능케하기 위해, PLL과의 연결은 송신의 경우에는 단측파대 혼합기(20)의 다운스트림에 위치한 전환 스위치(38)에 의해 수행되고, 수신의 경우에는 오실레이터(2)에 의해 직접 수행된다. 송신 모드 및 수신 모드에 대해서 하나의 오실레이터(2) 만이 요구되고 동시에 양호한 송신 주파수의 안정성이 TDMA 모드에서 달성되는 유리한 점을 갖는다.

도시된 회로 설계는 특히 DECT 시스템에 적합하다.

제한 주파수에서 동작하는 오실레이터와 비교할때 본 발명에 따른회로 장치의 단점, 즉 실제의 단측파대 혼합기의 추가적인 원치 않는 혼합 결과는, 송신/수신 전환 스위치의 업스트림에 임의의 경우의 수신기에서 요구되는 고주파수 필터를 추가하므로써 감소될 수 있다. 이 경우에, 필터는 송신 브랜치 및 수신 브랜치 모두에 사용된다.

그러한 해결책은 도 12에 도시되며, 이것은 송신 증폭기(4)는 별도로 하고, 도 6의 회로 장치와 일치한다. 송신 증폭기(4) 및 수신기(30) 간에 전환되는 송신/수신 전환 스위치(28)(파선으로 도시됨)가 그 다음에 배치된다. 앞서 언급된 고주파 필터(29)는 안테나(5) 및 송신/수신 전환 스위치(28) 사이에 연결된다.

결국, 도 13은 또한 도 6에 도시된 바와 같은 단측파대 혼합기(20)를 갖는 본 발명에 따른 회로 장치를 도시한다. 그러나, 이 경우에, TDMA 제어기(31)는 송신 출력 단계가 스위칭 온될 때 주파수 변조를 발생시키기 위한 데이터 신호가 오실레이터 제어 신호 상에 첨가될 것을 보증한다.

이것은 예컨대, "개루프 변조 방법"을 갖는 DECT 시스템에서 사용되는 것과같은 장치이다. 스위치(32)가 폐로되면, 오실레이터(2)는 송신/수신 모드에서는 요구되지 않는 타임 슬롯 동안 PLL 회로(1)에 의해 원하는 채널로 설정된다. 송신의 개시 직전에, 스위치(32)는 개로되고, 그 점까지 획득되는 제어 변수가 저장 엘리먼트에 저장되지만, 도면에 따로 도시되어 있지는 않다. DECT-GFSK(Gaussian frequency shift keying) 변조를 발생시키기 위한 기저대역 신호는 저장된 제어 변수를 방출하는 동안 스위치(32)에 의해 첨가된다. 필요한 주파수 안정성은 본 발명의 분할기 및 혼합기 또는 단측파대 혼합기에 따른 장치에 의한 방사 동안에 가능해질 수 있다. 즉, 오실레이터(2)에 대한 송신 단계로부터의 고주파수의 영향은 송신기가 스위칭 온 된 후에는 임의의 주파수 오프셋을 발생시키지 않는다.

종합하면, 본 발명에 따른 회로 장치는 한편으로는 송신 혼합 개념의 원하는 기술 필요조건들이 사용될 수 있음을 보장하고, 다른 한편으로는 고집적 회로 및 그에 따른 비용-효과적인 제조가 가능함을 보장한다.

Claims (15)

1. 트랜시버용 송신 주파수를 발생시키기 위한 전자 회로 장치로서,

   오실레이터 주파수(f_OSZ)를 발생시키기 위한 제어가능한 오실레이터(2), 팩터 N인 분할기(divider;19) 및 수반하는 대역 필터(33)를 갖는 혼합기 단계(32)가 서로 연결되고, 오실레이터 주파수(f_OSZ) 및 팩터 N으로 나눈 오실레이터 주파수(f_OSZ/N)는 입력 신호로서 혼합기 단계(32)에 공급되는 것을 특징으로 하는 전자 회로 장치.
2. 제1항에 있어서, 상기 수반하는 대역 필터(33)를 갖는 혼합기 단계(32) 대신에, 특히 "이미지 제거 혼합기"로서 구현되는 단측파대 혼합기(20)가 제공되는 것을 특징으로 하는 전자 회로 장치.
3. 제1항 또는 제2항에 있어서, 오실레이터 주파수(f_OSZ)를 안정화시키기 위한 PLL 회로(1)가 제공되고, 상기 PLL 회로(1)에는 기준 주파수와, 상기 오실레이터 주파수(f_OSZ) 또는 단측파대 혼합기(20)나 대역 필터(33)의 출력 주파수가 입력으로 공급되는 것을 특징으로 하는 전자 회로 장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 분할기(19)의 팩터 N은 2의 배수이고 90°만큼 위상 쉬프트된 두개의 출력 신호를 공급하는 것을 특징으로 하는 전자 회로 장치.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 주파수 변조를 발생시키기 위해, 수반하는 대역 필터(33)를 갖는 상기 혼합기 단계(32) 또는 단측파대 혼합기(20)의 출력에 연결된 송신 출력 단계(4)가 스위칭 온 될때, 오실레이터 제어 신호 상에 데이터 신호를 첨가하는 제어 장치(31)가 제공되는 것을 특징으로 하는 전자 회로 장치.
6. 제5항에 있어서, 상기 제어 장치(31)는 ASIC 컴포넌트인 것을 특징으로 하는 전자 회로 장치.
7. 제5항 또는 제6항에 있어서, 제어 장치(31)는, 송신 단계가 스위칭 온 될때 PLL 회로(1)에 의해 오실레이터(2)의 제어 입력을 연결해제 시키고, 주파수 변조의 목적으로 데이터 신호를 공급하는 두개의 스위치(32,33)를 선택적으로 활성화시키는 것을 특징으로 하는 전자 회로 장치.
8. 제1항 내지 제7항 중 어느 한 항에 있어서, 그 첨가 주파수를 오실레이터 주파수(f_OSZ)로부터 직접 얻는 첨가 수신기(36)가 제공되고, PLL 회로(1)에 송신의 경우에는 상기 수반하는 대역 필터(33)를 갖는 혼합기 단계(32) 또는 단측파대 혼합기(20)의 출력 주파수가 공급되고, 수신의 경우에는 오실레이터 주파수가 공급되는 전환 장치(38)가 제공되는 것을 특징으로 하는 전자 회로 장치.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 증폭기(4)가 상기 수반하는 대역 필터(33)를 갖는 혼합기 단계(32) 또는 단측파대 혼합기(20)의 출력에 제공되는 것을 특징으로 하는 전자 회로 장치.
10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 오실레이터(2)는 전압-제어되는 것을 특징으로 하는 전자 회로 장치.
11. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 오실레이터(2)는 전류-제어되는 것을 특징으로 하는 전자 회로 장치.
12. 제1항 내지 제11항 중 어느 한 항에 있어서, 기준 주파수(26)가 외부적으로 공급되는 것을 특징으로 하는 전자 회로 장치.
13. 제1항 내지 제12항 중 어느 한 항에 있어서, IQ 변조 기저대역 신호를 공급하므로써, 변조기 신호가 상기 혼합기(32)의 출력에서 사용가능하게 되는 변조기(40,39), 바람직하게는 변조기(39)가 상기 분할기(19) 및 상기 혼합기 단계(32) 또는 단측파대 혼합기(20) 사이에 정렬되는 것을 특징으로 하는 전자 회로 장치.
14. 제13항에 있어서, 상기 분할기(19)로부터 획득되고, 0°/90°만큼 위상 쉬프트되는 신호는 상기 변조기(39)의 상기 벡터 변조의 발생에 포함되는 것을 특징으로 하는 전자 회로 장치.
15. 제1항 또는 제2항에 있어서, 송신 신호의 변조를 발생시키는 변조 단계, 바람직하게는 벡터 변조 단계는 상기 전자 회로의 상기 출력에 정렬되는 것을 특징으로 하는 전자 회로 장치.