KR970019089A - 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit) - Google Patents
위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit) Download PDFInfo
- Publication number
- KR970019089A KR970019089A KR1019960035555A KR19960035555A KR970019089A KR 970019089 A KR970019089 A KR 970019089A KR 1019960035555 A KR1019960035555 A KR 1019960035555A KR 19960035555 A KR19960035555 A KR 19960035555A KR 970019089 A KR970019089 A KR 970019089A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- frequency
- clock
- modulator
- signal
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
의상 비교기 (2), 으로우 패스 필터 (3), 전압 제어 발진기 (VCO) (4), 및 제 1 주파수 변조기 (5) 로 구성된 PLL 회로를 사용하여 기준 (입력) 클럭 신호에 따라서 VCO 발진을 하는 클럭 발생기가 제공된다. 또한, PLL회로의 루프외부에, VCO 의 출력에 응답하는 제 2 주파수 변조기 (12)가 제공되어 가변 주파수를 가진 클럭신호를 발생시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1 는 본 발명의 실시예에 의한 클럭 발생기의 블럭도.
Claims (6)
- 기준 클럭 신호에 응답하고 제 1 클럭 신호를 발생시키는 위상 고정 루프 회로와, 상기 위상 고정 루프 회로 외부에 제공되어 상기 제 1 클럭 신호를 수신하는 주파수 변조기로서 제 1 모드에서 동작하여 제 2 클럭 신호를 발생시키고 제 2 모드에서 동작하여 상기 제 2 클러 신호와 주파수가 다른 제 3 클럭 신호를 발생시키는 주파수 변조기와, 클럭 출력 단자 및, 상기 클럭 출력 단자에 상기 주파수 변조기의 출력을 전송하기 위한 수단으로 이루어지는 것을 특징으로 하는 클럭 발생기.
- 제 1 항에 있어서, 상기 제 1 클럭 신호 내지 제 3 클럭 신호의 각각은 상기 기준 클럭 신호보다 주파수가 더 높은 것을 특징으로 하는 클럭 발생기.
- 제 2 항에 있어서, 상기 수단은, 상기 기준 클럭 신호와 상기 주파수 변조기의 출력이 공급되고, 공급된 제어 신호에 따라서 상기 클럭 출력 단자로, 상기 기준 클럭 신호와 상기 주파수 변조기의 출력중의 하나를 선택하여 출력하는 클럭 셀렉터로 이루어지는 것을 특징으로 하는 클럭 발생기.
- 발진하여 제 1 클럭 신호를 발생시키는 발진기와, 상기 발진기의 발진 신호를 주파수 변조하여 제 2 클럭 신호를 발생시키는 제 1 변조기 및, 상기 제 2 클럭 신호와 기준 클럭 신호에 응답하여 상기 발진기의 발진을 제어하는 위상 검출기를 구비하는 위상 고정 루프 회로와, 상기 제 1 클럭 신호를 수신하기 위해 결합되고 가변 주파수를 갖는 제 3 클럭 신호를 발생시키는 제2 변조기 및, 상기 제 3 클럭 신호에 응답하여 출력 클럭 신호를 발생시키기 위한 수단으로 이루어지는 것을 특징으로 하는 클럭 발생기.
- 제 4 항에 있어서, 상기 제 2 변조기는, 공급된 제 1 제어 정보가 제 1 상태라고 가정할 때 제 1 주파수 변조비로, 상기 제 1 제어 정보가 제 2 상태라고 가정할 때 제 2 주파수 변조비로 상기 제 2 클럭 신호를 주파수 변조하는 것을 특징으로 하는 클럭 발생기.
- 제 5 항에 있어서, 상기 수단은, 제 2 제어 정보가 제 3 상태라고 갖어할 때 상기 출력 클럭 신호로서 상기 기준 클럭 신호를 선택하여 출력하고, 상기 제 2 제어 정보가 제 4 상태라고 가정할 때 상기 출력 클럭 신호로서 상기 제 3 클럭 신호를 선택하여 출력하는 클럭 셀렉터로 이루어지는 것을 특징으로 하는 클럭 발생기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7250631A JPH0993126A (ja) | 1995-09-28 | 1995-09-28 | クロック発生器 |
JP95-250631 | 1995-09-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970019089A true KR970019089A (ko) | 1997-04-30 |
Family
ID=17210733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960035555A KR970019089A (ko) | 1995-09-28 | 1996-08-26 | 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit) |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0766404A3 (ko) |
JP (1) | JPH0993126A (ko) |
KR (1) | KR970019089A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100108757A (ko) * | 2009-03-30 | 2010-10-08 | 삼성전자주식회사 | 롱 텀 지터를 최소화 한 클럭발생기 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10336027A (ja) * | 1997-05-30 | 1998-12-18 | Nec Ic Microcomput Syst Ltd | クロック発生器 |
US5963068A (en) * | 1997-07-28 | 1999-10-05 | Motorola Inc. | Fast start-up processor clock generation method and system |
US6005904A (en) * | 1997-10-16 | 1999-12-21 | Oasis Design, Inc. | Phase-locked loop with protected output during instances when the phase-locked loop is unlocked |
IT1308809B1 (it) * | 1999-03-15 | 2002-01-11 | Cit Alcatel | Metodo di sintesi di un segnale d'orologio e relativo dispositivo disintesi |
US6664775B1 (en) * | 2000-08-21 | 2003-12-16 | Intel Corporation | Apparatus having adjustable operational modes and method therefore |
JP3495342B2 (ja) * | 2001-04-26 | 2004-02-09 | Necマイクロシステム株式会社 | クロック分配回路 |
CN100371857C (zh) * | 2003-11-04 | 2008-02-27 | 上海华虹集成电路有限责任公司 | 一种防简单功耗分析攻击的方法 |
KR100651510B1 (ko) * | 2005-01-17 | 2006-11-29 | 삼성전기주식회사 | 동적 클럭 전환 장치 및 그 방법 |
CN116488642A (zh) * | 2022-01-14 | 2023-07-25 | 长鑫存储技术有限公司 | 延迟锁相环、延迟锁相环控制方法及电子设备 |
US11695421B1 (en) | 2022-01-14 | 2023-07-04 | Changxin Memory Technologies, Inc. | Delay-locked loop, control method for delay-locked loop, and electronic device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020223A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | Cmos半導体集積回路装置 |
US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
JPS6458117A (en) * | 1987-08-28 | 1989-03-06 | Yokogawa Electric Corp | Digital signal generator |
GB2228598A (en) * | 1989-02-28 | 1990-08-29 | Ibm | Clock signal generator for a data processing system |
JPH03198424A (ja) * | 1989-12-27 | 1991-08-29 | Fujitsu Ltd | 周波数シンセサイザ |
JP2976723B2 (ja) * | 1992-10-08 | 1999-11-10 | 日本電気株式会社 | 半導体装置 |
US5406590A (en) * | 1992-10-23 | 1995-04-11 | Compaq Computer Corporation | Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits |
US5696950A (en) * | 1993-09-29 | 1997-12-09 | Seiko Epson Corporation | Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers |
-
1995
- 1995-09-28 JP JP7250631A patent/JPH0993126A/ja active Pending
-
1996
- 1996-08-07 EP EP96112718A patent/EP0766404A3/en not_active Withdrawn
- 1996-08-26 KR KR1019960035555A patent/KR970019089A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100108757A (ko) * | 2009-03-30 | 2010-10-08 | 삼성전자주식회사 | 롱 텀 지터를 최소화 한 클럭발생기 |
Also Published As
Publication number | Publication date |
---|---|
EP0766404A3 (en) | 1998-01-07 |
EP0766404A2 (en) | 1997-04-02 |
JPH0993126A (ja) | 1997-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5353311A (en) | Radio transmitter | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
KR960706711A (ko) | 위상/주파수 변조기(phase/frequency modulator) | |
JPH03502992A (ja) | 低電圧・低電力周波数合成器 | |
KR960012738A (ko) | 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법 | |
KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
KR950022154A (ko) | 클록 신호 발생 회로 | |
KR960012710A (ko) | 저항기 없는 전압 제어 발진기 | |
KR970019089A (ko) | 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit) | |
KR960028380A (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
KR890009098A (ko) | 전압제어발진회로 | |
KR920005495A (ko) | Pll 회로 및 pll 회로를 사용한 반도체 집적회로 | |
KR960005051B1 (ko) | 직각 변조 회로 | |
KR940005139A (ko) | 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로 | |
US5847622A (en) | Quadrature phase shift keying modulating apparatus | |
JP2908397B1 (ja) | ルビジウム原子発振器 | |
JPH03297223A (ja) | 周波数発生装置 | |
JP3608765B2 (ja) | 周波数シンセサイザ装置 | |
KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
KR100257871B1 (ko) | Rf용 주파수 합성회로 | |
KR100216364B1 (ko) | 디지탈 데이타 전송 장치 | |
JP3260567B2 (ja) | クロック生成回路 | |
KR970019086A (ko) | 위상동기시간의 개선을 위한 단일 위상동기루프 회로 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |