JPH08204554A - ダイレクト・デジタル・シンセサイザ位相同期発振回路 - Google Patents
ダイレクト・デジタル・シンセサイザ位相同期発振回路Info
- Publication number
- JPH08204554A JPH08204554A JP7012610A JP1261095A JPH08204554A JP H08204554 A JPH08204554 A JP H08204554A JP 7012610 A JP7012610 A JP 7012610A JP 1261095 A JP1261095 A JP 1261095A JP H08204554 A JPH08204554 A JP H08204554A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- direct digital
- phase
- digital synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Abstract
(57)【要約】
【目的】ダイレクト・デジタル・シンセサイザ位相同期
発振回路において、ダイレクト・デジタル・シンセサイ
ザの量子化雑音による不要波の発生を抑え、小さな刻み
での周波数切り換えを迅速に行えるようにする。 【構成】位相同期発振ループ内に、９０°ハイブリッド
８とシングル・サイドバンド・ミキサ９を挿入し、ダイ
レクト・デジタル・シンセサイザ４の出力をシングル・
サイドバンド・ミキサ９に供給し、位相周波数比較器３
には、基準信号源５からの基準周波数信号を分周器７で
分周した信号を供給する。
発振回路において、ダイレクト・デジタル・シンセサイ
ザの量子化雑音による不要波の発生を抑え、小さな刻み
での周波数切り換えを迅速に行えるようにする。 【構成】位相同期発振ループ内に、９０°ハイブリッド
８とシングル・サイドバンド・ミキサ９を挿入し、ダイ
レクト・デジタル・シンセサイザ４の出力をシングル・
サイドバンド・ミキサ９に供給し、位相周波数比較器３
には、基準信号源５からの基準周波数信号を分周器７で
分周した信号を供給する。
Description
【０００１】
【産業上の利用分野】本発明は、ダイレクト・デジタル
・シンセサイザを有する位相同期発振回路に関し、特に
マイクロ波帯の局部発振器として使用される位相同期発
振回路に関する。
・シンセサイザを有する位相同期発振回路に関し、特に
マイクロ波帯の局部発振器として使用される位相同期発
振回路に関する。
【０００２】
【従来の技術】ダイレクト・デジタル・シンセサイザ
は、典型的には、出力波形の各位相角での値をルックア
ップ・テーブル形式で保持するＲＯＭ（読み出し専用メ
モリ）と、出力周波数に対応して定まる値を基準周波数
に同期して積算し、積算値をＲＯＭへのアドレスとする
アキュムレータと、ＲＯＭのデータ出力に接続されたＤ
／Ａ（デジタル／アナログ）変換器とから構成される周
波数シンセサイザである。ＰＬＬ（フェーズ・ロックド
・ループ）型ないし位相同期発振型の周波数シンセサイ
ザと比べ、ダイレクト・デジタル・シンセサイザは、帰
還ループを必要としないので、比較的低い周波数帯であ
ったり、周波数のホッピング量が小さい場合であって
も、高速に周波数切り換えを行うことが可能である。し
かしながら、ダイレクト・デジタル・シンセサイザだけ
では、高い周波数、例えばマイクロ波帯の信号を発生さ
せることが困難なので、ダイレクト・デジタル・シンセ
サイザの出力を位相同期発振回路に導入してダイレクト
・デジタル・シンセサイザ位相同期発振回路を構成し、
所望の周波数帯の出力信号を得るようすることが行われ
ている。位相同期発振回路のみで周波数切り換えを行う
場合、位相比較周波数は１ステップ分の周波数差に相当
する周波数となるが、ダイレクト・デジタル・シンセサ
イザ位相同期発振回路では、位相比較周波数が比較的高
いので、位相同期発振回路を利用していても、高速に周
波数切り換えを行うことができる。
は、典型的には、出力波形の各位相角での値をルックア
ップ・テーブル形式で保持するＲＯＭ（読み出し専用メ
モリ）と、出力周波数に対応して定まる値を基準周波数
に同期して積算し、積算値をＲＯＭへのアドレスとする
アキュムレータと、ＲＯＭのデータ出力に接続されたＤ
／Ａ（デジタル／アナログ）変換器とから構成される周
波数シンセサイザである。ＰＬＬ（フェーズ・ロックド
・ループ）型ないし位相同期発振型の周波数シンセサイ
ザと比べ、ダイレクト・デジタル・シンセサイザは、帰
還ループを必要としないので、比較的低い周波数帯であ
ったり、周波数のホッピング量が小さい場合であって
も、高速に周波数切り換えを行うことが可能である。し
かしながら、ダイレクト・デジタル・シンセサイザだけ
では、高い周波数、例えばマイクロ波帯の信号を発生さ
せることが困難なので、ダイレクト・デジタル・シンセ
サイザの出力を位相同期発振回路に導入してダイレクト
・デジタル・シンセサイザ位相同期発振回路を構成し、
所望の周波数帯の出力信号を得るようすることが行われ
ている。位相同期発振回路のみで周波数切り換えを行う
場合、位相比較周波数は１ステップ分の周波数差に相当
する周波数となるが、ダイレクト・デジタル・シンセサ
イザ位相同期発振回路では、位相比較周波数が比較的高
いので、位相同期発振回路を利用していても、高速に周
波数切り換えを行うことができる。
【０００３】図２は、従来のダイレクト・デジタル・シ
ンセサイザ位相同期発振回路の構成の一例を示すブロッ
ク図である。この回路は、制御電圧に応じて出力周波数
が変化する電圧制御発振器（ＶＣＯ）２１と、電圧制御
発振器２１の出力を所望の分周比で分周するプログラマ
ブル・カウンタ（ＰＣ）２２と、基準周波数信号を発生
する基準信号源２５と、基準周波数信号に応じて作動す
るダイレクト・デジタル・シンセサイザ（ＤＤＳ）２４
と、プログラマブルカウンタ２２の出力信号とダイレク
ト・デジタル・シンセサイザ２４の出力信号を位相比較
する位相周波数比較器（ＰＦＤ）２３と、位相周波数比
較器２３の比較出力を増幅して制御電圧として電圧制御
発振器２１に帰還するための増幅器２６と、によって構
成されている。電圧制御発振器２１の出力が、この回路
全体の出力として、外部に供給されている。
ンセサイザ位相同期発振回路の構成の一例を示すブロッ
ク図である。この回路は、制御電圧に応じて出力周波数
が変化する電圧制御発振器（ＶＣＯ）２１と、電圧制御
発振器２１の出力を所望の分周比で分周するプログラマ
ブル・カウンタ（ＰＣ）２２と、基準周波数信号を発生
する基準信号源２５と、基準周波数信号に応じて作動す
るダイレクト・デジタル・シンセサイザ（ＤＤＳ）２４
と、プログラマブルカウンタ２２の出力信号とダイレク
ト・デジタル・シンセサイザ２４の出力信号を位相比較
する位相周波数比較器（ＰＦＤ）２３と、位相周波数比
較器２３の比較出力を増幅して制御電圧として電圧制御
発振器２１に帰還するための増幅器２６と、によって構
成されている。電圧制御発振器２１の出力が、この回路
全体の出力として、外部に供給されている。
【０００４】また例えば、特開平４−２６０２１９号、
特開平５−５５９４９号、特開平５−３３６１８１号な
どの各公報には、ダイレクト・デジタル・シンセサイザ
位相同期発振回路の消費電力を低減したり、スプリアス
信号を抑制するため技術が開示されている。これら公報
に開示された回路においても、図２に示した回路と同様
に、ダイレクト・デジタル・シンセサイザの出力信号が
位相同期発振ループ内の位相比較器に直接入力してい
る。
特開平５−５５９４９号、特開平５−３３６１８１号な
どの各公報には、ダイレクト・デジタル・シンセサイザ
位相同期発振回路の消費電力を低減したり、スプリアス
信号を抑制するため技術が開示されている。これら公報
に開示された回路においても、図２に示した回路と同様
に、ダイレクト・デジタル・シンセサイザの出力信号が
位相同期発振ループ内の位相比較器に直接入力してい
る。
【０００５】
【発明が解決しようとする課題】ダイレクト・デジタル
・シンセサイザには、量子化雑音が不可避的に付随す
る。上述した従来のダイレクト・デジタル・シンセサイ
ザ位相同期発振回路では、ダイレクト・デジタル・シン
セサイザの出力が位相比較器に直接入力しているので、
量子化雑音も位相同期発振ループ内で逓倍され、このた
め、所望の出力周波数の近傍に不要波が発生するという
問題が生じる。この不要波を低減する方法として、位相
同期発振ループのループ帯域を極端に狭くすることが考
えられるが、ループ帯域を狭くすることにより、位相同
期発振回路の引き込み時間が長くなるという問題が生
じ、また電圧制御発振器の位相雑音の影響を無視できな
くなるので位相雑音の小さな電圧制御発振器を使用する
必要が生じ、価格、大きさなど点からみても不利にな
る。
・シンセサイザには、量子化雑音が不可避的に付随す
る。上述した従来のダイレクト・デジタル・シンセサイ
ザ位相同期発振回路では、ダイレクト・デジタル・シン
セサイザの出力が位相比較器に直接入力しているので、
量子化雑音も位相同期発振ループ内で逓倍され、このた
め、所望の出力周波数の近傍に不要波が発生するという
問題が生じる。この不要波を低減する方法として、位相
同期発振ループのループ帯域を極端に狭くすることが考
えられるが、ループ帯域を狭くすることにより、位相同
期発振回路の引き込み時間が長くなるという問題が生
じ、また電圧制御発振器の位相雑音の影響を無視できな
くなるので位相雑音の小さな電圧制御発振器を使用する
必要が生じ、価格、大きさなど点からみても不利にな
る。
【０００６】本発明の目的は、小ステップでの周波数切
り換えを高速に行うことができ、出力周波数の近傍での
不要波の発生が抑えられ、雑音が小さい位相同期発振回
路を提供することにある。
り換えを高速に行うことができ、出力周波数の近傍での
不要波の発生が抑えられ、雑音が小さい位相同期発振回
路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のダイレクト・デ
ジタル・シンセサイザ位相同期発振回路は、制御電圧に
応答して出力周波数が変化する電圧制御発振器と、前記
電圧制御発振器の出力信号が入力し、位相が９０°ずれ
た２信号を出力する９０°ハイブリッドと、サイン波出
力及びコサイン波出力を備えたダイレクト・デジタル・
シンセサイザと、前記９０°ハイブリッドの出力する２
信号と前記ダイレクト・デジタル・シンセサイザのサイ
ン波出力及びコサイン波出力とを入力として周波数変換
を行うシングル・サイドバンド・ミキサと、前記シング
ル・サイドバンド・ミキサの出力信号を所望の分周比で
分周するプログラマブル・カウンタと、固定した分周比
を有する分周器と、基準周波数信号を発生して前記ダイ
レクト・デジタル・シンセサイザ及び前記分周器に供給
する基準信号源と、前記プログラマブル・カウンタの出
力と前記分周器の出力を位相比較する位相周波数比較器
とを有し、前記位相周波数比較器の出力が前記制御電圧
として前記電圧制御発振器に帰還する。
ジタル・シンセサイザ位相同期発振回路は、制御電圧に
応答して出力周波数が変化する電圧制御発振器と、前記
電圧制御発振器の出力信号が入力し、位相が９０°ずれ
た２信号を出力する９０°ハイブリッドと、サイン波出
力及びコサイン波出力を備えたダイレクト・デジタル・
シンセサイザと、前記９０°ハイブリッドの出力する２
信号と前記ダイレクト・デジタル・シンセサイザのサイ
ン波出力及びコサイン波出力とを入力として周波数変換
を行うシングル・サイドバンド・ミキサと、前記シング
ル・サイドバンド・ミキサの出力信号を所望の分周比で
分周するプログラマブル・カウンタと、固定した分周比
を有する分周器と、基準周波数信号を発生して前記ダイ
レクト・デジタル・シンセサイザ及び前記分周器に供給
する基準信号源と、前記プログラマブル・カウンタの出
力と前記分周器の出力を位相比較する位相周波数比較器
とを有し、前記位相周波数比較器の出力が前記制御電圧
として前記電圧制御発振器に帰還する。
【０００８】本発明において、シングル・サイドバンド
・ミキサとして、例えば、ダイレクト・デジタル・シン
セサイザのサイン波出力と９０°ハイブリッドの一方の
出力信号が入力する第１の乗算器と、コサイン波出力と
９０°ハイブリッドの他方の出力信号が入力する第２の
乗算器と、第１の乗算器の出力と第２の乗算器の出力と
を加算して出力する加算器と、から構成される回路を使
用することができる。また本発明において、電圧制御発
振器の発振周波数が、ダイレクト・デジタル・シンセサ
イザの出力周波数よりも高くなるようにすることが好ま
しい。
・ミキサとして、例えば、ダイレクト・デジタル・シン
セサイザのサイン波出力と９０°ハイブリッドの一方の
出力信号が入力する第１の乗算器と、コサイン波出力と
９０°ハイブリッドの他方の出力信号が入力する第２の
乗算器と、第１の乗算器の出力と第２の乗算器の出力と
を加算して出力する加算器と、から構成される回路を使
用することができる。また本発明において、電圧制御発
振器の発振周波数が、ダイレクト・デジタル・シンセサ
イザの出力周波数よりも高くなるようにすることが好ま
しい。
【０００９】
【作用】ダイレクト・デジタル・シンセサイザの出力を
位相周波数比較器に直接入力するのではなく、電圧制御
発振器の出力と混合し、プログラマブル・カウンタで分
周してから位相周波数比較器に入力しているので、ダイ
レクト・デジタル・シンセサイザの出力に含まれる量子
化雑音が、位相同期発振ループ内で逓倍されることがな
い。単純に電圧制御発振器の出力とダイレクト・デジタ
ル・シンセサイザの出力とを混合して周波数変換を行っ
た場合、イメージ（影像）周波数波が発生し誤動作の原
因となるが、本発明ではシングル・サイドバンド・ミキ
サを用いているので、イメージ周波数波の発生がほぼ抑
制される。したがって、フィルタ等を使用しなくても、
誤動作なく安定して作動する。
位相周波数比較器に直接入力するのではなく、電圧制御
発振器の出力と混合し、プログラマブル・カウンタで分
周してから位相周波数比較器に入力しているので、ダイ
レクト・デジタル・シンセサイザの出力に含まれる量子
化雑音が、位相同期発振ループ内で逓倍されることがな
い。単純に電圧制御発振器の出力とダイレクト・デジタ
ル・シンセサイザの出力とを混合して周波数変換を行っ
た場合、イメージ（影像）周波数波が発生し誤動作の原
因となるが、本発明ではシングル・サイドバンド・ミキ
サを用いているので、イメージ周波数波の発生がほぼ抑
制される。したがって、フィルタ等を使用しなくても、
誤動作なく安定して作動する。
【００１０】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は、本発明の一実施例のダイレクト・
デジタル・シンセサイザ位相同期発振回路の構成を示す
ブロック図である。本実施例の回路は、図２に示す従来
の回路と比べ、位相同期発振ループ内に９０°ハイブリ
ッド（９０°ＨＹＢ）とシングル・サイドバンド・ミキ
サ（周波数単側波混合器、ＳＳＢミキサ）を挿入し、ダ
イレクト・デジタル・シンセサイザの出力を位相周波数
比較器ではなくシングル・サイドバンド・ミキサに供給
し、位相周波数比較器には分周器を介して基準信号源か
らの基準周波数信号を供給している点で相違する。
て説明する。図１は、本発明の一実施例のダイレクト・
デジタル・シンセサイザ位相同期発振回路の構成を示す
ブロック図である。本実施例の回路は、図２に示す従来
の回路と比べ、位相同期発振ループ内に９０°ハイブリ
ッド（９０°ＨＹＢ）とシングル・サイドバンド・ミキ
サ（周波数単側波混合器、ＳＳＢミキサ）を挿入し、ダ
イレクト・デジタル・シンセサイザの出力を位相周波数
比較器ではなくシングル・サイドバンド・ミキサに供給
し、位相周波数比較器には分周器を介して基準信号源か
らの基準周波数信号を供給している点で相違する。
【００１１】すなわち、図１に示す本実施例のダイレク
ト・デジタル・シンセサイザ位相同期発振回路は、(a)
制御電圧に応答して出力周波数が変化する電圧制御発振
器１と、(b)電圧制御発振器１の出力信号が入力し、位
相が相互に９０°ずれた２信号を出力する９０°ハイブ
リッド８と、(c)サイン波出力(sin)及びコサイン波出力
(cos)を備えたダイレクト・デジタル・シンセサイザ４
と、(d)９０°ハイブリッド８の出力する２信号とダイ
レクト・デジタル・シンセサイザ４のサイン波出力及び
コサイン波出力とを入力として周波数変換を行うシング
ル・サイドバンド・ミキサ９と、(e)シングル・サイド
バンド・ミキサ９の出力信号を所望の分周比で分周する
プログラマブル・カウンタ２と、(f)固定した分周比Ｎ
を有する分周器７と、(g)基準周波数信号を発生してダ
イレクト・デジタル・シンセサイザ４及び分周器７に供
給する基準信号源５と、(h)プログラマブル・カウンタ
２の出力と分周器７の出力を位相比較する位相周波数比
較器３と、(i)位相周波数比較器３の出力を増幅して制
御電圧として電圧制御発振器１に帰還する増幅器６と、
によって構成されている。電圧制御発振器１の出力が、
この回路全体の出力として、外部に供給されている。シ
ングル・サイドバンド・ミキサ９は、ダイレクト・デジ
タル・シンセサイザ４のサイン波出力と９０°ハイブリ
ッドの一方の出力信号が入力する第１の乗算器１１と、
ダイレクト・デジタル・シンセサイザ４のコサイン波出
力と９０°ハイブリッドの他方の出力信号が入力する第
２の乗算器１２と、第１の乗算器１１の出力と第２の乗
算器１２の出力とを加算して出力する加算器１３とによ
って構成されている。
ト・デジタル・シンセサイザ位相同期発振回路は、(a)
制御電圧に応答して出力周波数が変化する電圧制御発振
器１と、(b)電圧制御発振器１の出力信号が入力し、位
相が相互に９０°ずれた２信号を出力する９０°ハイブ
リッド８と、(c)サイン波出力(sin)及びコサイン波出力
(cos)を備えたダイレクト・デジタル・シンセサイザ４
と、(d)９０°ハイブリッド８の出力する２信号とダイ
レクト・デジタル・シンセサイザ４のサイン波出力及び
コサイン波出力とを入力として周波数変換を行うシング
ル・サイドバンド・ミキサ９と、(e)シングル・サイド
バンド・ミキサ９の出力信号を所望の分周比で分周する
プログラマブル・カウンタ２と、(f)固定した分周比Ｎ
を有する分周器７と、(g)基準周波数信号を発生してダ
イレクト・デジタル・シンセサイザ４及び分周器７に供
給する基準信号源５と、(h)プログラマブル・カウンタ
２の出力と分周器７の出力を位相比較する位相周波数比
較器３と、(i)位相周波数比較器３の出力を増幅して制
御電圧として電圧制御発振器１に帰還する増幅器６と、
によって構成されている。電圧制御発振器１の出力が、
この回路全体の出力として、外部に供給されている。シ
ングル・サイドバンド・ミキサ９は、ダイレクト・デジ
タル・シンセサイザ４のサイン波出力と９０°ハイブリ
ッドの一方の出力信号が入力する第１の乗算器１１と、
ダイレクト・デジタル・シンセサイザ４のコサイン波出
力と９０°ハイブリッドの他方の出力信号が入力する第
２の乗算器１２と、第１の乗算器１１の出力と第２の乗
算器１２の出力とを加算して出力する加算器１３とによ
って構成されている。
【００１２】「従来の技術」の欄で説明したように、ダ
イレクト・デジタル・シンセサイザでは、位相角に対応
した値を持つルックアップ・テーブルを使用して信号波
形を出力するので、サイン波用とコサイン波用のテーブ
ルを用意するなり、アキュムレータの出力値に９０°に
相当する値を加算するなりすることによって、同一周波
数に対するサイン波とコサイン波を同時に発生させるこ
とができる。
イレクト・デジタル・シンセサイザでは、位相角に対応
した値を持つルックアップ・テーブルを使用して信号波
形を出力するので、サイン波用とコサイン波用のテーブ
ルを用意するなり、アキュムレータの出力値に９０°に
相当する値を加算するなりすることによって、同一周波
数に対するサイン波とコサイン波を同時に発生させるこ
とができる。
【００１３】次に、本実施例の回路の動作について説明
する。ここでは、電圧制御発振器１の動作周波数帯を
２.４ＧＨｚ帯としてこの回路から２４１５〜２４４５
ＭＨｚの範囲の出力周波数ｆoを得るものとし、ダイレ
クト・デジタル・シンセサイザ４の出力周波数ｆdの範
囲を２〜３ＭＨｚとする。シングル・サイドバンド・ミ
キサ９での周波数変換によって得られる周波数ｆmがｆm
＝ｆo−ｆdで表わされるとすると、この周波数ｆmの範
囲は２４１３〜２４４３ＭＨｚで表わされる。
する。ここでは、電圧制御発振器１の動作周波数帯を
２.４ＧＨｚ帯としてこの回路から２４１５〜２４４５
ＭＨｚの範囲の出力周波数ｆoを得るものとし、ダイレ
クト・デジタル・シンセサイザ４の出力周波数ｆdの範
囲を２〜３ＭＨｚとする。シングル・サイドバンド・ミ
キサ９での周波数変換によって得られる周波数ｆmがｆm
＝ｆo−ｆdで表わされるとすると、この周波数ｆmの範
囲は２４１３〜２４４３ＭＨｚで表わされる。
【００１４】基準信号源５から分周器７を介して位相周
波数比較器２３に１ＭＨｚの周波数を供給すると、プロ
グラマブル・カウンタ２での分周比ｎに応じ、シングル
・サイドバンド・ミキサ９の出力周波数ｆmが１ＭＨｚ
のｎ倍となるように、電圧制御発振器１が動作する。結
局、プログラマブル・カウンタ２の分周比の設定を変え
ることで出力周波数ｆoが１ＭＨｚきざみで変化し、ダ
イレクト・デジタル・シンセサイザ４の出力周波数ｆd
を変化させることにより、出力周波数ｆoにおいて１Ｍ
Ｈｚ未満の端数部分が変化し、例えば、２５ｋＨｚとい
ったきざみで出力周波数ｆoを変化させることが可能で
ある。この場合、周波数きさみが２５ｋＨｚであって
も、位相比較周波数は１ＭＨｚである。
波数比較器２３に１ＭＨｚの周波数を供給すると、プロ
グラマブル・カウンタ２での分周比ｎに応じ、シングル
・サイドバンド・ミキサ９の出力周波数ｆmが１ＭＨｚ
のｎ倍となるように、電圧制御発振器１が動作する。結
局、プログラマブル・カウンタ２の分周比の設定を変え
ることで出力周波数ｆoが１ＭＨｚきざみで変化し、ダ
イレクト・デジタル・シンセサイザ４の出力周波数ｆd
を変化させることにより、出力周波数ｆoにおいて１Ｍ
Ｈｚ未満の端数部分が変化し、例えば、２５ｋＨｚとい
ったきざみで出力周波数ｆoを変化させることが可能で
ある。この場合、周波数きさみが２５ｋＨｚであって
も、位相比較周波数は１ＭＨｚである。
【００１５】ここで、シングル・サイドバンド・ミキサ
９の動作原理を説明する。時刻をｔで表わすと、ダイレ
クト・デジタル・シンセサイザ４のサイン波出力及びコ
サイン波出力は、それぞれ、Ａ・ｓｉｎ(２πｆdｔ)、Ａ
・ｃｏｓ(２πｆdｔ)と表わされる。同様に、９０°ハイ
ブリッド８の２つの出力信号は、それぞれ、Ｂ・ｓｉｎ
(２πｆoｔ−φ)、Ｂ・ｃｏｓ(２πｆoｔ−φ)と表わさ
れる。その結果、一方の乗算器１１の出力は、Ａ・Ｂ・ｓ
ｉｎ(２πｆdｔ)・ｓｉｎ(２πｆoｔ)と表わされ、三角
関数の積→和の公式より、Ａ・Ｂ｛ｃｏｓ(２π(ｆd−ｆ
o)ｔ＋φ)−ｃｏｓ(２π(ｆd＋ｆo)ｔ−φ)｝／２とな
る。同様に、他方の乗算器１１の出力は、Ａ・Ｂ｛ｃｏ
ｓ(２π(ｆd−ｆo)ｔ＋φ)＋ｃｏｓ(２π(ｆd＋ｆo)ｔ
−φ)｝／２で表わされる。したがって、これらを入力
とする加算器１３の出力は、Ａ・Ｂ・ｃｏｓ(２π(ｆd−
ｆo)ｔ＋φ)と表わされ、加算器１３の出力周波数ｆ
mが、ｆm＝ｆd−ｆoで表わされることが分かる。すなわ
ち、シングル・サイドバンド・ミキサを使用することに
より、イメージ波の発生を抑制することができる。
９の動作原理を説明する。時刻をｔで表わすと、ダイレ
クト・デジタル・シンセサイザ４のサイン波出力及びコ
サイン波出力は、それぞれ、Ａ・ｓｉｎ(２πｆdｔ)、Ａ
・ｃｏｓ(２πｆdｔ)と表わされる。同様に、９０°ハイ
ブリッド８の２つの出力信号は、それぞれ、Ｂ・ｓｉｎ
(２πｆoｔ−φ)、Ｂ・ｃｏｓ(２πｆoｔ−φ)と表わさ
れる。その結果、一方の乗算器１１の出力は、Ａ・Ｂ・ｓ
ｉｎ(２πｆdｔ)・ｓｉｎ(２πｆoｔ)と表わされ、三角
関数の積→和の公式より、Ａ・Ｂ｛ｃｏｓ(２π(ｆd−ｆ
o)ｔ＋φ)−ｃｏｓ(２π(ｆd＋ｆo)ｔ−φ)｝／２とな
る。同様に、他方の乗算器１１の出力は、Ａ・Ｂ｛ｃｏ
ｓ(２π(ｆd−ｆo)ｔ＋φ)＋ｃｏｓ(２π(ｆd＋ｆo)ｔ
−φ)｝／２で表わされる。したがって、これらを入力
とする加算器１３の出力は、Ａ・Ｂ・ｃｏｓ(２π(ｆd−
ｆo)ｔ＋φ)と表わされ、加算器１３の出力周波数ｆ
mが、ｆm＝ｆd−ｆoで表わされることが分かる。すなわ
ち、シングル・サイドバンド・ミキサを使用することに
より、イメージ波の発生を抑制することができる。
【００１６】シングル・サイドバンド・ミキサでない通
常の混合器を使用した場合には、出力周波数ｆoを２４
１５ＭＨｚ、ダイレクト・デジタル・シンセサイザの出
力周波数ｆdを２ＭＨｚとすると、混合器からは、ｆo−
ｆdに相当する２４１３ＭＨｚの信号が出力されるとと
もに、ｆo＋ｆdに相当する２４１７ＭＨｚのイメージ波
も同等レベルで出力し、位相同期発振ループがイメージ
波に対して誤引き込みを起こすおそれがある。また、本
来の周波数２４１３ＭＨｚに対して２４１７ＭＨｚのイ
メージ波をフィルタで減衰させることは、極めて困難で
ある。
常の混合器を使用した場合には、出力周波数ｆoを２４
１５ＭＨｚ、ダイレクト・デジタル・シンセサイザの出
力周波数ｆdを２ＭＨｚとすると、混合器からは、ｆo−
ｆdに相当する２４１３ＭＨｚの信号が出力されるとと
もに、ｆo＋ｆdに相当する２４１７ＭＨｚのイメージ波
も同等レベルで出力し、位相同期発振ループがイメージ
波に対して誤引き込みを起こすおそれがある。また、本
来の周波数２４１３ＭＨｚに対して２４１７ＭＨｚのイ
メージ波をフィルタで減衰させることは、極めて困難で
ある。
【００１７】本実施例では、シングル・サイドバンド・
ミキサ９を使用することによりイメージ波の発生が抑制
されているので、誤引き込みを起こすことなく動作し、
ダイレクト・デジタル・シンセサイザの量子化雑音を逓
倍することのない回路を構成することが可能となる。ま
た、フィルタによらずにイメージ波の発生が抑制されて
いるので、例えば、ダイレクト・デジタル・シンセサイ
ザの出力周波数を２〜３ＭＨｚ程度と低くすることがで
き、基準信号源５で発生させる基準周波数信号の周波数
は高々十数ＭＨｚ程度でよくなり、低価格なダイレクト
・デジタル・シンセサイザ及び汎用の水晶発振器を利用
できるようになる。
ミキサ９を使用することによりイメージ波の発生が抑制
されているので、誤引き込みを起こすことなく動作し、
ダイレクト・デジタル・シンセサイザの量子化雑音を逓
倍することのない回路を構成することが可能となる。ま
た、フィルタによらずにイメージ波の発生が抑制されて
いるので、例えば、ダイレクト・デジタル・シンセサイ
ザの出力周波数を２〜３ＭＨｚ程度と低くすることがで
き、基準信号源５で発生させる基準周波数信号の周波数
は高々十数ＭＨｚ程度でよくなり、低価格なダイレクト
・デジタル・シンセサイザ及び汎用の水晶発振器を利用
できるようになる。
【００１８】
【発明の効果】以上説明したように本発明は、ダイレク
ト・デジタル・シンセサイザの出力とと電圧制御発振器
の出力信号をシングル・サイドバンド・ミキサに入力し
て周波数変換が行われるように位相同期発振ループを構
成することにより、ダイレクト・デジタル・シンセサイ
ザの量子化雑音の影響が出力信号に及ぶことがなくなっ
て、位相同期発振回路が誤動作なく動作するようにな
り、小さな刻みで周波数を迅速に変化させることのでき
る回路を容易に実現できるという効果を有する。
ト・デジタル・シンセサイザの出力とと電圧制御発振器
の出力信号をシングル・サイドバンド・ミキサに入力し
て周波数変換が行われるように位相同期発振ループを構
成することにより、ダイレクト・デジタル・シンセサイ
ザの量子化雑音の影響が出力信号に及ぶことがなくなっ
て、位相同期発振回路が誤動作なく動作するようにな
り、小さな刻みで周波数を迅速に変化させることのでき
る回路を容易に実現できるという効果を有する。
【図１】本発明の一実施例のダイレクト・デジタル・シ
ンセサイザ位相同期発振回路の構成を示すブロック図で
ある。
ンセサイザ位相同期発振回路の構成を示すブロック図で
ある。
【図２】従来のダイレクト・デジタル・シンセサイザ位
相同期発振回路の構成を示すブロック図である。
相同期発振回路の構成を示すブロック図である。
１,２１ 電圧制御発振器 ２,２２ プログラマブル・カウンタ ３,２３ 位相周波数比較器 ４,２４ ダイレクト・デジタル・シンセサイザ ５,２５ 基準信号源 ６,２６ 増幅器 ７ 分周器 ８ ９０°ハイブリッド ９ シングル・サイドバンド・ミキサ １１,１２ 乗算器 １３ 加算器
Claims (3)
- 【請求項１】 位相同期発振回路であって、 制御電圧に応答して出力周波数が変化する電圧制御発振
器と、 前記電圧制御発振器の出力信号が入力し、位相が相互に
９０°ずれた２信号を出力する９０°ハイブリッドと、 サイン波出力及びコサイン波出力を備えたダイレクト・
デジタル・シンセサイザと、 前記９０°ハイブリッドの出力する２信号と前記ダイレ
クト・デジタル・シンセサイザのサイン波出力及びコサ
イン波出力とを入力として周波数変換を行うシングル・
サイドバンド・ミキサと、 前記シングル・サイドバンド・ミキサの出力信号を所望
の分周比で分周するプログラマブル・カウンタと、 固定した分周比を有する分周器と、 基準周波数信号を発生して前記ダイレクト・デジタル・
シンセサイザ及び前記分周器に供給する基準信号源と、 前記プログラマブル・カウンタの出力と前記分周器の出
力を位相比較する位相周波数比較器とを有し、 前記位相周波数比較器の出力が前記制御電圧として前記
電圧制御発振器に帰還するダイレクト・デジタル・シン
セサイザ位相同期発振回路。 - 【請求項２】 前記シングル・サイドバンド・ミキサ
が、前記サイン波出力と前記９０°ハイブリッドの一方
の出力信号が入力する第１の乗算器と、前記コサイン波
出力と前記９０°ハイブリッドの他方の出力信号が入力
する第２の乗算器と、前記第１の乗算器の出力と前記第
２の乗算器の出力とを加算して出力する加算器と、から
構成される請求項１に記載のダイレクト・デジタル・シ
ンセサイザ位相同期発振回路。 - 【請求項３】 前記電圧制御発振器の発振周波数が、前
記ダイレクト・デジタル・シンセサイザの出力周波数よ
りも高い、請求項１または２に記載のダイレクト・デジ
タル・シンセサイザ位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012610A JP2757801B2 (ja) | 1995-01-30 | 1995-01-30 | ダイレクト・デジタル・シンセサイザ位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012610A JP2757801B2 (ja) | 1995-01-30 | 1995-01-30 | ダイレクト・デジタル・シンセサイザ位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204554A true JPH08204554A (ja) | 1996-08-09 |
| JP2757801B2 JP2757801B2 (ja) | 1998-05-25 |
Family
ID=11810142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7012610A Expired - Lifetime JP2757801B2 (ja) | 1995-01-30 | 1995-01-30 | ダイレクト・デジタル・シンセサイザ位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757801B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10253719A1 (de) * | 2002-11-19 | 2004-06-17 | Newlogic Technologies Ag | Phase Locked Loop mit digital gesteuerter Frequenzfeinabstimmung |
| WO2009111374A3 (en) * | 2008-02-29 | 2009-12-03 | Itt Manufacturing Enterprises, Inc. | Synthesized local oscillator and method of operation thereof |
| CN113676179A (zh) * | 2021-05-13 | 2021-11-19 | 中国地质大学（武汉） | 一种数字正交混频器混频方法、混频器电路和混频器 |
| CN113676179B (zh) * | 2021-05-13 | 2024-05-14 | 中国地质大学（武汉） | 一种数字正交混频器混频方法、混频器电路和混频器 |
-
1995
- 1995-01-30 JP JP7012610A patent/JP2757801B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10253719A1 (de) * | 2002-11-19 | 2004-06-17 | Newlogic Technologies Ag | Phase Locked Loop mit digital gesteuerter Frequenzfeinabstimmung |
| DE10253719B4 (de) * | 2002-11-19 | 2008-04-24 | Newlogic Technologies Gmbh | Phase Locked Loop mit digital gesteuerter Frequenzfeinabstimmung |
| WO2009111374A3 (en) * | 2008-02-29 | 2009-12-03 | Itt Manufacturing Enterprises, Inc. | Synthesized local oscillator and method of operation thereof |
| US7834713B2 (en) | 2008-02-29 | 2010-11-16 | Itt Manufacturing Enterprises, Inc. | Synthesized local oscillator and method of operation thereof |
| CN113676179A (zh) * | 2021-05-13 | 2021-11-19 | 中国地质大学（武汉） | 一种数字正交混频器混频方法、混频器电路和混频器 |
| CN113676179B (zh) * | 2021-05-13 | 2024-05-14 | 中国地质大学（武汉） | 一种数字正交混频器混频方法、混频器电路和混频器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757801B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8248175B2 (en) | Oscillator with external voltage control and interpolative divider in the output path | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| US7515002B2 (en) | Frequency synthesizer for dual mode receiver | |
| JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP2908397B1 (ja) | ルビジウム原子発振器 | |
| KR20020031032A (ko) | Ｐｌｌ 회로와 분주 방법 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2006129330A (ja) | 周波数シンセサイザ | |
| JP2000224028A (ja) | Ｐｌｌ回路、及びその制御方法 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JP2788807B2 (ja) | ルビジウム原子発振器 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| JP2536959Y2 (ja) | 基準クロック信号生成装置 | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JP2002152037A (ja) | 位相同期発振回路 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPH10224217A (ja) | 周波数シンセサイザ | |
| JP2000022533A (ja) | 周波数シンセサイザ |