JP2000224028A - Ｐｌｌ回路、及びその制御方法 - Google Patents
Ｐｌｌ回路、及びその制御方法Info
- Publication number
- JP2000224028A JP2000224028A JP11023094A JP2309499A JP2000224028A JP 2000224028 A JP2000224028 A JP 2000224028A JP 11023094 A JP11023094 A JP 11023094A JP 2309499 A JP2309499 A JP 2309499A JP 2000224028 A JP2000224028 A JP 2000224028A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- oscillation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、スプリアスの発生周波数を
ループフィルタ１７の通過帯域外に移動させることによ
り、スプリアスの少ない発振信号を出力することができ
るＰＬＬ回路を提供することである。 【解決手段】 ＶＣＯ１１からの出力信号を可変分周器
２２によって分周する際、分周比Ｋを変化させると、可
変分周器２２から出力される信号は変化する。すなわ
ち、ＤＤＳ１３に入力される信号の周波数が変化する。
ＤＤＳ１３に入力される信号が変化するとＤＤＳ１３の
分周比Ｎ／Ｍが変化するため、スプリアスの発生周波数
が変化する。
ループフィルタ１７の通過帯域外に移動させることによ
り、スプリアスの少ない発振信号を出力することができ
るＰＬＬ回路を提供することである。 【解決手段】 ＶＣＯ１１からの出力信号を可変分周器
２２によって分周する際、分周比Ｋを変化させると、可
変分周器２２から出力される信号は変化する。すなわ
ち、ＤＤＳ１３に入力される信号の周波数が変化する。
ＤＤＳ１３に入力される信号が変化するとＤＤＳ１３の
分周比Ｎ／Ｍが変化するため、スプリアスの発生周波数
が変化する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ回路に係
り、詳細には、ＶＣＯの出力を分周した信号の周波数と
位相とが基準入力信号に一致するように制御されるＰＬ
Ｌ回路に関する。
り、詳細には、ＶＣＯの出力を分周した信号の周波数と
位相とが基準入力信号に一致するように制御されるＰＬ
Ｌ回路に関する。
【０００２】
【従来の技術】従来、ＰＬＬ（Phase Lock Loop）回路
は、ＶＣＯ（Voltage Controlled Oscillator：電圧制
御発振器）の出力信号を固定分周し、分周された信号の
周波数と位相とがともに基準入力信号に一致するように
制御することにより、ＶＣＯから目標周波数の発振信号
を出力させるものとして知られている。
は、ＶＣＯ（Voltage Controlled Oscillator：電圧制
御発振器）の出力信号を固定分周し、分周された信号の
周波数と位相とがともに基準入力信号に一致するように
制御することにより、ＶＣＯから目標周波数の発振信号
を出力させるものとして知られている。
【０００３】図５は、従来のＰＬＬ回路１０の構成を示
すブロック図である。この図５に示すように、従来のＰ
ＬＬ回路１０は、ＶＣＯ１１、固定分周器１２、ＤＤＳ
１３、ＤＡコンバータ１４、ＬＰＦ１５、ＰＤ１６、ル
ープフィルタ１７から構成されている。
すブロック図である。この図５に示すように、従来のＰ
ＬＬ回路１０は、ＶＣＯ１１、固定分周器１２、ＤＤＳ
１３、ＤＡコンバータ１４、ＬＰＦ１５、ＰＤ１６、ル
ープフィルタ１７から構成されている。
【０００４】ＶＣＯ１１は、ループフィルタ１７から入
力される電圧により発振周波数を変化させ、目標出力周
波数の信号を出力する。固定分周器１２は、ＶＣＯ１１
の出力信号の周波数を固定分周し、ＤＤＳ１３に出力す
る。
力される電圧により発振周波数を変化させ、目標出力周
波数の信号を出力する。固定分周器１２は、ＶＣＯ１１
の出力信号の周波数を固定分周し、ＤＤＳ１３に出力す
る。
【０００５】ＤＤＳ（Direct Digital Synthesizer）１
３は、固定分周器１２から入力される信号に同期して、
設定された任意の位相角を累積加算することにより基準
入力信号の周波数と等しい周波数の離散波形を発生させ
る。ＤＡ（Digital-Analog）コンバータ１４は、ＤＤＳ
１３から入力された離散波形をアナログ波形に変換し、
ＬＰＦ（Low Pass Filter：低域通過フィルタ）１５
は、ＤＡコンバータ１４によりアナログ波形に変換され
た信号から不要な高調波信号成分を除去する。
３は、固定分周器１２から入力される信号に同期して、
設定された任意の位相角を累積加算することにより基準
入力信号の周波数と等しい周波数の離散波形を発生させ
る。ＤＡ（Digital-Analog）コンバータ１４は、ＤＤＳ
１３から入力された離散波形をアナログ波形に変換し、
ＬＰＦ（Low Pass Filter：低域通過フィルタ）１５
は、ＤＡコンバータ１４によりアナログ波形に変換され
た信号から不要な高調波信号成分を除去する。
【０００６】ＰＤ（Phase Detector：位相検出器）１６
は、ＬＰＦ１５から入力される信号と基準入力信号との
位相比較を行ない、その位相差に応じた電圧を出力し、
ループフィルタ１７は、ＰＤ１６による入力を積分して
ＶＣＯ１１の制御端子に電圧帰還する。
は、ＬＰＦ１５から入力される信号と基準入力信号との
位相比較を行ない、その位相差に応じた電圧を出力し、
ループフィルタ１７は、ＰＤ１６による入力を積分して
ＶＣＯ１１の制御端子に電圧帰還する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のＰＬＬ回路１０では、ＤＡコンバータ１４の歪み、
ＤＡコンバータ１４の量子化誤差、ＤＤＳ１３のｓｉｎ
テーブルの丸め込み誤差等により、ループフィルタ１７
の通過周波数帯域内にスプリアスが発生していた。スプ
リアスとは、希望する周波数以外の不要な周波数成分の
ことを指している。
来のＰＬＬ回路１０では、ＤＡコンバータ１４の歪み、
ＤＡコンバータ１４の量子化誤差、ＤＤＳ１３のｓｉｎ
テーブルの丸め込み誤差等により、ループフィルタ１７
の通過周波数帯域内にスプリアスが発生していた。スプ
リアスとは、希望する周波数以外の不要な周波数成分の
ことを指している。
【０００８】本発明の課題は、スプリアスの発生周波数
をループフィルタ１７の通過周波数帯域外に移動させる
ことにより、スプリアスの少ない発振信号を出力するこ
とができるＰＬＬ回路を提供することである。
をループフィルタ１７の通過周波数帯域外に移動させる
ことにより、スプリアスの少ない発振信号を出力するこ
とができるＰＬＬ回路を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、電圧制御発振器から出力さ
れた発振信号を所定の分周比で分周して分周信号を出力
する分周回路と、この分周回路から出力された分周信号
から前記発振信号の発振周波数に対応した離散波形信号
を生成して出力する離散波形生成回路と、この離散波形
生成回路から出力された離散波形信号と基準波形信号と
の位相を比較して位相差信号を出力する位相検出回路
と、この位相検出回路から出力された位相差信号に基づ
いて発振周波数を制御する電圧制御信号を生成して前記
電圧制御発振器に出力して発振信号の発振周波数を制御
する制御回路と、を備えたＰＬＬ回路において、前記分
周回路における分周比を任意に設定する分周比設定手段
を備え、該分周比設定手段により該分周回路から出力さ
れる分周信号の周波数帯域を任意に設定するようにした
ことを特徴としている。
め、請求項１記載の発明は、電圧制御発振器から出力さ
れた発振信号を所定の分周比で分周して分周信号を出力
する分周回路と、この分周回路から出力された分周信号
から前記発振信号の発振周波数に対応した離散波形信号
を生成して出力する離散波形生成回路と、この離散波形
生成回路から出力された離散波形信号と基準波形信号と
の位相を比較して位相差信号を出力する位相検出回路
と、この位相検出回路から出力された位相差信号に基づ
いて発振周波数を制御する電圧制御信号を生成して前記
電圧制御発振器に出力して発振信号の発振周波数を制御
する制御回路と、を備えたＰＬＬ回路において、前記分
周回路における分周比を任意に設定する分周比設定手段
を備え、該分周比設定手段により該分周回路から出力さ
れる分周信号の周波数帯域を任意に設定するようにした
ことを特徴としている。
【００１０】この請求項１記載の発明によれば、電圧制
御発振器から出力された発振信号を所定の分周比で分周
して分周信号を出力する分周回路と、この分周回路から
出力された分周信号から前記発振信号の発振周波数に対
応した離散波形信号を生成して出力する離散波形生成回
路と、この離散波形生成回路から出力された離散波形信
号と基準波形信号との位相を比較して位相差信号を出力
する位相検出回路と、この位相検出回路から出力された
位相差信号に基づいて発振周波数を制御する電圧制御信
号を生成して前記電圧制御発振器に出力して発振信号の
発振周波数を制御する制御回路と、を備えたＰＬＬ回路
において、分周比設定手段は、分周回路における分周比
を任意に設定することにより分周回路から出力される分
周信号の周波数帯域を任意に設定する。
御発振器から出力された発振信号を所定の分周比で分周
して分周信号を出力する分周回路と、この分周回路から
出力された分周信号から前記発振信号の発振周波数に対
応した離散波形信号を生成して出力する離散波形生成回
路と、この離散波形生成回路から出力された離散波形信
号と基準波形信号との位相を比較して位相差信号を出力
する位相検出回路と、この位相検出回路から出力された
位相差信号に基づいて発振周波数を制御する電圧制御信
号を生成して前記電圧制御発振器に出力して発振信号の
発振周波数を制御する制御回路と、を備えたＰＬＬ回路
において、分周比設定手段は、分周回路における分周比
を任意に設定することにより分周回路から出力される分
周信号の周波数帯域を任意に設定する。
【００１１】請求項４記載の発明は、電圧制御発振器か
ら出力された発振信号を所定の分周比で分周して分周信
号を出力する分周回路と、この分周回路から出力された
分周信号から前記発振信号の発振周波数に対応した離散
波形信号を生成して出力する離散波形生成回路と、この
離散波形生成回路から出力された離散波形信号と基準波
形信号との位相を比較して位相差信号を出力する位相検
出回路と、この位相検出回路から出力された位相差信号
に基づいて発振周波数を制御する電圧制御信号を生成し
て前記電圧制御発振器に出力して発振信号の発振周波数
を制御する制御回路と、を備えたＰＬＬ回路における発
振信号の発振周波数を制御する制御方法において、前記
分周回路における分周比を任意に設定して、該分周回路
から出力される分周信号の周波数帯域が任意になるよう
に制御することを特徴としている。
ら出力された発振信号を所定の分周比で分周して分周信
号を出力する分周回路と、この分周回路から出力された
分周信号から前記発振信号の発振周波数に対応した離散
波形信号を生成して出力する離散波形生成回路と、この
離散波形生成回路から出力された離散波形信号と基準波
形信号との位相を比較して位相差信号を出力する位相検
出回路と、この位相検出回路から出力された位相差信号
に基づいて発振周波数を制御する電圧制御信号を生成し
て前記電圧制御発振器に出力して発振信号の発振周波数
を制御する制御回路と、を備えたＰＬＬ回路における発
振信号の発振周波数を制御する制御方法において、前記
分周回路における分周比を任意に設定して、該分周回路
から出力される分周信号の周波数帯域が任意になるよう
に制御することを特徴としている。
【００１２】この請求項４記載の発明によれば、電圧制
御発振器から出力された発振信号を所定の分周比で分周
して分周信号を出力する分周回路と、この分周回路から
出力された分周信号から前記発振信号の発振周波数に対
応した離散波形信号を生成して出力する離散波形生成回
路と、この離散波形生成回路から出力された離散波形信
号と基準波形信号との位相を比較して位相差信号を出力
する位相検出回路と、この位相検出回路から出力された
位相差信号に基づいて発振周波数を制御する電圧制御信
号を生成して前記電圧制御発振器に出力して発振信号の
発振周波数を制御する制御回路と、を備えたＰＬＬ回路
における発振信号の発振周波数を制御する制御方法にお
いて、前記分周回路における分周比を任意に設定して、
該分周回路から出力される分周信号の周波数帯域が任意
になるように制御する。
御発振器から出力された発振信号を所定の分周比で分周
して分周信号を出力する分周回路と、この分周回路から
出力された分周信号から前記発振信号の発振周波数に対
応した離散波形信号を生成して出力する離散波形生成回
路と、この離散波形生成回路から出力された離散波形信
号と基準波形信号との位相を比較して位相差信号を出力
する位相検出回路と、この位相検出回路から出力された
位相差信号に基づいて発振周波数を制御する電圧制御信
号を生成して前記電圧制御発振器に出力して発振信号の
発振周波数を制御する制御回路と、を備えたＰＬＬ回路
における発振信号の発振周波数を制御する制御方法にお
いて、前記分周回路における分周比を任意に設定して、
該分周回路から出力される分周信号の周波数帯域が任意
になるように制御する。
【００１３】したがって、分周回路における分周比を任
意に設定することにより、分周回路から出力される分周
信号に含まれるスプリアス成分をループフィルタの通過
周波数帯域外にすることができるため、スプリアス成分
をループフィルタにより除去することができるので、ス
プリアス成分のない発振信号の出力を得ることができ
る。
意に設定することにより、分周回路から出力される分周
信号に含まれるスプリアス成分をループフィルタの通過
周波数帯域外にすることができるため、スプリアス成分
をループフィルタにより除去することができるので、ス
プリアス成分のない発振信号の出力を得ることができ
る。
【００１４】この場合、上記目的は、例えば、請求項２
記載の発明のように、請求項１記載のＰＬＬ回路におい
て、前記離散波形生成回路は、前記分周回路から出力さ
れた分周信号に同期して、任意に設定された位相角を累
積加算して前記発振信号の発振周波数に対応した離散波
形信号を生成するダイレクトデジタルシンセサイザ回路
により構成され、前記分周比設定手段は、前記分周回路
に設定した分周比に基づいて前記ダイレクトデジタルシ
ンセサイザ回路における分周比を設定するようにしても
よい。
記載の発明のように、請求項１記載のＰＬＬ回路におい
て、前記離散波形生成回路は、前記分周回路から出力さ
れた分周信号に同期して、任意に設定された位相角を累
積加算して前記発振信号の発振周波数に対応した離散波
形信号を生成するダイレクトデジタルシンセサイザ回路
により構成され、前記分周比設定手段は、前記分周回路
に設定した分周比に基づいて前記ダイレクトデジタルシ
ンセサイザ回路における分周比を設定するようにしても
よい。
【００１５】また、上記目的は、例えば、請求項３記載
の発明のように、請求項１記載のＰＬＬ回路において、
前記制御回路は、前記位相検出回路から出力された位相
差信号を所定の周波数帯域で通過させ、該帯域信号を積
分して前記電圧制御信号を生成するループフィルタ回路
により構成され、前記分周比設定手段は、前記分周回路
から出力される分周信号に含まれるスプリアス成分が前
記ループフィルタ回路の通過周波数帯域外になるように
前記分周比を設定するようにしてもよい。
の発明のように、請求項１記載のＰＬＬ回路において、
前記制御回路は、前記位相検出回路から出力された位相
差信号を所定の周波数帯域で通過させ、該帯域信号を積
分して前記電圧制御信号を生成するループフィルタ回路
により構成され、前記分周比設定手段は、前記分周回路
から出力される分周信号に含まれるスプリアス成分が前
記ループフィルタ回路の通過周波数帯域外になるように
前記分周比を設定するようにしてもよい。
【００１６】また、上記目的は、例えば、請求項５記載
の発明のように、請求項４記載のＰＬＬ回路の制御方法
において、前記離散波形生成回路は、前記分周回路から
出力された分周信号に同期して、任意に設定された位相
角を累積加算して前記発振信号の発振周波数に対応した
離散波形信号を生成するダイレクトデジタルシンセサイ
ザ回路により構成され、前記分周回路に設定した分周比
に基づいて前記ダイレクトデジタルシンセサイザ回路に
おける分周比を設定するようにしてもよい。
の発明のように、請求項４記載のＰＬＬ回路の制御方法
において、前記離散波形生成回路は、前記分周回路から
出力された分周信号に同期して、任意に設定された位相
角を累積加算して前記発振信号の発振周波数に対応した
離散波形信号を生成するダイレクトデジタルシンセサイ
ザ回路により構成され、前記分周回路に設定した分周比
に基づいて前記ダイレクトデジタルシンセサイザ回路に
おける分周比を設定するようにしてもよい。
【００１７】また、上記目的は、例えば、請求項６記載
の発明のように、請求項４記載のＰＬＬ回路の制御方法
において、前記制御回路は、前記位相検出回路から出力
された位相差信号を所定の周波数帯域で通過させ、該帯
域信号を積分して前記電圧制御信号を生成するループフ
ィルタ回路により構成され、前記分周回路から出力され
る分周信号に含まれるスプリアス成分が前記ループフィ
ルタ回路の通過周波数帯域外になるように前記分周比を
設定するようにしてもよい。
の発明のように、請求項４記載のＰＬＬ回路の制御方法
において、前記制御回路は、前記位相検出回路から出力
された位相差信号を所定の周波数帯域で通過させ、該帯
域信号を積分して前記電圧制御信号を生成するループフ
ィルタ回路により構成され、前記分周回路から出力され
る分周信号に含まれるスプリアス成分が前記ループフィ
ルタ回路の通過周波数帯域外になるように前記分周比を
設定するようにしてもよい。
【００１８】
【発明の実施の形態】以下、図１〜図４を参照して本発
明に係るＰＬＬ回路の実施の形態を詳細に説明する。ま
ず構成を説明する。
明に係るＰＬＬ回路の実施の形態を詳細に説明する。ま
ず構成を説明する。
【００１９】図１は本発明の一実施の形態のＰＬＬ回路
１の構成を示すブロック図である。この図１に示すよう
にＰＬＬ回路１は、ＶＣＯ１１、可変分周器２２、ＤＤ
Ｓ１３、ＤＡコンバータ１４、ＬＰＦ１５、ＰＤ１６、
ループフィルタ１７により構成されている。なお、図１
において上記従来の図５に示したＰＬＬ回路１０内と同
一構成部分には同一符号を付している。
１の構成を示すブロック図である。この図１に示すよう
にＰＬＬ回路１は、ＶＣＯ１１、可変分周器２２、ＤＤ
Ｓ１３、ＤＡコンバータ１４、ＬＰＦ１５、ＰＤ１６、
ループフィルタ１７により構成されている。なお、図１
において上記従来の図５に示したＰＬＬ回路１０内と同
一構成部分には同一符号を付している。
【００２０】ＶＣＯ１１は、ループフィルタ１７から入
力される電圧信号によって発振周波数を変化させ目標出
力周波数Ｆの発振信号を外部に出力する。
力される電圧信号によって発振周波数を変化させ目標出
力周波数Ｆの発振信号を外部に出力する。
【００２１】可変分周器２２は、外部から任意に設定す
ることが可能な分周比ＫによりＶＣＯ１１から入力され
る周波数Ｆの発振信号を分周し、その分周信号をＤＤＳ
１３に出力する。
ることが可能な分周比ＫによりＶＣＯ１１から入力され
る周波数Ｆの発振信号を分周し、その分周信号をＤＤＳ
１３に出力する。
【００２２】ＤＤＳ１３は、可変分周器２２から入力さ
れる分周信号に同期して、任意に設定された位相角を累
積加算することにより基準入力信号の周波数ｆｏと等し
い周波数の離散波形信号をＤＡコンバータ１４に出力す
る。この時のＤＤＳ１３内の分周比は、Ｎ／Ｍに設定さ
れている。
れる分周信号に同期して、任意に設定された位相角を累
積加算することにより基準入力信号の周波数ｆｏと等し
い周波数の離散波形信号をＤＡコンバータ１４に出力す
る。この時のＤＤＳ１３内の分周比は、Ｎ／Ｍに設定さ
れている。
【００２３】図２はＰＬＬ回路１のＤＤＳ１３から出力
される離散波形信号の位相出力とサイン出力との関係を
示した図である。この図２において、位相出力はＤＤＳ
１３に設定された位相角に応じた出力を示しており、サ
イン出力は可変分周器２２から入力される分周信号に同
期して、ＤＤＳ１３に設定された位相角を累積加算して
得られる正弦波形を示している。
される離散波形信号の位相出力とサイン出力との関係を
示した図である。この図２において、位相出力はＤＤＳ
１３に設定された位相角に応じた出力を示しており、サ
イン出力は可変分周器２２から入力される分周信号に同
期して、ＤＤＳ１３に設定された位相角を累積加算して
得られる正弦波形を示している。
【００２４】ＤＡコンバータ１４は、ＤＤＳ１３から入
力される離散波形をアナログ波形に変換し、そのアナロ
グ信号をＬＰＦ１５に出力する。
力される離散波形をアナログ波形に変換し、そのアナロ
グ信号をＬＰＦ１５に出力する。
【００２５】ＬＰＦ１５は、ＤＡコンバータ１４から入
力される信号から不要な高調波信号成分を除去した信号
をＰＤ１６に出力する。
力される信号から不要な高調波信号成分を除去した信号
をＰＤ１６に出力する。
【００２６】ＰＤ１６は、ＬＰＦ１５から入力される信
号と外部から入力される基準入力信号との位相比較を行
ない、その位相差に応じた電圧信号をループフィルタ１
７に出力する。
号と外部から入力される基準入力信号との位相比較を行
ない、その位相差に応じた電圧信号をループフィルタ１
７に出力する。
【００２７】ループフィルタ１７は、ＬＰＦ等により構
成され、ＰＤ１６から入力される電圧を所定の時間間隔
で積分し、その積分した電圧信号をＶＣＯ１１の制御端
子に出力する。また、ループフィルタ１７は、ＰＤ１６
から入力される信号のスプリアスを除去し、ＶＣＯ１１
に出力する。
成され、ＰＤ１６から入力される電圧を所定の時間間隔
で積分し、その積分した電圧信号をＶＣＯ１１の制御端
子に出力する。また、ループフィルタ１７は、ＰＤ１６
から入力される信号のスプリアスを除去し、ＶＣＯ１１
に出力する。
【００２８】次に動作を説明する。ＰＬＬ回路１では、
ＶＣＯ１１の出力信号を可変分周器２２によって分周比
Ｋで分周し、さらに分周比がＮ／Ｍに設定されたＤＤＳ
１３によって分周し、その分周信号の周波数を基準入力
信号の周波数ｆｏと一致させることによって目標出力周
波数Ｆの発振信号をＶＣＯ１１から外部に出力するの
で、目標出力周波数Ｆは、 Ｆ＝ｆｏ×Ｋ×（Ｎ／Ｍ） となる。ここで、ｆｏは基準入力信号、Ｋは可変分周器
２２による分周比、（Ｎ／Ｍ）はＤＤＳ１３による分周
比であり、Ｋ、Ｍ、Ｎは正の整数である。
ＶＣＯ１１の出力信号を可変分周器２２によって分周比
Ｋで分周し、さらに分周比がＮ／Ｍに設定されたＤＤＳ
１３によって分周し、その分周信号の周波数を基準入力
信号の周波数ｆｏと一致させることによって目標出力周
波数Ｆの発振信号をＶＣＯ１１から外部に出力するの
で、目標出力周波数Ｆは、 Ｆ＝ｆｏ×Ｋ×（Ｎ／Ｍ） となる。ここで、ｆｏは基準入力信号、Ｋは可変分周器
２２による分周比、（Ｎ／Ｍ）はＤＤＳ１３による分周
比であり、Ｋ、Ｍ、Ｎは正の整数である。
【００２９】ＶＣＯ１１からの出力信号を可変分周器２
２によって分周する際、分周比Ｋを変化させると、可変
分周器２２から出力される信号は変化する。すなわち、
ＤＤＳ１３に入力される信号の周波数が変化する。ＤＤ
Ｓ１３に入力される信号が変化するとＤＤＳ１３の分周
比Ｎ／Ｍが変化するため、スプリアスの発生周波数が変
化する。
２によって分周する際、分周比Ｋを変化させると、可変
分周器２２から出力される信号は変化する。すなわち、
ＤＤＳ１３に入力される信号の周波数が変化する。ＤＤ
Ｓ１３に入力される信号が変化するとＤＤＳ１３の分周
比Ｎ／Ｍが変化するため、スプリアスの発生周波数が変
化する。
【００３０】図３は、可変分周器２２の分周比の変化に
よるＤＤＳ１３の出力とＶＣＯ１１の出力とにおけるス
プリアスの発生周波数の変化を示した図である。図３
（ａ）は、可変分周器２２の分周比がＫ１であるときの
ＤＤＳ１３の出力信号に含まれた信号の周波数分布を示
す図である。ＤＤＳ１３からの出力周波数は、基準入力
信号の周波数ｆｏと一致するように設定されているの
で、図３（ａ）に示すようにｆｏの周波数が出力され
る。しかしながら、周波数ｆｏ近傍のループフィルタ１
７の通過周波数帯域内にスプリアスが発生している。
よるＤＤＳ１３の出力とＶＣＯ１１の出力とにおけるス
プリアスの発生周波数の変化を示した図である。図３
（ａ）は、可変分周器２２の分周比がＫ１であるときの
ＤＤＳ１３の出力信号に含まれた信号の周波数分布を示
す図である。ＤＤＳ１３からの出力周波数は、基準入力
信号の周波数ｆｏと一致するように設定されているの
で、図３（ａ）に示すようにｆｏの周波数が出力され
る。しかしながら、周波数ｆｏ近傍のループフィルタ１
７の通過周波数帯域内にスプリアスが発生している。
【００３１】図３（ｂ）は、図３（ａ）に示す信号がＤ
ＤＳ１３から出力された場合に、ＶＣＯ１１の出力信号
に含まれた信号の周波数分布を示す図である。ここで、
可変分周器２２の分周比はＫ１であるので、ＤＤＳ１３
の分周比を（Ｎ／Ｍ）１とし、ＶＣＯ１１の出力信号の
周波数をｆ１とすると、ｆ１＝ｆｏ×Ｋ１×（Ｎ／Ｍ）
１となる。図３（ａ）に示すようなループフィルタ１７
の通過周波数帯域内に発生したスプリアスはループフィ
ルタ１７を通過するので、図３（ｂ）に示すようにＶＣ
Ｏ１１の出力信号にもスプリアスが発生する。
ＤＳ１３から出力された場合に、ＶＣＯ１１の出力信号
に含まれた信号の周波数分布を示す図である。ここで、
可変分周器２２の分周比はＫ１であるので、ＤＤＳ１３
の分周比を（Ｎ／Ｍ）１とし、ＶＣＯ１１の出力信号の
周波数をｆ１とすると、ｆ１＝ｆｏ×Ｋ１×（Ｎ／Ｍ）
１となる。図３（ａ）に示すようなループフィルタ１７
の通過周波数帯域内に発生したスプリアスはループフィ
ルタ１７を通過するので、図３（ｂ）に示すようにＶＣ
Ｏ１１の出力信号にもスプリアスが発生する。
【００３２】図３（ｃ）は、可変分周器２２の分周比が
Ｋ２であるときのＤＤＳ１３の出力信号に含まれた信号
の周波数分布を示す図である。図３（ａ）と同様にｆｏ
の周波数が出力される。しかしながら、可変分周器２２
の分周比がＫ２であるため、ＤＤＳ１３に入力される周
波数は、可変分周器２２の分周比がＫ１である場合とは
異なる。そのため、スプリアスの発生周波数が異なる。
したがって、Ｋ２の値により、図３（ｃ）に示すように
スプリアスの発生周波数をループフィルタ１７の通過周
波数帯域外にすることができる。
Ｋ２であるときのＤＤＳ１３の出力信号に含まれた信号
の周波数分布を示す図である。図３（ａ）と同様にｆｏ
の周波数が出力される。しかしながら、可変分周器２２
の分周比がＫ２であるため、ＤＤＳ１３に入力される周
波数は、可変分周器２２の分周比がＫ１である場合とは
異なる。そのため、スプリアスの発生周波数が異なる。
したがって、Ｋ２の値により、図３（ｃ）に示すように
スプリアスの発生周波数をループフィルタ１７の通過周
波数帯域外にすることができる。
【００３３】図３（ｄ）は、図３（ｃ）に示す信号がＤ
ＤＳ１３から出力された場合に、ＶＣＯ１１の出力信号
に含まれた信号の周波数分布を示す図である。可変分周
器２２の分周比がＫ２であるので、ＤＤＳ１３の分周比
を（Ｎ／Ｍ）２とし、ＶＣＯ１１の出力周波数をｆ２と
すると、ｆ２＝ｆｏ×Ｋ２×（Ｎ／Ｍ）２となる。図３
（ｃ）に示すようなループフィルタ１７の通過周波数帯
域外に発生したスプリアスは、ループフィルタ１７によ
って除去されるため、図３（ｄ）に示すようにＶＣＯ１
１の出力信号には、スプリアスは発生していない。
ＤＳ１３から出力された場合に、ＶＣＯ１１の出力信号
に含まれた信号の周波数分布を示す図である。可変分周
器２２の分周比がＫ２であるので、ＤＤＳ１３の分周比
を（Ｎ／Ｍ）２とし、ＶＣＯ１１の出力周波数をｆ２と
すると、ｆ２＝ｆｏ×Ｋ２×（Ｎ／Ｍ）２となる。図３
（ｃ）に示すようなループフィルタ１７の通過周波数帯
域外に発生したスプリアスは、ループフィルタ１７によ
って除去されるため、図３（ｄ）に示すようにＶＣＯ１
１の出力信号には、スプリアスは発生していない。
【００３４】図４は可変分周器２２の分周比による周波
数の変化の具体例を示す図である。例えば、図４に示す
ように、ＶＣＯ１１の出力周波数ＦがＦ＝１０００ＭＨ
ｚ、ＤＤＳ１３の出力周波数ｆDDSがｆDDS＝２０ＭＨ
ｚ、ＤＤＳ１３の分解能が１／２32（３２ｂｉｔ）であ
る場合に、可変分周器２２の分周比がＫ１＝８の時と、
Ｋ２＝９の時とを実際に数値を入れて計算する。ＤＤＳ
１３からの出力ｆDDSと、CLKINと、∠位相との関係は、 ｆDDS＝（∠位相×CLKIN）／２32 より、 CLKIN／ｆDDS＝２32／∠位相 となる。ここで、CLKINとは、可変分周器２２により分
周され、ＤＤＳ１３にクロック信号として入力される信
号の周波数であり、∠位相とは、ＤＤＳ１３に設定され
た位相角である。
数の変化の具体例を示す図である。例えば、図４に示す
ように、ＶＣＯ１１の出力周波数ＦがＦ＝１０００ＭＨ
ｚ、ＤＤＳ１３の出力周波数ｆDDSがｆDDS＝２０ＭＨ
ｚ、ＤＤＳ１３の分解能が１／２32（３２ｂｉｔ）であ
る場合に、可変分周器２２の分周比がＫ１＝８の時と、
Ｋ２＝９の時とを実際に数値を入れて計算する。ＤＤＳ
１３からの出力ｆDDSと、CLKINと、∠位相との関係は、 ｆDDS＝（∠位相×CLKIN）／２32 より、 CLKIN／ｆDDS＝２32／∠位相 となる。ここで、CLKINとは、可変分周器２２により分
周され、ＤＤＳ１３にクロック信号として入力される信
号の周波数であり、∠位相とは、ＤＤＳ１３に設定され
た位相角である。
【００３５】図４（ａ）は、可変分周器２２の分周比が
Ｋ１＝８である時の周波数の変化を示す図である。この
図４（ａ）に示すように、可変分周器２２の分周比がＫ
１＝８である場合には、ＤＤＳ１３にクロック信号とし
て入力される周波数CLKINは、 CLKIN ＝Ｆ／Ｋ１ ＝１０００×１／８ ＝１２５ＭＨｚ となり、ＤＤＳ１３の出力周波数は、ｆDDS＝２０ＭＨ
ｚであるので、ＤＤＳ１３の分周比（Ｎ／Ｍ）１は （Ｎ／Ｍ）１＝CLKIN／ｆDDS ＝２32／∠位相 ＝Ｆ／（Ｋ１×ｆDDS） ＝１０００×１０6／（８×２０×１０6） ＝６．２５ となる。
Ｋ１＝８である時の周波数の変化を示す図である。この
図４（ａ）に示すように、可変分周器２２の分周比がＫ
１＝８である場合には、ＤＤＳ１３にクロック信号とし
て入力される周波数CLKINは、 CLKIN ＝Ｆ／Ｋ１ ＝１０００×１／８ ＝１２５ＭＨｚ となり、ＤＤＳ１３の出力周波数は、ｆDDS＝２０ＭＨ
ｚであるので、ＤＤＳ１３の分周比（Ｎ／Ｍ）１は （Ｎ／Ｍ）１＝CLKIN／ｆDDS ＝２32／∠位相 ＝Ｆ／（Ｋ１×ｆDDS） ＝１０００×１０6／（８×２０×１０6） ＝６．２５ となる。
【００３６】図４（ｂ）は、可変分周器２２の分周比が
Ｋ２＝９である時の周波数の変化を示す図である。この
図４（ｂ）に示すように、可変分周器２２の分周比がＫ
２＝９である場合には、ＤＤＳ１３にクロック信号とし
て入力される周波数CLKINは、 CLKIN ＝Ｆ／Ｋ２ ＝１０００×１／９ ≒１１１ＭＨｚ となり、ＤＤＳ１３の出力周波数は、ｆDDS＝２０ＭＨ
ｚであるので、ＤＤＳ１３の分周比（Ｎ／Ｍ）２は、 （Ｎ／Ｍ）２＝CLKIN／ｆDDS ＝２32／∠位相 ＝Ｆ／（Ｋ２×ｆDDS） ＝１０００×１０6／（９×２０×１０6） ≒５．５６ となる。
Ｋ２＝９である時の周波数の変化を示す図である。この
図４（ｂ）に示すように、可変分周器２２の分周比がＫ
２＝９である場合には、ＤＤＳ１３にクロック信号とし
て入力される周波数CLKINは、 CLKIN ＝Ｆ／Ｋ２ ＝１０００×１／９ ≒１１１ＭＨｚ となり、ＤＤＳ１３の出力周波数は、ｆDDS＝２０ＭＨ
ｚであるので、ＤＤＳ１３の分周比（Ｎ／Ｍ）２は、 （Ｎ／Ｍ）２＝CLKIN／ｆDDS ＝２32／∠位相 ＝Ｆ／（Ｋ２×ｆDDS） ＝１０００×１０6／（９×２０×１０6） ≒５．５６ となる。
【００３７】可変分周器２２の分周比をＫ１＝８からＫ
２＝９に変化させると、ＤＤＳ１３の分周比（Ｎ／Ｍ）
は、（Ｎ／Ｍ）１＝６．２５から（Ｎ／Ｍ）２≒５．５
６に変化し、（Ｎ／Ｍ）１≠（Ｎ／Ｍ）２であるので、
可変分周器２２の分周比がＫ１＝８の時と、Ｋ２＝９の
時とではスプリアスの発生周波数が異なる。そのため、
スプリアスの発生周波数をループフィルタ１７の通過周
波数帯域外にすることができる。
２＝９に変化させると、ＤＤＳ１３の分周比（Ｎ／Ｍ）
は、（Ｎ／Ｍ）１＝６．２５から（Ｎ／Ｍ）２≒５．５
６に変化し、（Ｎ／Ｍ）１≠（Ｎ／Ｍ）２であるので、
可変分周器２２の分周比がＫ１＝８の時と、Ｋ２＝９の
時とではスプリアスの発生周波数が異なる。そのため、
スプリアスの発生周波数をループフィルタ１７の通過周
波数帯域外にすることができる。
【００３８】以上のように、本実施の形態におけるＰＬ
Ｌ回路１によれば、可変分周器２２の分周比をＫ１から
Ｋ２へと変化させることにより、ＤＤＳ１３の分周比が
（Ｎ／Ｍ）１から（Ｎ／Ｍ）２へと変化し、ＤＤＳ１３
の分周比が変化することにより、スプリアスの発生周波
数が変化する。
Ｌ回路１によれば、可変分周器２２の分周比をＫ１から
Ｋ２へと変化させることにより、ＤＤＳ１３の分周比が
（Ｎ／Ｍ）１から（Ｎ／Ｍ）２へと変化し、ＤＤＳ１３
の分周比が変化することにより、スプリアスの発生周波
数が変化する。
【００３９】したがって、可変分周器２２の分周比を任
意に設定することによりスプリアスの発生周波数をルー
プフィルタ１７の通過周波数帯域外にすることができ
る。ループフィルタ１７の通過周波数帯域外の発生周波
数のスプリアスはループフィルタにより除去されるの
で、ＶＣＯ１１からスプリアスの少ない発振信号を出力
することができる。
意に設定することによりスプリアスの発生周波数をルー
プフィルタ１７の通過周波数帯域外にすることができ
る。ループフィルタ１７の通過周波数帯域外の発生周波
数のスプリアスはループフィルタにより除去されるの
で、ＶＣＯ１１からスプリアスの少ない発振信号を出力
することができる。
【００４０】なお、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能である。
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能である。
【００４１】
【発明の効果】請求項１〜６記載の発明によれば、分周
回路における分周比を任意に設定することにより、分周
回路から出力される分周信号に含まれるスプリアス成分
をループフィルタの通過周波数帯域外にすることができ
るため、スプリアス成分をループフィルタにより除去す
ることができるので、スプリアス成分の少ない発振信号
の出力を得ることができる。
回路における分周比を任意に設定することにより、分周
回路から出力される分周信号に含まれるスプリアス成分
をループフィルタの通過周波数帯域外にすることができ
るため、スプリアス成分をループフィルタにより除去す
ることができるので、スプリアス成分の少ない発振信号
の出力を得ることができる。
【図１】本発明の一実施の形態のＰＬＬ回路１の構成を
示すブロック図である。
示すブロック図である。
【図２】図１に示すＤＤＳ１３から出力される離散波形
信号の位相出力とサイン出力との関係を示した図であ
る。
信号の位相出力とサイン出力との関係を示した図であ
る。
【図３】図１に示す可変分周器２２の分周比の変化によ
るＤＤＳ１３の出力とＶＣＯ１１の出力とにおけるスプ
リアスの発生周波数の変化を示した図である。
るＤＤＳ１３の出力とＶＣＯ１１の出力とにおけるスプ
リアスの発生周波数の変化を示した図である。
【図４】図１に示す可変分周器２２の分周比による周波
数の変化の具体例を示す図である。
数の変化の具体例を示す図である。
【図５】従来のＰＬＬ回路１０の構成を示すブロック図
である。
である。
１ ＰＬＬ回路 １０ 従来のＰＬＬ回路 １１ ＶＣＯ １２ 固定分周器 １３ ＤＤＳ １４ ＤＡコンバータ １５ ＬＰＦ １６ ＰＤ １７ ループフィルタ ２２ 可変分周器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 CC01 CC21 CC38 CC41 CC53 DD01 DD35 KK26 5K047 AA05 GG11 MM33 MM35 MM50 MM55 MM60 MM63
Claims (6)
- 【請求項１】電圧制御発振器から出力された発振信号を
所定の分周比で分周して分周信号を出力する分周回路
と、 この分周回路から出力された分周信号から前記発振信号
の発振周波数に対応した離散波形信号を生成して出力す
る離散波形生成回路と、 この離散波形生成回路から出力された離散波形信号と基
準波形信号との位相を比較して位相差信号を出力する位
相検出回路と、 この位相検出回路から出力された位相差信号に基づいて
発振周波数を制御する電圧制御信号を生成して前記電圧
制御発振器に出力して発振信号の発振周波数を制御する
制御回路と、 を備えたＰＬＬ回路において、 前記分周回路における分周比を任意に設定する分周比設
定手段を備え、該分周比設定手段により該分周回路から
出力される分周信号の周波数帯域を任意に設定するよう
にしたことを特徴とするＰＬＬ回路。 - 【請求項２】前記離散波形生成回路は、前記分周回路か
ら出力された分周信号に同期して、任意に設定された位
相角を累積加算して前記発振信号の発振周波数に対応し
た離散波形信号を生成するダイレクトデジタルシンセサ
イザ回路により構成され、 前記分周比設定手段は、前記分周回路に設定した分周比
に基づいて前記ダイレクトデジタルシンセサイザ回路に
おける分周比を設定するようにしたことを特徴とする請
求項１記載のＰＬＬ回路。 - 【請求項３】前記制御回路は、前記位相検出回路から出
力された位相差信号を所定の周波数帯域で通過させ、該
帯域信号を積分して前記電圧制御信号を生成するループ
フィルタ回路により構成され、 前記分周比設定手段は、前記分周回路から出力される分
周信号に含まれるスプリアス成分が前記ループフィルタ
回路の通過周波数帯域外になるように前記分周比を設定
することを特徴とする請求項１記載のＰＬＬ回路。 - 【請求項４】電圧制御発振器から出力された発振信号を
所定の分周比で分周して分周信号を出力する分周回路
と、 この分周回路から出力された分周信号から前記発振信号
の発振周波数に対応した離散波形信号を生成して出力す
る離散波形生成回路と、 この離散波形生成回路から出力された離散波形信号と基
準波形信号との位相を比較して位相差信号を出力する位
相検出回路と、 この位相検出回路から出力された位相差信号に基づいて
発振周波数を制御する電圧制御信号を生成して前記電圧
制御発振器に出力して発振信号の発振周波数を制御する
制御回路と、 を備えたＰＬＬ回路における発振信号の発振周波数を制
御する制御方法において、 前記分周回路における分周比を任意に設定して、該分周
回路から出力される分周信号の周波数帯域が任意になる
ように制御することを特徴とするＰＬＬ回路の制御方
法。 - 【請求項５】前記離散波形生成回路は、前記分周回路か
ら出力された分周信号に同期して、任意に設定された位
相角を累積加算して前記発振信号の発振周波数に対応し
た離散波形信号を生成するダイレクトデジタルシンセサ
イザ回路により構成され、 前記分周回路に設定した分周比に基づいて前記ダイレク
トデジタルシンセサイザ回路における分周比を設定する
ようにしたことを特徴とする請求項４記載のＰＬＬ回路
の制御方法。 - 【請求項６】前記制御回路は、前記位相検出回路から出
力された位相差信号を所定の周波数帯域で通過させ、該
帯域信号を積分して前記電圧制御信号を生成するループ
フィルタ回路により構成され、 前記分周回路から出力される分周信号に含まれるスプリ
アス成分が前記ループフィルタ回路の通過周波数帯域外
になるように前記分周比を設定することを特徴とする請
求項４記載のＰＬＬ回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11023094A JP2000224028A (ja) | 1999-01-29 | 1999-01-29 | Ｐｌｌ回路、及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11023094A JP2000224028A (ja) | 1999-01-29 | 1999-01-29 | Ｐｌｌ回路、及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224028A true JP2000224028A (ja) | 2000-08-11 |
Family
ID=12100864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11023094A Pending JP2000224028A (ja) | 1999-01-29 | 1999-01-29 | Ｐｌｌ回路、及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000224028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105515575A (zh) * | 2015-12-05 | 2016-04-20 | 青岛盛嘉信息科技有限公司 | 一种正弦信号频率发生器 |
-
1999
- 1999-01-29 JP JP11023094A patent/JP2000224028A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105515575A (zh) * | 2015-12-05 | 2016-04-20 | 青岛盛嘉信息科技有限公司 | 一种正弦信号频率发生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066690B2 (ja) | 位相同期発振回路 | |
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| US20100301953A1 (en) | Phase lock loop with a multiphase oscillator | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| WO2007091516A1 (ja) | フラクショナル－ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPH08256058A (ja) | 信号発生装置 | |
| JP2000224028A (ja) | Ｐｌｌ回路、及びその制御方法 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JP2007295027A (ja) | スペクトラム拡散クロックジェネレータ | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JPWO2004047301A1 (ja) | 周波数合成器 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPH10261956A (ja) | クロック生成回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JP2018061117A (ja) | 周波数シンセサイザ | |
| JP2000022533A (ja) | 周波数シンセサイザ |