JP2018061117A - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP2018061117A JP2018061117A JP2016196565A JP2016196565A JP2018061117A JP 2018061117 A JP2018061117 A JP 2018061117A JP 2016196565 A JP2016196565 A JP 2016196565A JP 2016196565 A JP2016196565 A JP 2016196565A JP 2018061117 A JP2018061117 A JP 2018061117A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal output
- phase
- outputs
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】可変周波数ステップを大きくすることなく位相雑音を低減する。【解決手段】周波数シンセサイザ1は、第1PLL回路3と第2PLL回路4とを有する。第1PLL回路3は、第1電圧制御発振器37と、基準発振器2から出力された基準信号を第1分周比で分周して出力する第1分周器31と、第1電圧制御発振器37から出力された発振信号と、第2PLL回路4から出力される、基準信号に同期した第2発振信号との差分を示す差分信号を出力する第1混合器32と、第1混合器32から出力された差分信号を分周して出力する第2分周器33と、第1分周器31から出力された信号と、第2分周器33から出力された信号との位相差を示す信号を出力する第1位相比較器34と、第1位相比較器34から出力された信号から所定の周波数成分を除去し、第1制御電圧として第1電圧制御発振器37に出力する第1ループフィルタ36とを有する。【選択図】図1
Description
本発明は、周波数シンセサイザに関する。
従来、所望の周波数の発振信号を出力するための回路として、PLL(Phase Locked Loop)回路を用いた周波数シンセサイザが知られている(例えば、特許文献1参照)。
PLL回路を用いた周波数シンセサイザを設計する場合、基準信号の周波数の近傍の位相雑音を低くすることが重要である。位相雑音を低下させる方法として、位相比較器において位相を比較する信号の周波数である位相比較周波数を、周波数シンセサイザから出力される信号の周波数にするための逓倍比を減らす方法が存在する。逓倍比を減らすためには、位相比較周波数を高くすることが考えられるものの、位相比較周波数を高くすると、周波数シンセサイザにおける可変周波数ステップが大きくなり、周波数シンセサイザを用いた無線装置のチャネル間隔に合わなくなってしまうという問題が生じる。
そこで、本発明はこれらの点に鑑みてなされたものであり、可変周波数ステップを大きくすることなく位相雑音を低減することができる周波数シンセサイザを提供することを目的とする。
本発明に係る周波数シンセサイザは、第1位相制御発振器及び第2位相制御発振器を有し、前記第1位相制御発振器は、制御電圧に基づいて発振信号を出力する電圧制御発振器と、基準発振器から出力された基準信号を第1分周比で分周して出力する第1分周器と、前記電圧制御発振器から出力された前記発振信号と、前記第2位相制御発振器から出力される、前記基準発振器から出力された基準信号に同期した第2発振信号との差分を示す差分信号を出力する混合器と、前記混合器から出力された前記差分信号を第1逓倍比で分周して出力する第2分周器と、前記第1分周器から出力された信号と、前記第2分周器から出力された信号との位相差を示す信号を出力する位相比較器と、前記位相比較器から出力された信号から所定の周波数成分を除去し、前記制御電圧として前記電圧制御発振器に出力するループフィルタとを有する。
前記周波数シンセサイザは、前記基準発振器から出力された基準信号を所定数で逓倍して出力する逓倍器を更に備え、前記第2位相制御発振器は、第2制御電圧に基づいて前記第2発振信号を出力する第2電圧制御発振器と、前記基準発振器から出力された基準信号を第2分周比で分周して出力する第3分周器と、前記第2電圧制御発振器から出力された前記第2発振信号と、前記逓倍器から出力された信号との差分を示す差分信号を出力する第2混合器と、前記第2混合器から出力された前記差分信号を第2逓倍比で分周して出力する第4分周器と、前記第3分周器から出力された信号と、前記第4分周器から出力された信号との位相差を示す信号を出力する第2位相比較器と、前記第2位相比較器から出力された信号から所定の周波数成分を除去し、前記第2制御電圧として前記電圧制御発振器に出力するループフィルタとを有していてもよい。
前記第1分周器は、前記第2分周比よりも大きい前記第1分周比で前記基準信号を分周してもよい。
前記周波数シンセサイザは、前記第2位相制御発振器を動作させて前記第2位相制御発振器から出力される前記第2発振信号の周波数が所定範囲内になったことを検出すると、前記第1位相制御発振器を動作させる制御部を更に備えてもよい。
前記周波数シンセサイザは、前記第2位相制御発振器を動作させて前記第2位相制御発振器から出力される前記第2発振信号の周波数が所定範囲内になったことを検出すると、前記第1位相制御発振器を動作させる制御部を更に備えてもよい。
本発明によれば、可変周波数ステップを大きくすることなく位相雑音を低減することができるという効果を奏する。
[周波数シンセサイザ1の構成]
図1は、本実施形態に係る周波数シンセサイザ1の構成を示す図である。周波数シンセサイザ1は、基準発振器2と、第1位相制御発振器としての第1PLL回路3と、第2位相制御発振器としての第2PLL回路4と、逓倍器5と、制御部6とを備える。
図1は、本実施形態に係る周波数シンセサイザ1の構成を示す図である。周波数シンセサイザ1は、基準発振器2と、第1位相制御発振器としての第1PLL回路3と、第2位相制御発振器としての第2PLL回路4と、逓倍器5と、制御部6とを備える。
周波数シンセサイザ1において、第2PLL回路4は、基準発振器2から出力された基準信号に同期した第2発振信号を第1PLL回路3に出力する。第1PLL回路3は、周波数シンセサイザ1が出力する発振信号foutとしての第1発振信号と、第2発振信号とをミキシングすることにより差分信号を生成する。第1PLL回路3は、差分信号を分周した信号と、基準発振器2から出力された基準信号を分周した信号とを位相比較器に入力することにより、位相差を示す信号を出力し、当該信号に基づく第1制御電圧に基づいて第1発振信号を生成する。
ここで、差分信号の周波数は、第1発振信号の周波数に比べて低くなるので、位相比較器に入力される信号の周波数が所定周波数である場合の分周比を、第1発振信号を分周して位相比較器に入力する場合の分周比に比べて小さくすることができる。これにより、周波数シンセサイザ1は、第1発振信号を分周して位相比較器に入力する場合に比べて、可変周波数ステップを大きくすることなく位相雑音を低減することができる。
続いて、周波数シンセサイザ1が備える各構成について説明する。
基準発振器2は、例えば、恒温槽内蔵水晶発振器(OCXO: Oven-Controlled Crystal Oscillator)等の水晶発振器であり、所定周波数の基準信号を生成する。基準発振器2は、生成した基準信号を、第1PLL回路3、第2PLL回路4及び逓倍器5に出力する。
基準発振器2は、例えば、恒温槽内蔵水晶発振器(OCXO: Oven-Controlled Crystal Oscillator)等の水晶発振器であり、所定周波数の基準信号を生成する。基準発振器2は、生成した基準信号を、第1PLL回路3、第2PLL回路4及び逓倍器5に出力する。
第1PLL回路3は、第1分周器31と、第1混合器32と、第2分周器33と、第1位相比較器34と、第1チャージポンプ35と、第1ループフィルタ36と、第1電圧制御発振器37とを備える。
第1分周器31は、基準発振器2から出力された基準信号を、第2PLL回路4における後述する第2分周比よりも大きい第1分周比で分周して第1位相比較器34に出力する。ここで、基準信号を第1分周比で分周して得られる信号の周波数の間隔が、周波数シンセサイザ1における可変周波数ステップとなる。
第1混合器32は、第1電圧制御発振器37から出力された第1発振信号と、第2PLL回路4から出力される、基準発振器2から出力された基準信号に同期した第2発振信号との差分を示す差分信号を第2分周器33に出力する。
第1混合器32は、第1電圧制御発振器37から出力された第1発振信号と、第2PLL回路4から出力される、基準発振器2から出力された基準信号に同期した第2発振信号との差分を示す差分信号を第2分周器33に出力する。
第2分周器33は、第1混合器32から出力された差分信号を第1逓倍比で分周して第1位相比較器34に出力する。第1逓倍比は、第1位相比較器34における位相比較周波数に対する第1混合器32が出力する差分信号の周波数の比である。
第1位相比較器34は、第1分周器31から出力された信号の位相と、第2分周器33から出力された信号の位相とを比較し、位相差を示す位相差信号を出力する。
第1位相比較器34は、第1分周器31から出力された信号の位相と、第2分周器33から出力された信号の位相とを比較し、位相差を示す位相差信号を出力する。
第1チャージポンプ35は、第1位相比較器34から出力された位相差信号を電圧パルス信号に変換し、第1ループフィルタ36に出力する。なお、第1チャージポンプ35は、位相差信号を電圧パルス信号に変換する代わりに電流パルス信号に変換してもよい。
第1ループフィルタ36は、位相差信号から変換された電圧パルス信号に含まれる所定の周波数成分を除去し、第1制御電圧を生成する。第1ループフィルタ36は、第1制御電圧を第1電圧制御発振器37に出力する。
第1ループフィルタ36は、位相差信号から変換された電圧パルス信号に含まれる所定の周波数成分を除去し、第1制御電圧を生成する。第1ループフィルタ36は、第1制御電圧を第1電圧制御発振器37に出力する。
第1電圧制御発振器37は、例えば水晶振動子及び可変容量ダイオードを備えており、第1ループフィルタ36から出力された第1制御電圧に基づいて当該可変容量ダイオードの容量値を変化させることにより、周波数可変の第1発振信号を生成する。第1電圧制御発振器37は、第1発振信号を第1混合器32に出力するとともに、周波数シンセサイザ1の出力信号foutとして外部に出力する。
第2PLL回路4は、第3分周器41と、第2混合器42と、第4分周器43と、第2位相比較器44と、第2チャージポンプ45と、第2ループフィルタ46と、第2電圧制御発振器47とを備える。ここで、第2PLL回路4が有する第2ループフィルタ46の時定数は、第1PLL回路3が有する第1ループフィルタ36の時定数よりも短いものとする。
第3分周器41は、基準発振器2から出力された基準信号を第2分周比で分周して第2位相比較器44に出力する。
第2混合器42は、基準発振器2から出力された基準信号を所定数で逓倍する逓倍器5から出力された信号と、第2電圧制御発振器47から出力された信号との差分を示す差分信号を第4分周器43に出力する。
第4分周器43は、第2混合器42から出力された差分信号を第2逓倍比で分周して第2位相比較器44に出力する。第2逓倍比は、第2位相比較器44における位相比較周波数に対する第2混合器42が出力する差分信号の周波数の比である。
第2混合器42は、基準発振器2から出力された基準信号を所定数で逓倍する逓倍器5から出力された信号と、第2電圧制御発振器47から出力された信号との差分を示す差分信号を第4分周器43に出力する。
第4分周器43は、第2混合器42から出力された差分信号を第2逓倍比で分周して第2位相比較器44に出力する。第2逓倍比は、第2位相比較器44における位相比較周波数に対する第2混合器42が出力する差分信号の周波数の比である。
第2位相比較器44は、第3分周器41から出力された信号の位相と、第4分周器43から出力された信号の位相とを比較し、位相差を示す位相差信号を出力する。
第2チャージポンプ45は、第2位相比較器44から出力された位相差信号を電圧パルス信号に変換し、第2ループフィルタ46に出力する。なお、第2チャージポンプ45は、位相差信号を電圧パルス信号に変換する代わりに電流パルス信号に変換してもよい。
第2チャージポンプ45は、第2位相比較器44から出力された位相差信号を電圧パルス信号に変換し、第2ループフィルタ46に出力する。なお、第2チャージポンプ45は、位相差信号を電圧パルス信号に変換する代わりに電流パルス信号に変換してもよい。
第2ループフィルタ46は、位相差信号から変換された電圧パルス信号に含まれる所定の周波数成分を除去し、第2制御電圧を生成する。第2ループフィルタ46は、第2制御電圧を第2電圧制御発振器47に出力する。
第2電圧制御発振器47は、第1電圧制御発振器37と同様に水晶振動子及び可変容量ダイオードを備えており、第2ループフィルタ46から出力された第2制御電圧に基づいて当該可変容量ダイオードの容量値を変化させることにより、周波数可変の第2発振信号を生成する。第2電圧制御発振器47は、第2発振信号を第2混合器42に出力するとともに、第1PLL回路3の第1混合器32に出力する。
制御部6は、例えばマイクロコントローラであり、周波数シンセサイザ1が発振信号foutを出力する場合に、第1PLL回路3と、第2PLL回路4との動作を制御する。具体的には、制御部6は、第2PLL回路4の各部に電力を供給することにより、第2PLL回路4を動作させ、第2PLL回路4から第2発振信号を出力させる。そして、制御部6は、第2発振信号の周波数が所定範囲内になり、ロックしたことを検出すると、第1PLL回路3の各部に電力を供給することにより、第1PLL回路3を動作させる。第2PLL回路4が有する第2ループフィルタ46の時定数を、第1PLL回路3が有する第1ループフィルタ36の時定数よりも小さくしておくことで、第2PLL回路4がロックした後に第1PLL回路3を動作させることが可能になり、第1PLL回路3をロックさせることができる。
なお、周波数シンセサイザ1に設けられた記憶部(例えば、マイクロコントローラが備える記憶部)に、第2PLL回路4がロックされるまでに掛かる時間を示すロックアップ時間情報を記憶しておいてもよい。そして、制御部6が、第2PLL回路4を動作させた後、記憶部に記憶されているロックアップ時間情報に基づいて、第2PLL回路4を動作させてからロックするまでの時間が経過したと判定すると、第1PLL回路3を動作させるようにしてもよい。
[位相雑音劣化量の計算結果]
続いて、周波数シンセサイザ1の位相雑音劣化量の計算結果について説明する。図2は、本実施形態に係る周波数シンセサイザ1における各種設定情報と、位相雑音劣化量とを示す図である。図2における基準信号側雑音は、基準発振器2から出力された基準信号を分周した信号に含まれる雑音を示し、比較対象側雑音は、混合器から出力された差分信号を分周した信号に含まれる雑音を示す。
続いて、周波数シンセサイザ1の位相雑音劣化量の計算結果について説明する。図2は、本実施形態に係る周波数シンセサイザ1における各種設定情報と、位相雑音劣化量とを示す図である。図2における基準信号側雑音は、基準発振器2から出力された基準信号を分周した信号に含まれる雑音を示し、比較対象側雑音は、混合器から出力された差分信号を分周した信号に含まれる雑音を示す。
図2に示すように、周波数シンセサイザ1から出力される発振信号foutの周波数を6797.5MHzとし、第1分周器31における分周比を1000として、位相比較周波数を100kHzとしたときの、第1PLL回路3の位相雑音の劣化量は78.0dBであった。また、周波数シンセサイザ1の位相雑音の劣化量は、第1PLL回路3の位相雑音の劣化量と第2PLL回路4の位相雑音の劣化量とを合成した値である92.7dBであった。
[比較結果]
続いて、従来の周波数シンセサイザの位相雑音劣化量の計算結果について説明する。図3は、従来の周波数シンセサイザの構成を示す図であり、図4は、従来の周波数シンセサイザにおける各種設定情報と、位相雑音劣化量とを示す図である。
続いて、従来の周波数シンセサイザの位相雑音劣化量の計算結果について説明する。図3は、従来の周波数シンセサイザの構成を示す図であり、図4は、従来の周波数シンセサイザにおける各種設定情報と、位相雑音劣化量とを示す図である。
図3(a)はインテジャーPLL方式、図3(b)は、DDS(Direct Digital Synthesizer)−PLL方式、図3(c)は、ミキシングPLL方式の周波数シンセサイザである。図4(a)は、位相比較器に入力される信号の周波数(位相比較周波数)が2.5MHzである場合の各種設定情報と位相雑音の劣化量とを示す図であり、図4(b)は、位相比較周波数が0.1MHzである場合の各種設定情報と位相雑音の劣化量とを示す図である。
図4(a)に示すように、位相比較周波数が2.5MHzである場合には、特にミキシング方式において、位相雑音の劣化量が少ないため、低雑音である。また、図4(b)に示すように、位相比較周波数が0.1MHzである場合には、基準信号側雑音を小さくすることができるものの、逓倍比が大きくなることから比較対象側雑音が大きくなり、結果として位相雑音の劣化量が大きくなっていることが確認できる。特に、ミキシング方式では、位相雑音の劣化量が14dB上昇していることが確認できる。
なお、DDS−PLL方式は、DDSを用いて任意の周波数を設定することが可能であることから、位相比較周波数を高く設定でき、位相雑音の劣化量を120dB程度とすることができる。しかしながら、DDS−PLL方式は、DDSからの出力信号に含まれるスプリアスに起因するノイズが周波数シンセサイザ1から出力される発振信号の近傍とならないように設定する必要があり、設定操作が煩雑になるという問題がある。
これに対して、本実施形態に係る周波数シンセサイザ1は、図2に示すように、位相比較周波数が0.1MHzである場合の位相雑音の劣化量が92.7dBであり、従来の周波数シンセサイザと比べて低く抑えられていることが確認できる。
図5は、本実施形態に係る周波数シンセサイザ1と従来のミキシングPLL方式の周波数シンセサイザとの位相雑音特性を示す図である。図5に示すように横軸はオフセット周波数を示しており、縦軸は位相雑音を示している。図5に示すように、オフセット周波数が1kHz〜100kHzの間において、周波数シンセサイザ1は、従来のミキシングPLL方式の周波数シンセサイザと比べて、位相雑音が約13dB改善していることが確認できる。
[本実施形態の効果]
以上のとおり、本実施形態に係る周波数シンセサイザ1では、第1PLL回路3が、第1電圧制御発振器37から出力された第1発振信号と、第2PLL回路4から出力される、基準発振器2から出力された基準信号に同期した第2発振信号との差分を示す差分信号を出力する第1混合器32と、第1混合器32から出力された差分信号を第1逓倍比で分周して出力する第2分周器33と、第1分周器31から出力された信号と第2分周器33から出力された信号との位相差を示す信号を出力する第1位相比較器34とを備える。このようにすることで、第1位相比較器34における位相比較周波数を低くしても、第1逓倍比を低く抑えることができるので、可変周波数ステップを大きくすることなく位相雑音を低減することができる。
以上のとおり、本実施形態に係る周波数シンセサイザ1では、第1PLL回路3が、第1電圧制御発振器37から出力された第1発振信号と、第2PLL回路4から出力される、基準発振器2から出力された基準信号に同期した第2発振信号との差分を示す差分信号を出力する第1混合器32と、第1混合器32から出力された差分信号を第1逓倍比で分周して出力する第2分周器33と、第1分周器31から出力された信号と第2分周器33から出力された信号との位相差を示す信号を出力する第1位相比較器34とを備える。このようにすることで、第1位相比較器34における位相比較周波数を低くしても、第1逓倍比を低く抑えることができるので、可変周波数ステップを大きくすることなく位相雑音を低減することができる。
また、第1分周器31は、基準発振器2から出力された基準信号を、第2分周比よりも大きい第1分周比で分周して第1位相比較器34に出力する。このようにすることで、第2PLL回路4と、第1PLL回路3とを用いて段階的に基準信号の分周比を大きくすることにより、第1PLL回路3の第1位相比較器34における可変周波数ステップを小さくするとともに、低い逓倍比として位相雑音を低下させることができる。したがって、周波数シンセサイザ1では、高い周波数分解能を実現することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
1・・・周波数シンセサイザ、2・・・基準発振器、3・・・第1PLL回路、31・・・第1分周器、32・・・第1混合器、33・・・第2分周器、34・・・第1位相比較器、35・・・第1チャージポンプ、36・・・第1ループフィルタ、37・・・第1電圧制御発振器、4・・・第2PLL回路、41・・・第3分周器、42・・・第2混合器、43・・・第4分周器、44・・・第2位相比較器、45・・・第2チャージポンプ、46・・・第2ループフィルタ、47・・・第2電圧制御発振器、5・・・逓倍器、6・・・制御部
Claims (4)
- 第1位相制御発振器及び第2位相制御発振器を有し、
前記第1位相制御発振器は、
制御電圧に基づいて発振信号を出力する電圧制御発振器と、
基準発振器から出力された基準信号を第1分周比で分周して出力する第1分周器と、
前記電圧制御発振器から出力された前記発振信号と、前記第2位相制御発振器から出力される、前記基準発振器から出力された基準信号に同期した第2発振信号との差分を示す差分信号を出力する混合器と、
前記混合器から出力された前記差分信号を第1逓倍比で分周して出力する第2分周器と、
前記第1分周器から出力された信号と、前記第2分周器から出力された信号との位相差を示す信号を出力する位相比較器と、
前記位相比較器から出力された信号から所定の周波数成分を除去し、前記制御電圧として前記電圧制御発振器に出力するループフィルタとを有する、
周波数シンセサイザ。 - 前記基準発振器から出力された基準信号を所定数で逓倍して出力する逓倍器を更に備え、
前記第2位相制御発振器は、
第2制御電圧に基づいて前記第2発振信号を出力する第2電圧制御発振器と、
前記基準発振器から出力された基準信号を第2分周比で分周して出力する第3分周器と、
前記第2電圧制御発振器から出力された前記第2発振信号と、前記逓倍器から出力された信号との差分を示す差分信号を出力する第2混合器と、
前記第2混合器から出力された前記差分信号を第2逓倍比で分周して出力する第4分周器と、
前記第3分周器から出力された信号と、前記第4分周器から出力された信号との位相差を示す信号を出力する第2位相比較器と、
前記第2位相比較器から出力された信号から所定の周波数成分を除去し、前記第2制御電圧として前記電圧制御発振器に出力するループフィルタとを有する、
請求項1に記載の周波数シンセサイザ。 - 前記第1分周器は、前記第2分周比よりも大きい前記第1分周比で前記基準信号を分周する、
請求項2に記載の周波数シンセサイザ。 - 前記第2位相制御発振器を動作させて前記第2位相制御発振器から出力される前記第2発振信号の周波数が所定範囲内になったことを検出すると、前記第1位相制御発振器を動作させる制御部を更に備える、
請求項1から3のいずれか1項に記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016196565A JP2018061117A (ja) | 2016-10-04 | 2016-10-04 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016196565A JP2018061117A (ja) | 2016-10-04 | 2016-10-04 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018061117A true JP2018061117A (ja) | 2018-04-12 |
Family
ID=61908690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016196565A Pending JP2018061117A (ja) | 2016-10-04 | 2016-10-04 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018061117A (ja) |
-
2016
- 2016-10-04 JP JP2016196565A patent/JP2018061117A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907023B2 (en) | Phase lock loop with a multiphase oscillator | |
US10425086B1 (en) | Divider-less phase locked loop | |
JP2011205328A (ja) | 局部発振器 | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
KR20170083816A (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
JP5205427B2 (ja) | 局部発振器 | |
JPS6256689B2 (ja) | ||
JP2007189455A (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
US8004320B2 (en) | Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof | |
JP2013200135A (ja) | レーダ送受信機 | |
US9966963B2 (en) | Frequency synthesizer | |
JP2017512446A (ja) | 周波数シンセサイザ | |
JP4933635B2 (ja) | Pll回路 | |
JP2016144054A (ja) | 周波数シンセサイザ | |
KR102335966B1 (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
US8502574B2 (en) | Device and method for generating a signal of parametrizable frequency | |
JP2018061117A (ja) | 周波数シンセサイザ | |
JP2006033414A (ja) | 位相同期回路 | |
RU2602991C1 (ru) | Быстродействующий синтезатор частот | |
JP2009016973A (ja) | シンセサイザ | |
JP2015222918A (ja) | フラクショナルpll回路 | |
JP2015103895A (ja) | スペクトラム拡散クロック発生回路 | |
TWI411236B (zh) | 相位鎖定迴路電路 | |
JP2002141797A (ja) | 周波数シンセサイザ |