JPWO2004047301A1 - 周波数合成器 - Google Patents
周波数合成器 Download PDFInfo
- Publication number
- JPWO2004047301A1 JPWO2004047301A1 JP2004553136A JP2004553136A JPWO2004047301A1 JP WO2004047301 A1 JPWO2004047301 A1 JP WO2004047301A1 JP 2004553136 A JP2004553136 A JP 2004553136A JP 2004553136 A JP2004553136 A JP 2004553136A JP WO2004047301 A1 JPWO2004047301 A1 JP WO2004047301A1
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- synthesis
- reference signal
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 141
- 238000003786 synthesis reaction Methods 0.000 claims description 141
- 238000000034 method Methods 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 18
- 238000001914 filtration Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 230000002194 synthesizing effect Effects 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 39
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 22
- 230000006978 adaptation Effects 0.000 description 12
- 230000010354 integration Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000004043 responsiveness Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000011045 prefiltration Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010130 dispersion processing Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
・ ディジタル領域において、広範な帯域に対する柔軟な適応が容易に達成される。
・ 温度、電源電圧その他の環境条件の変化や相異に対する柔軟な適応が可能である。
・ 主要部のIC化が容易である。
・ 調整が容易である。
・ 諸元の精度が著しく高くなくても、所望の性能が安定に達成され、かつ維持される。
図10は、位相同期ループが備えられた周波数合成器の第一の構成例を示す図である。
図において、位相比較器(DPD:Digital Phase Detector)41の一方の入力には、定常的に標準の周波数fr(ここでは、簡単のため、「8キロヘルツ」であると仮定する。)を有する基準信号が入力され、その位相比較器41の出力はディジタル信号処理部(DSP:Digital Signal Processor)42を介して電圧制御発振器(VCO:Voltage Contrilled Oscillator)43の入力に接続される。この電圧制御発振器43の出力には所望の周波数F(ここでは、簡単のため、「3.24メガヘルツ」であると仮定する。)の出力信号が得られ、その出力信号はプリスケーラ44およびクロック信号生成部45の入力に分配される。このプリスケーラ44の出力は位相比較器41の他方の入力に接続され、かつクロック信号生成部45の出力はその位相比較器41のクロック端子に接続される。
このような周波数合成器では、クロック信号生成部45は、電圧制御発振器43によって出力された出力信号を既定の逓倍率m(=24=77.76×106/(3.24×106))で逓倍することによって、既定の周波数fc(ここでは、「77.76メガヘルツ」であると仮定する。)のクロック信号を生成する。
また、プリスケーラ44は、上述した出力信号を既定の分周比d(=405=3.24×106/(8×103))で分周することによって「帰還信号」を生成する。
位相比較器41は、このクロック信号の前縁(または後縁)の時点における基準信号と帰還信号との位相の差Δθを検出する。
ディジタル信号処理部42は、基準信号の周期(=1/fr)の32倍に等しい時間τ(=4ミリ秒=1/(8×103)×32)の周期(以下、「積分期間」という。)毎に、このようにして検出された位相の差Δθの列を積分し、その積分の結果に含まれる不要な高調波の成分を除去することによって、電圧制御発振器43に与えられるべき制御信号の瞬時値Vcをその位相の差Δθが圧縮される値に維持する。
したがって、電圧制御発振器32によって生成される出力信号の周波数Fは、上述した基準信号の周波数frが所望の値に精度よく維持され、かつプリスケーラ44とクロック信号生成部45とにそれぞれ適正な分周比dと逓倍率mとが設定される限り、所望の値F(=3.24メガヘルツ)に精度よく、安定に維持される。
図11は、位相同期ループが備えられた周波数合成器の第二の構成例を示す図である。
図11に示す周波数合成器の構成は、図10に示す周波数合成器(以下、「第一の従来例」という。)の構成とは、下記の点で異なる。
・ ディジタル信号処理部42に代えてディジタル信号処理部(DSP)42Aが備えられ、かつクロック信号生成部45に代えてクロック信号生成部45Aが備えられる。
・ 局部基準信号発振器(OSC)51が備えられる。
・ クロック信号生成部45Aの入力には、電圧制御発振器43の出力ではなく、局部基準信号発振器51の出力が接続される。
・ ディジタル信号処理部42Aと局部基準信号発振器51との出力にそれぞれ接続された2つの入力を有し、後段に縦続接続された低域フィルタ(LPF)52と共に、既述の電圧制御発振器43を代替する直接周波数合成部(DDS)53が備えられる。
このような構成の周波数合成器(以下、「第二の従来例」という。)では、クロック信号生成部45Aは、局部基準信号発振器51によって生成される局部基準信号(ここでは、簡単のため、周波数がfLであると仮定する。)をその局部基準信号の周波数に適合した分周比d′で分周することによって、既述の周波数fcのクロック信号を生成する。
また、ディジタル信号処理部42Aは、直接周波数合成部(DDS)53の特性に適合し、その直接周波数合成部53と低域フィルタ52とによって生成される出力信号の周波数Fが所望の値に維持される値の列として、その直接周波数合成部53に既述の制御信号の瞬時値Vcを与える。
したがって、出力信号の周波数は、第一の従来例と同様に、所望の値Fに精度よく、安定に維持される。
ところで、上述した第一の従来例では、例えば、出力信号の周波数Fの精度や安定度の向上は、位相比較器41によって検出される位相の差Δθの精度が十分に高くなければ達成されず、そのためには、この位相比較器41に与えられるクロック信号の周波数fcが高い値に設定されなければならなかった。
しかし、このようなクロック信号の周波数fcが高い値に設定されるためには、クロック信号生成部45、45Aにはその周波数fcが十分に達成される程度に高い周波数で動作する素子や回路が適用されなければならない。
したがって、実際には、出力信号の周波数の精度の向上は、コスト、消費電力、熱設計その他の制約に阻まれて、実現が困難である場合が多かった。
さらに、第一の従来例では、既述のクロック信号は、出力信号が直接分周(あるいは逓倍)されることによって生成されるために、例えば、基準信号の周波数frがシフトし、あるいは変動した場合であっても、このような不適正な値の周波数に比例した値に保たれる。
したがって、基準信号の周波数frの正規性の判別は、別途監視する手段が付加されなければ、困難であった。
また、本発明の目的は、クロック信号の周波数が大幅に大きな値に設定されなくても、間接周波数合成の精度が高められる点にある。
なお、本願明細書では、「間接周波数合成」とは、『基準の周波数を与える信号に逓倍、分周、周波数変換、濾波の組み合わせとして達成される処理を施すことによって周波数の和、差、積、商として所望の周波数を得る「直接周波数合成」』ではなく、その信号と出力信号との位相差を最小化する位相同期ループを介して間接的にその出力信号の周波数を所望の周波数に設定する「周波数合成」を意味する。
さらに、本発明の目的は、出力信号の周波数が安定に精度よく所望の値に維持される点にある。
また、本発明の目的は、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される点にある。
さらに、本発明の目的は、間接周波数合成の過程で、基準信号に対する位相同期が安価に、かつ安定に維持される点にある。
また、本発明の目的は、出力信号の周波数が所望の値に精度よく安定に維持される点にある。
さらに、本発明の目的は、帰還路の構成に対する柔軟な適応が図られ、かつ位相同期ループの正常な応答が安定に維持される点にある。
また、本発明の目的は、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される点にある。
さらに、本発明の目的は、周波数合成手段の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる点にある。
また、本発明の目的は、位相同期ループを介して行われる間接周波数合成の下で出力信号が安定に精度よく生成される点にある。
さらに、本発明の目的は、構成の複雑化とコストの増加とを伴うことなく、本発明が適用されたシステムや機器の性能が高められ、かつ信頼性が高く維持される点にある。
上述した目的は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成が行われ、その結果として生成された出力信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、この位相の差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、クロック信号の周波数が維持される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、その基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
また、上述した目的は、クロック信号の生成が間接周波数合成に適用される周波数の基準を局部的に与える標準信号に施される周波数合成によって達成される点で、上記の周波数合成器と異なる周波数合成器によって達成される。
このような周波数合成器では、基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、その基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
さらに、上述した目的は、基準信号の周波数の偏差と、既述の位相の差が圧縮される頻度を示す第二の周波数以下の閾値とが比較され、前者が後者以下であるときには出力信号に、前者が後者を上回るときには、間接周波数合成に適用される周波数の基準を局部的に与える標準信号に、それぞれ周波数合成が施されることによってクロック信号が生成される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、既述の間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
また、上述した目的は、既述の位相の差が圧縮される頻度を示す第二の周波数以下の既定値を基準信号の周波数の偏差が上回る値域に、間接周波数合成の合成比が属するときには出力信号に、この値域にその合成比が属さないときには、間接周波数合成の周波数の基準を局部的に与える標準信号に、それぞれ周波数合成が施されることによってクロック信号が生成される点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、既述の間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
さらに、上述した目的は、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置宛に、その基準信号の周波数の偏差を引き渡し、その装置によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
また、上述した目的は、出力信号を生成する間接周波数合成の合成比に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置宛に、その合成比を引き渡し、この装置によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
さらに、上述した目的は、基準信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく好適な値に保たれる。
また、上述した目的は、出力信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく好適な値に保たれる。
さらに、上述した目的は、出力信号を生成する間接周波数合成に先行して、基準信号の成分の内、その基準信号の周波数の公称値と第二の周波数との和と差との双方、もしくは何れか一方に該当する周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号に、その基準信号の周波数より既述の第二の周波数に亘って低い周波数、あるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
また、上述した目的は、間接周波数合成を実現する帰還路で、出力信号の成分の内、基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と第二の周波数との和と差との双方、もしくは何れか一方に該当する特定の周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、上述した帰還信号に、その帰還信号の周波数の標準値より第二の周波数に亘って低い周波数、あるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
さらに、上述した目的は、出力信号を帰還信号に変換する過程で、特定の周波数の成分を抑圧する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、帰還信号に含まれ、その帰還信号の周波数の標準値より第二の周波数に亘って低い周波数、あるいは高い周波数の成分は、既述の帰還路においてこの帰還信号の占有帯域と異なる周波数帯で抑圧される。
また、上述した目的は、第一の周波数が基準信号の周波数と出力信号の周波数の公称値との公倍数である点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに同じ位相の列として得られる。
さらに、上述した目的は、既述の位相の差が圧縮される頻度を示す第二の周波数が基準信号の周波数の整数倍の値である点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに与えられる位相の列として得られる。
また、上述した目的は、第一の整数が間接周波数合成の精度の低下が許容される程度に大きな値に設定された点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、出力信号の生成を実現する間接周波数合成は、柔軟に、かつ多様な形態で実現される。
さらに、上述した目的は、第二の整数が間接周波数合成の精度の低下が許容される程度に小さな値に設定された点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、その基準信号と帰還信号との位相の差が位相同期ループにおいて求められるべき周期を示すクロック信号の周波数は、所望の高い値に設定される。
また、上述した目的は、標準信号、または選択手段によって選択された標準信号に対する位相の偏差を第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいてクロック信号を生成する点に特徴がある周波数合成器によって達成される。
このような周波数合成器では、上述した帯域における標準信号とクロック信号との位相の比較を実現するためにこれらの標準信号およびクロック信号の個々の分周に適用されるべき分周比は、同様の位相の比較が第二の周波数を含む帯域で行われる場合に比べて、小さな値に設定される。
図2は、本発明にかかわる周波数合成器の第二の原理ブロック図である。
図3は、本発明にかかわる周波数合成器の第三の原理ブロック図である。
図4は、本発明にかかわる周波数合成器の第四の原理ブロック図である。
図5は、本発明にかかわる周波数合成器の第五の原理ブロック図である。
図6は、本発明にかかわる周波数合成器の第六の原理ブロック図である。
図7は、本発明の第一ないし第三の実施形態を示す図である。
図8は、本発明の第四の実施形態を示す図である。
図9は、本発明の第五の実施形態を示す図である。
図10は、従来の周波数合成器の第一の構成例を示す図である。
図11は、従来の周波数合成器の第二の構成例を示す図である。
図1は、本発明にかかわる周波数合成器の第一の原理ブロック図である。
図1に示す周波数合成器は、周波数合成手段11、クロック生成手段12、前置濾波手段16および帰還濾波手段17から構成される。
本発明にかかわる第一の周波数合成器の原理は、下記の通りである。
周波数合成手段11は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。クロック生成手段12は、出力信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段11によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号に対して位相同期が図られるために、周波数合成手段11によってその基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、上述した基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
したがって、クロック信号の周波数が大幅に大きな値に設定されなくても、周波数合成手段11によって行われる間接周波数合成の精度が高められる。
図2は、本発明にかかわる周波数合成器の第二の原理ブロック図である。
図2に示す周波数合成器は、周波数合成手段11、クロック生成手段12A、前置濾波手段16および帰還濾波手段17から構成される。
本発明にかかわる第二の周波数合成器の原理は、下記の通りである。
周波数合成手段11は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮される間接周波数合成を行い、この出力信号を生成する。クロック生成手段12Aは、間接周波数合成に適用される周波数の基準を局部的に与える標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段11によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号に対して位相同期が図られるために、周波数合成手段11によってその基準信号と出力信号との位相が比較される時点は、この基準信号に対する相対的な位相が一定である時点ではなく、上述した基準信号の周期と第一の整数との積に等しい周期で一巡し、かつ反復する複数の時点となる。
したがって、クロック信号の周波数が大幅に大きな値に設定されなくても、周波数合成手段11によって行われる間接周波数合成の精度が高められる。
図3は、本発明にかかわる周波数合成器の第三の原理ブロック図である。
図3に示す周波数合成器は、周波数合成手段11、選択手段13、クロック生成手段12B、前置濾波手段16および帰還濾波手段17から構成される。
本発明にかかわる第三の周波数合成器の原理は、下記の通りである。
周波数合成手段11は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。選択手段13は、基準信号の周波数の偏差と、上述した位相の差が圧縮される頻度を示す第二の周波数以下の閾値とを比較し、前者が後者以下であるときに出力信号を選択し、かつ前者が後者を上回るときに、間接周波数合成に適用される周波数の基準を局部的に与える標準信号を選択する。クロック生成手段12Bは、選択手段13によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段11によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、周波数合成手段11によって行われる間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
したがって、出力信号の周波数は、安定に精度よく所望の値に維持される。
図4は、本発明にかかわる周波数合成器の第四の原理ブロック図である。
図4に示す周波数合成器は、周波数合成手段11、クロック生成手段12C、選択手段13A、前置濾波手段16および帰還濾波手段17から構成される。
本発明にかかわる第四の周波数合成器の原理は、下記の通りである。
周波数合成手段11は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。選択手段13Aは、差が圧縮される頻度を示す第二の周波数以下の既定値を基準信号の周波数の偏差が上回る値域に、周波数合成手段11によって間接周波数合成が行われる合成比が属するときに出力信号を選択し、この値域にその合成比が属さないときに、間接周波数合成の周波数の基準を局部的に与える標準信号を選択する。クロック生成手段12Cは、選択手段13Aによって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段11によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、基準信号の周波数が大幅に変動し、あるいはシフトした場合であっても、基準信号と出力信号との位相の差は、周波数合成手段11によって行われる間接周波数合成の過程で、クロック信号の周期の換算値より高い分解能で比較される。
したがって、出力信号の周波数は、安定に精度よく所望の値に維持される。
図5は、本発明にかかわる周波数合成器の第五の原理ブロック図である。
図5に示す周波数合成器は、周波数合成手段11、クロック生成手段12D、インタフェース手段15、前置濾波手段16および帰還濾波手段17から構成される。
本発明にかかわる第五の周波数合成器の原理は、下記の通りである。
周波数合成手段11は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。インタフェース手段15は、基準信号の周波数の偏差に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置14に、その基準信号の周波数の偏差を引き渡す。クロック生成手段12Dは、装置14によって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段11によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置14によって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
したがって、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
図6は、本発明にかかわる周波数合成器の第六の原理ブロック図である。
図6に示す周波数合成器は、周波数合成手段11、クロック生成手段12E、インタフェース手段15A、前置濾波手段16および帰還濾波手段17から構成される。
本発明にかかわる第六の周波数合成器の原理は、下記の通りである。
周波数合成手段11は、周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する。インタフェース手段15Aは、周波数合成手段11によって間接周波数合成が行われる合成比に基づいて、出力信号と、間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置14Aに、その合成比を引き渡す。クロック生成手段12Eは、装置14Aによって選択された出力信号または標準信号に周波数合成を施すことによってクロック信号を生成し、かつ基準信号の周波数と第二の整数との積に等しい第一の周波数と、周波数合成手段11によって差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数の偏差だけではなく、上述した装置14Aによって行われる処理の手順に適合した形態で既述の差または和に等しい値に維持される。
したがって、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
本発明にかかわる第七の周波数合成器の原理は、下記の通りである。
クロック生成手段12、12Aは、基準信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、基準信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく適切な値に保たれる。
したがって、出力信号の周波数は、安価に、かつ安定に所望の値に維持される。
本発明にかかわる第八の周波数合成器の原理は、下記の通りである。
クロック生成手段12、12Aは、出力信号の周波数に伴い得る偏差以外の周波数が第二の周波数として適用されることによって得られる周波数に、クロック信号の周波数を維持する。
このような周波数合成器では、クロック信号の周波数は、出力信号の周波数に偏差を伴い、またはその周波数が変動し、もしくはシフトし得る場合であっても、基本的な構成が変更されることなく適切な値に保たれる。
したがって、周波数合成手段11によって行われる間接周波数合成の過程では、基準信号に対する位相同期が安価に、かつ安定に維持される。
本発明にかかわる第九の周波数合成器の原理は、下記の通りである。
前置濾波手段16は、周波数合成手段11の前段で、基準信号の成分の内、その基準信号の周波数の公称値と第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する。
このような周波数合成器では、基準信号に、その基準信号の周波数frより既述の第二の周波数に亘って低いあるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
したがって、出力信号の周波数は、所望の値に精度よく安定に維持される。
本発明にかかわる第十の周波数合成器の原理は、下記の通りである。
帰還濾波手段17は、周波数合成手段11において間接周波数合成を実現する帰還路で、出力信号の成分の内、基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する。
このような周波数合成器では、上述した帰還信号に、その帰還信号の周波数の標準値より第二の周波数に亘って低いあるいは高い周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避される。
したがって、出力信号の周波数は、所望の値に精度よく安定に維持される。
本発明にかかわる第十一の周波数合成器の原理は、下記の通りである。
帰還濾波手段17は、出力信号を帰還信号に変換する過程で、特定の周波数の成分を抑圧する。
このような周波数合成器では、帰還信号に含まれ、その帰還信号の周波数の標準値より第二の周波数に亘って低いあるいは高い周波数の成分は、位相同期ループを構成する帰還路においてこの帰還信号の占有帯域と異なる周波数帯で抑圧される。
したがって、帰還路の構成に対する柔軟な適応に併せて、上述した成分が帰還路を介して帰還されることに起因する位相同期ループの不正常な応答の回避が確度高く達成される。
本発明にかかわる第十二の周波数合成器の原理は、下記の通りである。
第一の周波数は、基準信号の周波数と出力信号の周波数の公称値との公倍数である。
このような周波数合成器では、第一の周波数は、基準信号の周波数だけではなく、生成されるべき出力信号の周波数の公称値の倍数に該当するので、位相同期ループにおいてこの基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに同じ位相の列として得られる。
したがって、上述した第一の周波数が基準信号の周波数のみの倍数に設定される場合に比べて、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
本発明にかかわる第十三の周波数合成器の原理は、下記の通りである。
周波数合成手段11によって既述の差が圧縮される頻度を示す第二の周波数は、基準信号の周波数の整数倍の値である。
このような周波数合成器では、位相同期ループにおいて基準信号の位相との比較が行われる帰還信号の位相は、その基準信号の周期と第一の整数との積に等しい周期でサイクリックに与えられる位相の列として得られる。
したがって、上述した第二の周波数が基準信号の周波数の整数倍に該当せず、あるいはこの基準信号の周波数に比べて精度や安定度が低い場合に比べて、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
本発明にかかわる第十四の周波数合成器の原理は、下記の通りである。
第一の整数は、間接周波数合成の精度の低下が許容される程度に大きな値に設定される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、出力信号の生成を実現する間接周波数合成は、柔軟に、かつ多様な形態で実現される。
したがって、周波数合成手段11の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる。
本発明にかかわる第十五の周波数合成器の原理は、下記の通りである。
第二の整数は、間接周波数合成の精度の低下が許容される程度に小さな値に設定される。
このような周波数合成器では、基準信号の周波数が高い値に設定されても、その基準信号と帰還信号との位相の差が位相同期ループにおいて求められるべき周期を示すクロック信号の周波数は、所望の高い値に設定される。
したがって、出力信号は、上記の位相同期ループを介して行われる間接周波数合成の下で安定に精度よく生成される。
本発明にかかわる第十六の周波数合成器の原理は、下記の通りである。
クロック生成手段12A〜12Eは、標準信号、または選択手段によって選択された標準信号に対する位相の偏差を第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいてクロック信号を生成する。
このような周波数合成器では、上述した帯域において標準信号とクロック信号との位相の比較を実現するためにこれらの標準信号およびクロック信号の個々の分周に適用されるべき分周比は、同様の位相の比較が第二の周波数を含む帯域で行われる場合に比べて、小さな値に設定される。
したがって、上述した間接周波数合成によりクロック信号の生成を実現する位相同期ループでは、これらの分周比が大きな値に設定される場合に比べて、ロックアップとロック状態の維持とが安定に実現される。
以下、図面に基づいて本発明の実施形態について説明する。
図7は、本発明の第一ないし第三の実施形態を示す図である。
図において、既述のクロック信号生成部45Aに代えてクロック信号生成部21が備えられ、そのクロック信号生成部21の入力にはセレクタ22の出力が接続される。セレクタ22の一方の入力には低域フィルタ52の出力が接続され、そのセレクタ22の他方の入力には局部基準信号発振器51の出力が接続される。カウンタ23の一方の入力には、既述の基準信号が与えられ、そのカウンタ23の他方の入力にはクロック信号生成部21の出力が接続される。カウンタ23の計数出力はディジタル信号処理部42Aの入力ポートに接続され、そのディジタル信号処理部42Aの出力ポートはクロック信号生成部21の制御入力とセレクタ22の選択入力とに接続される。
[実施形態1]
以下、図7を参照して本発明の第一の実施形態の動作を説明する。
クロック信号生成部21の内部には、既述の出力信号の周波数F(=3.24メガヘルツ)、積分期間の長さτ(=4ミリ秒=1/250ヘルツ)、既述の第一および第二の従来例におけるクロック信号の周波数fc(=77.76メガヘルツ)および局部基準信号の周波数fLに対して下式(1)、(2)で示される2通りの逓倍率M0、M1が予め蓄積される。
M0=[(fc+1/τ)/F] または [(fc−1/τ)/F] ・・・(1)
M1=[(fc+1/τ)/fL]または [(fc−1/τ)/fL]・・・(2)
また、カウンタ23は、基準信号(ここでは、簡単のため、デューティ比が「0.5」であると仮定する。)の論理値が「1」である期間毎に「クロック信号の前縁(または後縁)が検出される回数N」を計数し、その回数Nをディジタル信号処理部42Aに適宜通知する。
ディジタル信号処理部42Aは、『「クロック信号生成部21によって実際に生成されるクロック信号の周波数」の公称値と、既述のデューティ比とに対して、このようにして通知された回数Nが適正な値であると判断されるべき値域』が予め与えられる。
さらに、ディジタル信号処理部42Aは、上述した回数Nが与えられる度に、下記の処理を行う。
・ 回数N(またはこの回数Nと「先行して与えられた単一もしくは複数の回数」との平均値)がこの値域に属するか否かを判別する。
・ その判別の結果が真である場合には、その旨を論理値「1」で示す二値信号をセレクタ22とクロック信号生成部21とに与える。
・ この判別の結果が偽である場合には、その旨を論理値「0」で示す二値信号をセレクタ22とクロック信号生成部21とに与える。
セレクタ22は、上述した二値信号の論理値に応じて下記の信号をクロック信号生成部21に与える。
・ 出力信号…二値信号の論理値が「1」である場合
・ 局部基準信号…二値信号の論理値が「0」である場合
また、クロック信号生成部21は、上述した逓倍率M0、M1の内、上述した二値信号の論理値に対応した下記の逓倍率を適用することによって、クロック信号を生成する。
・ 逓倍率M0…二値信号の論理値が「1」である場合
・ 逓倍率M1…二値信号の論理値が「0」である場合
したがって、クロック信号生成部21によって生成されるクロック信号の周波数は、上述した判別の結果の如何にかかわらず、上式(1)、(2)の右辺の分子に示されるように、従来例より「積分期間」の長さτの逆数(=250ヘルツ)に等しい周波数(以下、「オフセット周波数」という。)に亘って高い(あるいは低い)周波数に設定される。
すなわち、基準信号と帰還信号との位相の差Δθが位相比較器41によって求められる時点は、その基準信号に対する相対的な位相が一定である時点にはならず、下記の▲1▼、▲2▼の何れかに示すように、その位相が「既述の積分期間の長さτと基準信号の周波数frとに対して示される32(=τ/fr)個の異なる値」となる時点にサイクリックに設定される。
▲1▼ 0、(2π・1/32)、(2π・2/32)、…、(2π・31/32)、0、…
▲2▼ 0、(2π・31/32)、(2π・30/32)、…、(2π・1/32)、0、…
このように本実施形態によれば、上記の32個の異なる位相でサイクリックに得られる「基準信号と帰還信号との位相の差Δθ」がディジタル信号処理部42Aによって積分され、その積分の結果として精度よく得られる位相差(クロック信号の周波数fc(=77.76メガヘルツ)に対して、0.4ナノ秒(=1/(77.76×106×32))の分解能で得られる。)に基づいて、直接周波数合成部53に与えられるべき制御信号の瞬時値の列が得られる。
したがって、出力信号の周波数の精度は、コスト、消費電力、熱設計その他の制約を伴い得るクロック信号の周波数の大幅な増加を伴うことなく、高められる。
さらに、本実施形態によれば、基準信号の周波数frと、実効的なクロック信号の周波数との偏差がカウンタ23によって比較され、前者が後者を下回るときには出力信号がクロック信号生成部21に与えられ、反対に上回るときには局部基準信号がクロック信号生成部21に与える。
したがって、基準信号の周波数frが大幅に変動し、あるいはシフトした場合であっても、位相比較器41によって検出される位相の差Δθの分解能は、クロック信号の周期に相当する値より小さな値に維持される。
なお、本実施形態では、既述の周波数fc(=77.76メガヘルツ)は、基準信号の周波数fr(=8キロヘルツ)と出力信号の周波数F(=3.24メガヘルツ)との公倍数に設定されている。
しかし、このような周波数fcは、応答性、出力信号の歪率その他の総合的な性能の低下が許容される場合には、例えば、単に基準信号の周波数frの整数倍の値に設定されてもよい。
また、本実施形態では、出力信号は、局部基準発振器51と連係し、かつプリスケーラ44、位相比較器41およびディジタル信号処理部42Aから構成される位相同期ループに応答する直接周波数合成部53と低域フィルタ52とによって生成されている。
しかし、本発明はこのような構成に限定されず、例えば、図10に示すように、直接周波数合成部53および低域フィルタ52に代わって、これらによって行われる処理と等価な処理を行う電圧制御発振器43が備えられてもよい。
[実施形態2]
以下、本発明の第二の実施形態について説明する。
図7において、既述の基準信号は、フィルタ24を介してカウンタ23および位相比較器41に与えられる。
以下、図7を参照して本発明の第二の実施形態の動作を説明する。
フィルタ24は、基準信号の周波数の公称値frに通過域を有し、その公称値frと既述のオフセット周波数(250ヘルツ)との和と差との双方または何れか一方に等しい周波数に減衰域(あるいは減衰極)を有する。
また、基準信号に含まれる成分の内、上述した減衰域(あるいは減衰極)に分布する成分は、フィルタ24によって抑圧(除去)されることなく位相比較器41に入力された場合には、一般に、この位相比較器41によって生成される「既述のクロック信号との変調積」の成分の大半が直流成分となるために、ディジタル信号処理部42Aによって行われる低域濾波の過程ではほとんど除去されない。
したがって、本実施形態によれば、基準信号に、その基準信号の周波数frよりオフセット周波数に亘って低い(あるいは高い)周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避され、出力信号の周波数が所望の値Fに精度よく安定に維持される。
[実施形態3]
以下、図7を参照して本発明の第三の実施形態の動作を説明する。
本実施形態の特徴は、プリスケーラ44または位相比較器41によって行われる下記の処理にある。
プリスケーラ44の最終段または位相比較器41の初段には、基準信号の周波数の公称値frに通過域を有し、その公称値frと既述のオフセット周波数(250ヘルツ)との和と差との双方または何れか一方に等しい周波数に減衰域(あるいは減衰極)を有する濾波回路が備えられる。
また、プリスケーラ44によって生成される帰還信号に含まれる成分の内、上述した減衰域(あるいは減衰極)に分布する成分は、何ら抑圧(除去)されることなく位相比較器41に与えられた場合には、一般に、位相比較器41によって生成される「その基準信号との変調積」の成分の大半が直流成分となるために、ディジタル信号処理部42Aによって行われる低域濾波の過程ではほとんど除去されない。
したがって、本実施形態によれば、帰還信号に、その帰還信号の周波数の公称値よりオフセット周波数に亘って低い(あるいは高い)周波数の成分が含まれることに起因する位相同期ループの不正常な応答が回避され、出力信号の周波数が所望の値Fに精度よく安定に維持される。
なお、本実施形態では、上記の減衰域(あるいは減衰極)は、プリスケーラ44の最終段または位相比較器41の初段に備えられた濾波回路によって形成されている。
しかし、このような減衰域(あるいは減衰極)は、例えば、プリスケーラ44によって行われる分周の過程で適宜行われる信号処理や濾波処理(段階的に異なる周波数帯で行われる分散処理を含む。)の過程で形成されてもよい。
[実施形態4]
図8は、本発明の第四の実施形態を示す図である。
図において、ディジタル信号処理部42Aの出力ポートは、クロック信号生成部21の制御入力およびセレクタ22の選択入力に接続されることなく、図示されない監視制御装置に接続され、これらのクロック信号生成部21の制御入力およびセレクタ22の選択入力にはこの監視制御装置の出力が接続される。
以下、図8を参照して本発明の第四の実施形態の動作を説明する。
本実施形態の特徴は、ディジタル信号処理部42Aと上述した監視制御装置との連係の下で行われる下記の処理の手順にある。
クロック信号生成部21の内部には、既述の2通りの逓倍率M0、M1が予め蓄積される。
また、カウンタ23は、既述の第一の実施形態と同様に、基準信号の論理値が「1」である期間毎に「クロック信号の前縁(または後縁)が検出される回数N」を計数する。
ディジタル信号処理部42Aは、このような回数N(後述する監視制御の形態に整合する限り、如何なる処理が施されてもよい。)を上述した監視制御装置宛に適宜通知する。
監視制御装置には、例えば、『「クロック信号生成部21によって実際に生成されるクロック信号の周波数」の公称値と、既述のデューティ比とに対して上記の通知された回数Nが適正な値であると判断されるべき値域』が予め与えられる。
さらに、監視制御装置は、上述した回数Nに所定の監視制御の形態に適合した形態で、例えば、下記の処理を行う。
・ 回数N(またはこの回数Nと「先行して与えられた単一もしくは複数の回数」との平均値)が上述した値域に属するか否かを判別する。
・ その判別の結果が真である場合には、その旨を論理値「1」で示す二値信号をセレクタ22とクロック信号生成部21とに与える。
・ この判別の結果が偽である場合には、その旨を論理値「0」で示す二値信号をセレクタ22とクロック信号生成部21とに与える。
一方、セレクタ22は、上述した二値信号の論理値に対応した下記の信号をクロック信号生成部21に与える。
・ 出力信号…二値信号の論理値が「1」である場合
・ 局部基準信号…二値信号の論理値が「0」である場合
また、クロック信号生成部21は、上述した逓倍率M0、M1の内、上述した二値信号の論理値に対応した下記の逓倍率を適用することによって、クロック信号を生成する。
・ 逓倍率M0…二値信号の論理値が「1」である場合
・ 逓倍率M1…二値信号の論理値が「0」である場合
したがって、クロック信号生成部21によって生成されるクロック信号の周波数は、上述した判別の結果の如何にかかわらず、所定の監視制御を行う監視制御装置の主導の下で、上式(1)、(2)の右辺の分子に示されるように、従来例より「積分期間」の長さτの逆数(=250ヘルツ)に等しい「オフセット周波数」に亘って高い(あるいは低い)周波数に設定される。
[実施形態5]
図9は、本発明の第五の実施形態を示す図である。
本実施形態は、下記の通りに構成される。
(1)低域フィルタ52の出力ではなく、分周器31の出力がセレクタ22の一方の入力に接続される。
(2)ディジタル信号処理部42Aに代えてディジタル信号処理部42Bが備えられる。
(3)ディジタル信号処理部42Bの特定の出力ポートは、縦続接続された直接周波数合成部(DDS)32および低域フィルタ(LPF)33を介して上述した分周器31の入力に接続される。
(3)クロック信号生成部21は、下記の要素からなる位相同期発振器として構成される。
・ 一方の入力にセレクタ22の出力が接続された位相比較器35
・ 位相比較器35の出力に直列に接続された低域フィルタ(LPF)36
・ 低域フィルタ36の出力に直列に接続され、かつクロック信号生成部21の最終段として配置された電圧制御発振器(VCO)37
・ 電圧制御発振器37の出力に直列に接続され、かつ出力が位相比較器35の他方の入力に接続された分周器38
以下、図9を参照して本発明の第五の実施形態の動作を説明する。
本実施形態の特徴は、下記の事項にある。
・ ディジタル信号処理部42Bの主導の下で直接周波数合成部32、低域フィルタ33および分周器31が連係することによって生成され、かつセレクタ22を介してクロック信号生成部21に与えられる信号の周波数
・ 分周器31と、クロック信号生成部21に備えられた分周器38とにそれぞれ設定される分周比
ディジタル信号処理部42Bは、直接周波数合成部53に対して既述の通りに与えられる制御信号の瞬時値Vcの更新(初期設定を含む。)に並行して、直接周波数合成部32の特性に応じて精度よく定まる下記の副制御信号の何れか一方を直接周波数合成部32に与える。
・ 上記の瞬時値Vcと、『「出力信号の周波数の目標値(公称値)F(=3.24メガヘルツ)と、オフセット周波数(=250ヘルツ)の「24」分の1に等しい周波数δとの和に、直接周波数合成部32によって生成される信号の周波数が設定される」との条件を示す補正値α』との和に等しい瞬時値vc(=Vc+α)の制御信号(以下、「副制御信号」という。)
・ 直接周波数合成部32によって生成される信号の周波数の推定値が「出力信号の周波数の目標値(公称値)F(=3.24メガヘルツ)と、オフセット周波数(=250ヘルツ)の「24」分の1に等しい周波数δとの和」に等しい値となる瞬時値vcの制御信号(以下、「副制御信号」という。)
直接周波数合成部32は、「局部基準信号発振器51によって生成された局部基準信号」に、「このような副制御信号の瞬時値vcで示される合成比」による直接周波数合成を施すことによって、約3.2400104メガヘルツ(=3.24メガヘルツ+(250/24)ヘルツ)の周波数の信号を生成する。
低域フィルタ33は、この信号に含まれるスプリアスその他の不要な周波数成分を除去することによって「疑似出力信号」を生成する。分周器31は、その「疑似出力信号」を分周比「1」で分周する。
クロック信号生成部21では、分周器38は、電圧制御発振器37によって生成され、かつ公称値が既述の77.76メガヘルツより250ヘルツに亘って高い周波数fcのクロック信号を24分周することによって、周波数が約3.2400104メガヘルツ(=3.24メガヘルツ+(250/24)ヘルツ)であるフィードバック信号を生成する。位相比較器35は、フィードバック信号と、分周器31によって出力された疑似出力信号との位相の差を瞬時値として示す制御電圧を出力する。低域フィルタ36は、その制御電圧に重畳された雑音の成分を除去する。電圧制御発振器37は、このようにして低域フィルタ36を介して与えられる制御電圧に応じて発振周波数を可変することによって、クロック信号の周波数fcを上述した公称値(=77.76025メガヘルツ)に維持する。
すなわち、本実施形態では、出力信号を生成する回路の帰還路に追従せず、またはその帰還路とは別に備えられた直接周波数合成部32および低域フィルタ33によって生成され、かつ周波数が(F+δ)に精度よく一致した疑似出力信号に応答する位相同期発振器(間接方式の周波数合成を行うシンセサイザ)によってクロック信号が生成されるにもかかわらず、出力信号の周波数Fとクロック信号の周波数fcとの何れが高い値に設定され、もしくは既述のオフセット周波数が小さな値に設定される場合であっても、その位相同期発振器の帰還路と前段とにそれぞれ配置された分周器38、31の分周比は「24」、「1」と小さな値に設定される。
なお、これらの分周器38、31の分周比は、例えば、疑似出力信号に代えて出力信号が直接周波数合成部32に入力され、かつ下記の条件が成立する場合には、それぞれ「12960(=3.24×106/250)」、「311.041(=(77.76×106+250)/250)」と大幅に大きな値となる。
・ 出力信号の周波数Fが3.24メガヘルツである。
・ オフセット周波数が250ヘルツである。
・ クロック信号の周波数fcが77.76025メガヘルツである。
したがって、本実施形態によれば、このような分周比が大きな値に設定され、そのために位相比較器35に入力される帰還信号と、その帰還信号の位相の偏差の基準となる信号との周波数がオフセット周波数のような小さな値に設定された場合に生じる下記の問題が確度高く回避される。
・ クロック信号生成部21に備えられた位相同期ループのカットオフ周波数が小さな値となる。
・ このような小さなカットオフ周波数に起因して、その位相同期ループの安定なロックアップと、ロック状態の維持とが妨げられる。
・ オフセット周波数の選定、分周器38、31の分周比、クロック信号生成部21の構成(周波数合成の方式を含む。)に、これらの問題点に起因する制約が生じ、かつ性能や信頼性の確保や維持だけではなく、設計、調整および保守にかかわる自由度の確保や低廉化にも制約が生じる。
また、本実施形態は、従来例および既述の第一ないし第四の実施形態にも備えられ得る直接周波数合成部32、低域フィルタ33および分周器31が付加され、かつディジタル信号処理部42、42Aによって実行されるべきソフトウエア(ファームウエア)に軽微の改良が施されることによって実現される。
すなわち、構成要素の標準化が損なわれることなくコストの削減に併せて、性能の確保が容易に実現されるので、本実施形態にかかわる周波数合成器が備えられた機器やシステムでは、価格性能比に併せて、信頼性が総合的に高められる。
なお、本実施形態では、直接周波数合成部32によって生成される疑似出力信号の周波数の精度が具体的に示されていない。
しかし、このような精度は、例えば、直接周波数合成部32のビット値が「32」であり、その直接周波数合成部32によって生成されるべき信号の周波数の公称値が17メガヘルツである場合には、3.958ミリヘルツ(=17メガヘルツ/232)となる。
また、このような精度の下では、クロック信号生成部21(位相比較器35)に入力され、かつ公称値が(3.24メガヘルツ+10.4166666ヘルツ)である疑似出力信号の周波数は、(3.24メガヘルツ+10.4177743ヘルツ)に設定され、かつクロック信号の周波数fcは、77.76025003MHzと既述の作用効果が十分な精度で達成される値に設定される。
さらに、本実施形態では、直接周波数合成部32は、ディジタル信号処理部42Bの配下で作動せず、かつ自立的に疑似出力信号、またはその疑似出力信号の生成に適用されるべき信号を生成してもよい。
また、本実施形態では、局部基準信号ではなく、基準信号が直接周波数合成部32に入力されてもよい。
さらに、本実施形態では、分周器38、31の分周比は、帰還信号の周波数がオフセット周波数より大きな値となり、かつ出力信号の周波数Fが所望の精度で安定に生成されると共に、既述の問題が確実に回避される限り、如何なる値に設定されてもよい。
また、本実施形態では、直接周波数合成部32、低域フィルタ33および分周器31がセレクタ22の前段に配置され、これらの直接周波数合成部32、低域フィルタ33および分周器31がクロック信号生成部21と連係することによって、クロック信号が生成されている。
しかし、本発明はこのような構成に限定されず、例えば、局部基準信号に位相同期する単一の位相同期発振器によって所望の周波数fcのクロック信号が生成される場合には、直接周波数合成部32および低域フィルタ33が備えられなくてもよい。
さらに、本実施形態では、分周器38、31の分周比が適正に設定されることによって、位相比較器35に入力される帰還信号の周波数がオフセット周波数より高い周波数に設定されている。
しかし、本発明はこのような構成に限定されず、その帰還信号の周波数が適正な値に設定される限り、分周器38、31に代えて、周波数変換回路その他の如何なる周波数合成回路が備えられてもよい。
また、上述した各実施形態では、既述の二値信号の論理値は、基準信号の周波数frの偏差とクロック信号の周波数の偏差との比を示す回数Nが既定の値域に属するか否かの判別の結果として求められている。
しかし、この二値信号の論理値は、例えば、位相比較器41によって求められた位相の差Δθ(またはその位相の差Δθの積分値)が既定の値域に属するか否かの判別の結果として求められてもよい。
さらに、上述した各実施形態では、クロック信号の周波数は、上式(1)、(2)の右辺の分子に記載されるように、積分期間の長さτに対して、(fc±1/τ)に等しい値に設定されている。
しかし、本発明はこのような構成に限定されず、既述の各実施形態によって達成される効果が損なわれることなく所望の性能や精度が達成される限り、例えば、下記の事項が可能となるように、「2」以上の整数iに対して、(fc±i/τ)に等しい値に設定されてもよい。
・ 基準信号の周波数fcの柔軟な選定
・ 位相比較器41の精度、ディジタル信号処理部42、42Aの応答性や処理量、直接周波数合成部53の特性その他に対する柔軟な適応
また、上述した各実施形態では、積分期間の長さτは、基準信号の周期(=1/fr)の32倍の値に設定されている。
しかし、このような積分帰還の長さτは、既述の各実施形態によって達成される効果が損なわれることなく所望の性能や精度が達成される限り、例えば、「32」未満の整数と基準信号の周期(=1/fr)との積に等しい値に設定されてもよい。
さらに、上述した各実施形態では、基準信号、出力信号、クロック信号および帰還信号の周波数は、既述の効果が所望の精度や確度で達成される限り、如何なる値であってもよい。
また、上述した各実施形態では、クロック信号生成部21によって逓倍が行われ、かつプリスケーラ44によって分周が行われている。
しかし、本発明はこのような構成に限定されず、これらのクロック信号生成部21およびプリスケーラ44によって行われる処理は、周波数の基準信号frに応じて所望の周波数Fの出力信号が間接方式の周波数合成の下で生成される限り、例えば、逓倍、分周、混合、濾波の全てまたは一部の如何なる組み合わせ(周波数合成や周波数変換を含む。)として行われてもよい。
さらに、上述した各実施形態では、クロック信号は、クロック信号生成部21によって出力信号または局部基準信号に施される周波数合成(逓倍)の下で生成されている。
しかし、本発明はこのような構成に限定されず、例えば、上述した周波数合成(逓倍)の処理の全てまたは一部は、セレクタ22に内蔵されたハードウエアと、そのセレクタ2の前段に配置され、あるいは付加されたハードウエアとの双方もしくは何れか一方によって行われてもよい。
また、上述した各実施形態では、各部で行われる処理の大半がディジタル領域で実現されている。
しかし、本発明はこのような構成に限定されず、これらの処理の全てまたは一部は、既述の実施形態に記載された処理に実質的に等価であり、かつ所望の精度や応答性が確保される限り、アナログ領域で行われてもよい。
さらに、上述した各実施形態では、既述の2通りの逓倍率M0、M1は、クロック信号生成部21に予め与えられている。
しかし、本発明はこのような構成に限定されず、例えば、ディジタル信号処理部42Aや既述の監視制御装置によって適宜与えられてもよい。
また、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲において多様な形態による実施形態が可能であり、かつ構成要素の一部もしくは全てに如何なる改良が施されてもよい。
また、本発明にかかわる第三、第四、第九および第十の周波数合成器では、出力信号の周波数が安定に精度よく所望の値に維持される。
さらに、本発明にかかわる第五および第六の周波数合成器では、機能、構成、仕様その他が多様である機器やシステムに対する適応が柔軟に実現される。
また、本発明にかかわる第七の周波数合成器では、出力信号の周波数が安価に、かつ安定に所望の値に維持される。
さらに、本発明にかかわる第八の周波数合成器では、基準信号に対する位相同期が安価に、かつ安定に維持される。
また、本発明にかかわる第十一の周波数合成器では、帰還路の構成に対する柔軟な適応に併せて、上述した成分が帰還路を介して帰還されることに起因する位相同期ループの不正常な応答の回避が確度高く達成される。
さらに、本発明にかかわる第十二および十三の周波数合成器では、応答性および出力信号の歪率その他の品質が高められ、かつ安定に維持される。
また、本発明にかかわる第十四の周波数合成器では、周波数合成手段の多様な構成や特性に対する適応に併せて、多様なシステムや機器に対する本発明の適用が可能となる。
さらに、本発明にかかわる第十五の周波数合成器では、出力信号が位相同期ループを介して行われる間接周波数合成の下で安定に精度よく生成される。
したがって、これらの発明が適用されたシステムや機器では、構成の複雑化とコストの増加とを伴うことなく、性能が高められ、かつ信頼性が高く維持される。
また、本発明にかかわる第十六の周波数合成器では、間接周波数合成によりクロック信号の生成を実現する位相同期ループは、安定にロックアップし、かつロック状態を維持することができる。
Claims (29)
- 周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記出力信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。 - 周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮される間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記間接周波数合成に適用される周波数の基準を局部的に与える標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。 - 周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記基準信号の周波数の偏差と前記差が圧縮される頻度を示す第二の周波数以下の閾値とを比較し、前者が後者以下であるときに前記出力信号を選択し、かつ前者が後者を上回るときに、前記間接周波数合成に適用される周波数の基準を局部的に与える標準信号を選択する選択手段と、
前記選択手段によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。 - 周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記差が圧縮される頻度を示す第二の周波数以下の既定値を前記基準信号の周波数の偏差が上回る値域に、前記周波数合成手段によって前記間接周波数合成が行われる合成比が属するときに前記出力信号を選択し、この値域にその合成比が属さないときに、前記間接周波数合成の周波数の基準を局部的に与える標準信号を選択する選択手段と、
前記選択手段によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。 - 周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記基準信号の周波数の偏差に基づいて、前記出力信号と、前記間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置に、その基準信号の周波数の偏差を引き渡すインタフェース手段と、
前記装置によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。 - 周波数の基準である基準信号の周期と第一の整数との積に等しい周期で、その基準信号と出力信号との位相の差をクロック信号に同期して圧縮する間接周波数合成を行い、この出力信号を生成する周波数合成手段と、
前記周波数合成手段によって前記間接周波数合成が行われる合成比に基づいて、前記出力信号と、前記間接周波数合成の周波数の基準を局部的に与える標準信号との何れか一方を選択する装置に、その合成比を引き渡すインタフェース手段と、
前記装置によって選択された出力信号または標準信号に周波数合成を施すことによって前記クロック信号を生成し、かつ前記基準信号の周波数と第二の整数との積に等しい第一の周波数と、前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数との差または和に等しい値に、このクロック信号の周波数を維持するクロック生成手段と
を備えたことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記クロック生成手段は、
前記基準信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記クロック生成手段は、
前記基準信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記クロック生成手段は、
前記出力信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記クロック生成手段は、
前記出力信号の周波数に伴い得る偏差以外の周波数が前記第二の周波数として適用されることによって得られる周波数に前記クロック信号の周波数を維持する
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記周波数合成手段の前段で、前記基準信号の成分の内、その基準信号の周波数の公称値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する前置濾波手段を備えた
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記周波数合成手段の前段で、前記基準信号の成分の内、その基準信号の周波数の公称値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する周波数の成分を抑圧する前置濾波手段を備えた
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記周波数合成手段において前記間接周波数合成を実現する帰還路で、前記出力信号の成分の内、前記基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する帰還濾波手段を備えた
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記周波数合成手段において前記間接周波数合成を実現する帰還路で、前記出力信号の成分の内、前記基準信号に対して位相の比較の対象となる帰還信号の周波数の標準値と前記第二の周波数との和と差との双方もしくは何れか一方に該当する特定の周波数の成分を抑圧する帰還濾波手段を備えた
ことを特徴とする周波数合成器。 - 請求の範囲13に記載の周波数合成器において、
前記帰還濾波手段は、
前記出力信号を前記帰還信号に変換する過程で前記特定の周波数の成分を抑圧する
ことを特徴とする周波数合成器。 - 請求の範囲14に記載の周波数合成器において、
前記帰還濾波手段は、
前記出力信号を前記帰還信号に変換する過程で前記特定の周波数の成分を抑圧する
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記第一の周波数は、
前記基準信号の周波数と前記出力信号の周波数の公称値との公倍数である
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記第一の周波数は、
前記基準信号の周波数と前記出力信号の周波数の公称値との公倍数である
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数は、
前記基準信号の周波数の整数倍の値である
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記周波数合成手段によって前記差が圧縮される頻度を示す第二の周波数は、
前記基準信号の周波数の整数倍の値である
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記第一の整数は、
前記間接周波数合成の精度の低下が許容される程度に大きな値に設定された
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記第一の整数は、
前記間接周波数合成の精度の低下が許容される程度に大きな値に設定された
ことを特徴とする周波数合成器。 - 請求の範囲1に記載の周波数合成器において、
前記第二の整数は、
前記間接周波数合成の精度の低下が許容される程度に小さな値に設定された
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記第二の整数は、
前記間接周波数合成の精度の低下が許容される程度に小さな値に設定された
ことを特徴とする周波数合成器。 - 請求の範囲2に記載の周波数合成器において、
前記クロック生成手段は、
前記第二の周波数より高い周波数の帯域で前記標準信号に対する位相の偏差を監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。 - 請求の範囲3に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。 - 請求の範囲4に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。 - 請求の範囲5に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。 - 請求の範囲6に記載の周波数合成器において、
前記クロック生成手段は、
前記選択手段によって選択された標準信号に対する位相の偏差を前記第二の周波数より高い周波数の帯域で監視し、かつ補正する間接周波数合成に基づいて前記の前記クロック信号を生成する
ことを特徴とする周波数合成器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2002/012052 WO2004068713A2 (ja) | 2002-11-19 | 2002-11-19 | 周波数合成器 |
JPPCT/JP02/12052 | 2002-11-19 | ||
PCT/JP2003/010932 WO2004047301A2 (ja) | 2002-11-19 | 2003-08-28 | 周波数合成器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2004047301A1 true JPWO2004047301A1 (ja) | 2006-03-23 |
Family
ID=32321496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004553136A Pending JPWO2004047301A1 (ja) | 2002-11-19 | 2003-08-28 | 周波数合成器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7355457B2 (ja) |
JP (1) | JPWO2004047301A1 (ja) |
WO (2) | WO2004068713A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4651931B2 (ja) * | 2003-11-12 | 2011-03-16 | 富士通株式会社 | シンセサイザ |
JP4842661B2 (ja) * | 2006-02-17 | 2011-12-21 | 株式会社ダイヘン | ディジタル位相同期装置 |
US9093996B2 (en) * | 2011-12-19 | 2015-07-28 | Furuno Electric Company Limited | Direct digital synthesizer, reference frequency generating device, and sine wave outputting method |
CN103260135B (zh) * | 2012-02-17 | 2016-03-02 | 鼎桥通信技术有限公司 | 集群用户设备的信道检测方法和集群用户设备 |
JP5948995B2 (ja) * | 2012-03-14 | 2016-07-06 | 横浜ゴム株式会社 | 空気入りタイヤ |
EP3952113A1 (en) * | 2020-08-07 | 2022-02-09 | Comet AG | Control unit, radio frequency power generator, and method for generating synchronized radio frequency output signals |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209216A (ja) | 1992-12-19 | 1994-07-26 | N F Kairo Sekkei Block:Kk | 信号発生装置 |
JP3096636B2 (ja) | 1996-04-03 | 2000-10-10 | 八重洲無線株式会社 | Pll回路 |
JPH1041816A (ja) | 1996-07-24 | 1998-02-13 | Advantest Corp | 信号発生器 |
US6356112B1 (en) * | 2000-03-28 | 2002-03-12 | Translogic Technology, Inc. | Exclusive or/nor circuit |
US6914935B2 (en) * | 2001-02-21 | 2005-07-05 | Freescale Semiconductor, Inc. | Fractional N synthesizer with reduced fractionalization spurs |
JP4320139B2 (ja) * | 2001-11-13 | 2009-08-26 | 株式会社アドバンテスト | タイミング発生装置、及び試験装置 |
-
2002
- 2002-11-19 WO PCT/JP2002/012052 patent/WO2004068713A2/ja not_active Application Discontinuation
-
2003
- 2003-08-28 WO PCT/JP2003/010932 patent/WO2004047301A2/ja active Application Filing
- 2003-08-28 JP JP2004553136A patent/JPWO2004047301A1/ja active Pending
-
2005
- 2005-03-22 US US11/086,237 patent/US7355457B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2004068713A2 (ja) | 2004-08-12 |
US7355457B2 (en) | 2008-04-08 |
US20050162197A1 (en) | 2005-07-28 |
WO2004047301A2 (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
JP5934205B2 (ja) | デジタル位相ロックループクロックシステム | |
US6456164B1 (en) | Sigma delta fractional-N frequency divider with improved noise and spur performance | |
JP3066690B2 (ja) | 位相同期発振回路 | |
US8779817B2 (en) | Spur suppression in a phase-locked loop | |
JP3086706B2 (ja) | ラショナル分周装置及びそれを用いる周波数シンセサイザ | |
JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
US6642800B2 (en) | Spurious-free fractional-N frequency synthesizer with multi-phase network circuit | |
KR20120047379A (ko) | 확산 스펙트럼 클럭 발생 회로 | |
US7355457B2 (en) | Frequency synthesizer | |
GB2274221A (en) | Spur reduction for multiple modulator based synthesis | |
US6166606A (en) | Phase and frequency locked clock generator | |
US6150858A (en) | Phase compensation circuit of digital processing PLL | |
US6181175B1 (en) | Clock generator and synchronizing method | |
US7574185B2 (en) | Method and apparatus for generating a phase-locked output signal | |
US20080080655A1 (en) | Precise frequency rail to rail spread spectrum generation | |
JP2877185B2 (ja) | クロック発生器 | |
JPH0548453A (ja) | 周波数シンセサイザ | |
JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
JP2000148281A (ja) | クロック選択回路 | |
JP2004153332A (ja) | クロック発生回路 | |
JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
JP2001237700A (ja) | 位相同期ループ回路 | |
JPH10163862A (ja) | フェイズロックループ回路 | |
JP2000224028A (ja) | Pll回路、及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |