JP2007295027A - スペクトラム拡散クロックジェネレータ - Google Patents

Abstract

【課題】所望する正確なクロック周波数を有するスペクトラム拡散クロックを得るスペクトラム拡散クロックジェネレータを提供する。
【解決手段】第１Ｖ−Ｉ変換器１３の出力電流に応じて発振する第１ＣＣＯ１４の出力をＰＬＬクロックとして出力するＰＬＬ回路２と、第１Ｖ−Ｉ変換器の出力電流と第１ＣＣＯからのＰＬＬクロックとに基づきスペクトラム拡散変調を制御するスペクトラム拡散変調制御回路７と、ＰＬＬ回路のループ外に設けられ、第１Ｖ−Ｉ変換器への入力電圧を電流に変換する第２Ｖ−Ｉ変換器２１と、第２Ｖ−Ｉ変換器の出力電流とスペクトラム拡散変調制御回路からの変調電流とを合成する合成器２２、２３と、合成器の出力電流に応じて発振するスペクトラム拡散クロックを出力する第２ＣＣＯ２４と、第２ＣＣＯからのスペクトラム拡散クロックを第１ＣＣＯからのＰＬＬクロックに同期させる同期制御回路８を備える。
【選択図】図１

Description

本発明は、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Spread Spectrum Clock Generator）に関する。

従来、クロック周波数をわずかに変動させて発振させることによって、ＥＭＩ（電磁妨害：Electro Magnetic Interference）のピークを低く抑えるスペクトラム拡散クロックジェネレータが知られている。

例えば、特許文献１は、マイクロプロセッサまたは他のデジタル回路を比較的高い周波数でドライブするクロック信号を生成し、かつ比較的広い帯域幅に対して測定されるＥＭＩ成分のスペクトラム振幅を減少するスペクトラム拡散クロックジェネレータを開示している。

このスペクトラム拡散クロックジェネレータは、基準周波数信号を生成するための発振器と、この発振器とともに作動するスペクトラム拡散クロック生成器を備えている。スペクトラム拡散クロック生成器は、基本周波数および基本周波数の高調波において低減された振幅のＥＭＩスペクトラム成分を有するスペクトラム拡散クロック出力信号を生成する。スペクトラム拡散クロック生成器は、クロックパルス列を生成するための、ＰＬＬ（Phased Lock Loop）回路から成るクロックパルス生成器と、クロックパルス生成器によって生成されると考えられるＥＭＩスペクトラム成分の振幅を拡大し且つ平らにするために、ＰＬＬ回路のループ（以下、「ＰＬＬループ」という）の途中から取り出した信号に別途生成された変調信号を加算して電圧制御発振器（以下、「ＶＣＯ：Voltage Controlled Oscillator」という）に供給することにより、所定の変調周波数で周波数変調するスペクトラム拡散変調を行い、スペクトラム拡散クロックとして出力するスペクトラム拡散変調器を備えている。
特開平７−２３５８６２号公報

しかしながら、上述した従来のスペクトラム拡散クロックジェネレータは、以下のような問題を有する。すなわち、スペクトラム拡散変調器は、ＰＬＬループの外に設けられているので、スペクトラム拡散クロックを出力するＶＣＯの電圧−周波数特性が、半導体製造プロセスのばらつきや、動作温度、電圧等によって変動すると、スペクトラム拡散クロックが所望のクロック周波数からずれてしまうという問題がある。

また、クロックパルス生成器のＰＬＬループ内においてスペクトラム拡散変調するために、ＶＣＯの入力電圧を可変させる方法が知られているが、この場合、ＰＬＬ回路を安定して動作させるためには、ＰＬＬのループ帯域を変調周波数より低くする必要がある。このためには、ＰＬＬ回路内のループフィルタを構成するローパスフィルタ（ＬＰＦ）のカットオフ周波数をかなり低く設定する必要があるので、このローパスフィルタに使用されるコンデンサの容量値をかなり大きくする必要がある。その結果、コンデンサを半導体の内部に設ける場合は、セル面積が増大してコストアップに繋がるという問題がある。

スペクトラム拡散変調する他の方法として、ＰＬＬ回路のフィードバック経路に設けられた分周器におけるカウント数を可変することにより、スペクトラム拡散変調されたクロックを出力する方法も知られている。この場合、出力されるクロックの周波数を少しずつ可変させる必要があるので、分周器のカウント数を大きく設定する必要があり、高逓倍の分周器を採用せざるを得ない。この方法では、入力信号の周波数が低くなり、入力信号と分周器からのフィードバック信号とを比較する位相周波数検出器が動作する間隔が長くなる、つまり長いリフレッシュレートになるため、ローパスフィルタでの保持電圧が、コンデンサを構成するＭＯＳトランジスタのゲート容量からのリーク電流などによる電圧変動の影響を受け、ジッタの増大や変調プロファイルに歪が生じるという問題が発生する。

本発明は、上述した問題を解決するためになされたものであり、その課題は、所望する正確なクロック周波数を有するスペクトラム拡散クロックを得ることができるスペクトラム拡散クロックジェネレータを提供することにある。

上記課題を解決するために、本発明は、クロック信号とフィードバック信号との位相および周波数を比較する位相周波数検出器、位相周波数検出器からの出力に応じた電圧を電流に変換する第１電圧−電流変換器及び第１電圧−電流変換器の出力電流に応じて発振し、発振出力を位相同期ループクロック及び前記フィードバック信号として出力する第１電流制御発振器を有する位相同期ループ回路と、前記第１電圧−電流変換器の出力電流と前記第１電流制御発振器から出力される位相同期ループクロックとに基づき、スペクトラム拡散変調を制御するスペクトラム拡散変調制御回路と、前記位相同期ループ回路のループ外に設けられ、前記位相周波数検出器からの出力に応じた電圧を電流に変換する第２電圧−電流変換器と、前記第２電圧−電流変換器の出力電流と前記スペクトラム拡散変調制御回路で生成されたスペクトラム拡散制御のための変調電流とを合成する合成器と、前記合成器の出力電流に応じて発振し、スペクトラム拡散クロックとして出力する第２電流制御発振器と、前記第２電流制御発振器から出力されるスペクトラム拡散クロックを前記第１電流制御発振器から出力される位相同期ループクロックに同期させる同期制御回路とを備えたことを特徴とする。

本発明によれば、同期制御回路でスペクトラム拡散クロックを位相同期ループクロックに同期させるように構成したので、所望する正確なクロック周波数を有するスペクトラム拡散クロックを得ることができる。

以下、本発明の実施の形態の図面を参照しながら詳細に説明する。

図１は、本発明の実施例１に係るスペクトラム拡散クロックジェネレータの回路構成を示す図である。このスペクトラム拡散クロックジェネレータは、前段分周器１、ＰＬＬ回路２、第１出力分周器３、ＣＣＯ回路４、第２出力分周器５、バイアス電流発生器６、スペクトラム拡散変調制御回路（ＳＳ変調制御回路）７および同期制御回路８から構成されている。

前段分周器１は、図示しない発振回路から送られてくる入力クロックを所定数だけ分周してＰＬＬ回路２に送る。

ＰＬＬ回路２は、位相周波数検出器１１、チャージポンプ１２、第１Ｖ−Ｉ変換器１３、第１ＣＣＯ１４、フィードバック分周器１５およびローパスフィルタ（ＬＰＦ）１６から構成されている。

位相周波数検出器１１は、前段分周器１から送られてくるクロック信号とフィードバック分周器１５から送られてくるフィードバック信号との位相および周波数を比較し、その差に応じたパルスをチャージポンプ１２に送る。チャージポンプ１２は、位相周波数検出器１１から送られてくるパルスに応じた電圧を発生する。このチャージポンプ１２から出力される電圧は、第１Ｖ−Ｉ変換器１３、ローパスフィルタ１６およびＣＣＯ回路４の第２Ｖ−Ｉ変換器２１（詳細は後述する）に送られる。

第１Ｖ−Ｉ変換器１３は、チャージポンプ１２から出力される電圧を電流に変換し、制御電流として第１ＣＣＯ１４に送る。第１ＣＣＯ１４は、第１Ｖ−Ｉ変換器１３から送られてくる制御電流に応じた周波数で発振するＰＬＬクロックを発生する。この第１ＣＣＯ１４で発生されたＰＬＬクロックは、フィードバック分周器１５に送られるとともに、第１出力分周器３、スペクトラム拡散変調制御回路７および同期制御回路８に送られる。

フィードバック分周器１５は、第１ＣＣＯ１４から送られてくるＰＬＬクロックを所定の分周比で分周し、位相周波数検出器１１にフィードバック信号として送る。ローパスフィルタ１６は、ループフィルタであり、チャージポンプ１２の出力から交流成分を取り除く。

上記のように構成されるＰＬＬ回路２の動作は周知であるので、詳細な説明は省略するが、概略の動作は以下の通りである。すなわち、ＰＬＬ回路２においては、前段分周器１から送られてくる入力クロックがフィードバック分周器１５の分周比の分だけ逓倍され、ＰＬＬクロックとして第１ＣＣＯ１４から出力される。この第１ＣＣＯ１４から出力されるＰＬＬクロックは、第１出力分周器３に送られ、この第１出力分周器３において所定の分周比で分周されて外部に出力される。

ＣＣＯ回路４は、ＰＬＬループの外に設けられており、ＰＬＬクロックに相当する信号に対してスペクトラム拡散変調を行い、ＰＬＬクロックに同期したスペクトラム拡散クロック（ＳＳクロック）を生成する。このＣＣＯ回路４は、第２Ｖ−Ｉ変換器２１、第１合成器２２、第２合成器２３および第２ＣＣＯ２４から構成されている。

第２Ｖ−Ｉ変換器２１は、ＰＬＬ回路２のチャージポンプ１２から出力される電圧を電流に変換し、第２合成器２３に送る。第１合成器２２は、例えば加算器から構成されており、スペクトラム拡散変調制御回路７のアナログスイッチ６８から出力される電流から、第１プログラマブル電流比率調整器６６（詳細後述）から出力される電流を減算し、さらに、同期制御回路８の第３プログラマブル電流比率調整器４３から出力される電流を加算して第２合成器２３に送る。

第２合成器２３は、例えば加算器から構成されており、第２Ｖ−Ｉ変換器２１から出力される電流に第１合成器２２から送られてくる電流を加算し、制御電流として第２ＣＣＯ２４に送る。第２ＣＣＯ２４は、第２合成器２３から送られてくる制御電流に応じた周波数で発振するスペクトラム拡散クロックを生成する。このスペクトラム拡散クロックは、ＣＣＯ回路４の出力として第２出力分周器５および同期制御回路８に送られる。

第２出力分周器５は、ＣＣＯ回路４の第２ＣＣＯ２４から送られてくるスペクトラム拡散クロックを所定の分周比で分周して外部に出力する。バイアス電流発生器６は、バイアス電流を発生してスペクトラム拡散変調制御回路７および同期制御回路８に送る。

スペクトラム拡散変調制御回路７は、分周器３１、アドレス発生器３２、ＲＯＭ３３、第１電流分周器３４、第１電流Ｄ／Ａ変換器（以下、「第１電流ＤＡＣ」という）３５、第１プログラマブル電流比率調整器３６、第２プログラマブル電流比率調整器３７およびアナログスイッチ３８から構成されている。

分周器３１は、ＰＬＬ回路２の第１ＣＣＯから出力されるＰＬＬクロックを所定の分周比で分周し、ＰＬＬクロックの周波数を変調周波数の近傍まで下げる。この分周器３１の出力は、アドレス発生器３２に送られる。アドレス発生器３２は、例えば所定の最大値でラウンドするアップカウンタから構成されており、分周器３１から送られてくる信号をカウントアップし、そのカウント値をアドレスとしてＲＯＭ３３に送る。

ＲＯＭ３３は、スペクトラム拡散変調の変調周期および変調幅（変動させる周波数の幅）を規定する変調プロファイルを記憶している。このＲＯＭ３３は、アドレス発生器３２から送られてくるアドレスに記憶されている変調プロファイルの値を読み出し、コードとして第１電流ＤＡＣ３５に送る。

第１電流分周器３４は、ＰＬＬ回路２内の第１Ｖ−Ｉ変換器１３から出力される電流を所定の分周比で分周し、第１電流ＤＡＣ３５、第２プログラマブル電流比率調整器３７および同期制御回路８に送る。第１電流ＤＡＣ３５は、第１電流分周器３４から出力される電流を、ＲＯＭ３３から送られてくる変調プロファイルの値にしたがって変化する信号に変換し、第１プログラマブル電流比率調整器３６に送る。

第１プログラマブル電流比率調整器３６は、変調度を切り替えるために設けられており、第１電流ＤＡＣ３５から出力される電流を設定された比率で分周し、バイアス電流発生器６から出力されるバイアス電流を加えてＣＣＯ回路４内の第１合成器２２に送る。

第２プログラマブル電流比率調整器３７およびアナログスイッチ３８は、ダウンスプレッドとセンタースプレッド（詳細は後述）を切り替えるために設けられている。ここで、ダウンスプレッドとは、スペクトラム拡散クロックの周波数を、ＰＬＬクロックの周波数より低い周波数の所定範囲で増減させる制御を言う。

また、センタースプレッドとは、スペクトラム拡散クロックの周波数を、ＰＬＬクロックの周波数を中心とした所定範囲で増減させる制御をいう。第２プログラマブル電流比率調整器３７およびアナログスイッチ３８は、具体的には、分周器３１、アドレス発生器３２、ＲＯＭ３３、第１電流分周器３４、第１電流ＤＡＣ３５および第１プログラマブル電流比率調整器３６から成る回路がダウンスプレッドを行うように構成されている場合に、センタースプレッドに修正するために使用される。

すなわち、第２プログラマブル電流比率調整器３７は、第１電流ＤＡＣ３５から送られてくる電流を所定の比率で分周して、アナログスイッチ３８に送る。アナログスイッチ３８は、ダウンスプレッドが行われる場合はオフにされているが、センタースプレッドが行われる場合はオンにされ、第２プログラマブル電流比率調整器３７からの電流を第１合成器２２に送る。これにより、第１合成器２２において、第１プログラマブル電流比率調整器３６からの出力電流に第２プログラマブル電流比率調整器３７からの出力電流が加算されて、スペクトラム拡散変調がセンタースプレッドに変更される。

同期制御回路８は、ＣＣＯ回路４内の第２ＣＣＯ２４から出力されるスペクトラム拡散クロックの周波数を、ＰＬＬ回路２内の第１ＣＣＯ１４から出力されるＰＬＬクロックの周波数に補正し、ＰＬＬクロックの周波数とスペクトラム拡散クロックの周波数とを同期させる制御を行う。この同期制御回路８は、周波数コンパレータロジック４１、第２電流Ｄ／Ａ変換器（以下、第２電流ＤＡＣ」という）４２および第３プログラマブル電流比率調整器４３から構成されている。

周波数コンパレータロジック４１は、ＰＬＬ回路２内の第１ＣＣＯ１４から送られてくるＰＬＬクロックと、ＣＣＯ回路４内の第２ＣＣＯ２４から送られてくるスペクトラム拡散クロックとを比較し、この比較結果をＤＡＣ制御信号として第２電流ＤＡＣ４２に送る。第２電流ＤＡＣ４２は、第１電流分周器３４から出力される電流を、周波数コンパレータロジック４１から送られてくるＤＡＣ制御信号に応じた信号に変換し、第３プログラマブル電流比率調整器４３に送る。

第３プログラマブル電流比率調整器４３は、変調度を切り替えるために設けられており、第２電流ＤＡＣ４２から出力される電流を設定された比率で分周し、バイアス電流発生器６から出力されるバイアス電流を加えてＣＣＯ回路４の第１合成器２２に送る。

次に、上記のように構成されるスペクトラム拡散クロックジェネレータの動作を、スペクトラム拡散変調の動作を中心に説明する。

ＰＬＬ回路２は、スペクトラム拡散変調の動作とは独立に動作し、第１出力分周器３を介して所望の正確なクロック周波数を有するＰＬＬクロックを出力する。ＣＣＯ回路４、スペクトラム拡散変調制御回路７および同期制御回路８は、このＰＬＬ回路２の動作と並行して動作する。

第１ＣＣＯ１４および第２ＣＣＯ２４は、図２に示すように、入力される制御電流に対して発振周波数が０を原点として直線的に変化する発振特性を有する。これによって、図４に示すように、第２ＣＣＯ２４の発振周波数を、ＰＬＬ回路２内の第１ＣＣＯ１４の発振周波数の制御電流（図３）をベースとした電流ΔＩでリニアに制御することができる。このため、半導体製造プロセス、温度、電圧などの状態に左右されずに精度の高い変調度の制御と、変調プロファイルの制御が可能となる。

第１ＣＣＯ１４および第２ＣＣＯ２４の発振周波数は、０を原点としていることからΔＩ／Ｉの成分がΔＦ／Ｆ（変調度）となり、変調度の調整はΔＩの大きさ、つまりＩ成分の何割をΔＩにするかによって決まる。

したがって、変調度の調整として、図５に示すような入出力特性を有するプログラマブル電流比率調整器を使用することによって、変調度の切り替えが可能になっている。図５に示す例では、設定Ａは、入力電流に対して出力電流の変化が大きいので、変調度を大きくしたい場合に使用される。設定Ｃは、入力電流に対して出力電流の変化が小さいので、変調度を小さくしたい場合に使用され、設定Ｂは、その中間である。

また、第１プログラマブル電流比率調整器３６および第３プログラマブル電流比率調整器４３で採用されているＣＭＯＳカレントミラー回路は、電流が０の付近ではＶｇｓ−Ｖｔｈ電圧が小さくなり、電流誤差が増大する。そこで、バイアス電流発生器６は、第１プログラマブル電流比率調整器３６および第３プログラマブル電流比率調整器４３にオフセットバイアス電流を与え、カレントミラー動作点を適切な部分に移動させる。このオフセットバイアス電流は、第１合成器２２で減算されることによりキャンセルされ、スペクトラム拡散変調制御への影響を排除できるように構成されている。

スペクトラム拡散変調制御回路７においては、分周器３１は、ＰＬＬ回路２内の第１ＣＣＯ１４からのＰＬＬクロックを分周してアドレス発生器３２に送る。アドレス発生器３２は、分周器３１の出力をカウントアップし、カウント値をアドレスとしてＲＯＭ３３に送る。

ＲＯＭ３３は、入力されたアドレスに対応する位置からデータを読み出し、コードとして第１電流ＤＡＣ３５に送る。このアドレス発生器３２は、最大値までカウントしたら初期値（ゼロ）に戻る。これにより、図６に示すように、変調プロファイルが格納されたＲＯＭ３３から第１電流ＤＡＣ３５に対し、スペクトラム拡散変調周期（周波数）内で階段状に増加した後に減少するコードが送られる。

第１電流分周器３４は、ＰＬＬ回路２内の第１Ｖ−Ｉ変換器１３から出力される電流を所定の比率で分周して、入力された電流の数％の電流ΔＩに変換し、第１電流ＤＡＣ３５に送る。

第１電流ＤＡＣ３５は、第１電流分周器３４から出力される電流を、図７に示すように、ＲＯＭ３３から送られてくるコードに応じて階段状に変化する変調電流に変換する。第１電流ＤＡＣ３５から出力される電流は、入力電流に依存するので、第１Ｖ−Ｉ変換器１３から出力される電流をベースとした変調電流を出力することができる。この第１電流ＤＡＣ３５の出力は、第１プログラマブル電流比率調整器３６に送られる。

第１プログラマブル電流比率調整器３６は、第１電流ＤＡＣ３５から送られてくる電流を、あらかじめ設定されている変調度に応じて分周し、さらにバイアス電流発生器６から送られてくるオフセットバイアス電流を加えてＶＣＯ回路４内の第１合成器２２の（−）端子に送る。

一方、同期制御回路８の周波数コンパレータロジック４１には、ＰＬＬ回路２の第１ＣＣＯ１４からの発振信号と、ＶＣＯ回路４の第２ＣＣＯ２４からの発振信号とが入力される。

図７に示すフローチャートは、周波数コンパレータロジック４１の動作アルゴリズムを示す。この周波数コンパレータロジック４１においては、第１ＣＣＯ１４から送られてくる信号が第１カウンタでカウントアップされる（ステップＳ１）。同様に、第２ＣＣＯ２４から送られてくる信号が第２カウンタでカウントアップされる（ステップＳ２）。

そして、第１カウンタのカウント値が変調周期の整数倍になったかどうかが調べられ（ステップＳ３）、変調周期の整数倍になったことが判断されると、理想変調周期の整数倍の数値から、第２カウンタのカウント値が減算される（ステップＳ４）。理想変調周期は、センタースプレッドの場合は変調周期の整数倍であり、ダウンスプレッドの場合は「変調周期×（１−変調度÷２）」である。

このステップＳ４における減算の結果が正である場合は、第２ＣＣＯ２４の周波数が低いことが認識され、減算の結果により得られた誤差が大きいかどうかが調べられる（ステップＳ５）。

そして、誤差が大きくないことが判断されると、ＤＡＣ制御信号ＦＬＡＧが「＋１」され（ステップＳ６）、誤差が大きいことが判断されると、ＤＡＣ制御信号ＦＬＡＧが「＋α」（α＞１）される（ステップＳ７）。

これにより、第２電流ＤＡＣ４２から出力される電流が増加し、第２ＣＣＯ２４への入力電流が増加するので、第２ＣＣＯから出力されるスペクトラム拡散クロックの周波数が高くなる。

なお、誤差が大きい場合は、ＤＡＣ制御信号ＦＬＡＧの増加幅が大きくなるので、スペクトラム拡散クロックの周波数は、短時間で高くなり、制御が早期に収束される。

一方、上記ステップＳ４における減算の結果が負である場合は、第２ＣＣＯ２４の周波数が高いことが認識され、これらの誤差が大きいかどうかが調べられる（ステップＳ８）。そして、誤差が大きくないことが判断されると、ＤＡＣ制御信号ＦＬＡＧが「−１」され（ステップＳ９）、誤差が大きいことが判断されると、ＤＡＣ制御信号ＦＬＡＧが「−α」される（ステップＳ１０）。

これにより、第２電流ＤＡＣ４２から出力される電流が減少し、第２ＣＣＯ２４への入力電流が減少するので、第２ＣＣＯから出力されるスペクトラム拡散クロックの周波数が低くなる。なお、誤差が大きい場合は、ＤＡＣ制御信号ＦＬＡＧの減少幅が大きくなるので、スペクトラム拡散クロックの周波数は、短時間で低くなり、制御が早期に収束される。

このようにして算出されたＤＡＣ制御信号ＦＬＡＧは、第２電流ＤＡＣ４２に送られる。これにより、第２電流ＤＡＣ４２は、ＤＡＣ制御信号ＦＬＡＧの値と第２電流ＤＡＣ４２の入力電流に従った電流を出力する。この第２電流ＤＡＣ４２から出力される電流は、第３プログラマブル電流比率調整器４３で調整されて、第１合成器２２を介して第２合成器２３に送られる。

これにより、第２合成器２３において第２Ｖ−Ｉ変換器２１の出力電流と混合され、制御電流として第２ＣＣＯ２４に送られる。その結果、第２ＣＣＯ２４から出力される信号の周波数がアップまたはダウンされ、第１ＣＣＯ１４から出力される信号と同期する。

また、第１電流ＤＡＣ３５は、入力電流がゼロであっても微弱な電流を出力する。この微弱な電流は、第１プログラマブル電流比率調整器３６を介して第１合成器２２に送られる。同様に、第２電流ＤＡＣ４２は、入力電流がゼロであっても微弱な電流を出力する。この微弱な電流は、第３ログラマブル電流比率調整器４３を介して第１合成器２２に送られる。第１合成器２２では、第３プログラマブル電流比率調整器４３からの電流から、第１プログラマブル電流比率調整器３６からの電流が減算されるので、オフセットバイアス電流をキャンセルすることができる。

以上説明したように、本発明の実施例１に係るスペクトラム拡散クロックジェネレータによれば、同期制御回路８を設けてスペクトラム拡散クロックをＰＬＬクロックに同期させるように構成したので、スペクトラム拡散クロックを出力するＶＣＯ回路の電圧−周波数特性が半導体製造プロセスのばらつきや、動作温度、電圧等によって変動しても、所望する正確なクロック周波数を有するスペクトラム拡散クロックを得ることができる。

また、スペクトラム拡散変調を、ＰＬＬループの外に設けた回路で行うように構成したので、スペクトラム拡散変調をＰＬＬループ内で行うことによって生じる上述した問題、つまり、ＰＬＬのループ帯域を低くしたり高逓倍にする必要がない。その結果、これらに起因する問題は発生しない。

本発明は、ＥＭＩを低減することに加え、正確なスペクトラム拡散クロックが要求される種々の機器に適用可能である。

本発明の実施例１に係るスペクトラム拡散クロックジェネレータの構成を示すブロック図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで使用されるＣＣＯの発振特性を示す図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで使用される第１ＣＣＯの発振特性を示す図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで使用される第２ＣＣＯの発振特性を示す図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで使用されるプログラマブル電流比率調整器の入出力特性を示す図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで使用される変調プロファイルと変調周期を説明するための図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで使用される第１電流ＤＡＣの入出力特性を示す図である。 本発明の実施例１に係るスペクトラム拡散クロックジェネレータで周波数コンパレータロジックの動作を説明するためのフローチャートである。

符号の説明

１ 前段分周器
２ ＰＬＬ回路
３ 第１出力分周器
４ ＣＣＯ回路
５ 第２出力分周器
６ バイアス電流発生器
７ スペクトラム拡散変調制御回路
８ 同期制御回路
１１ 位相周波数検出器
１２ チャージポンプ
１３ 第１Ｖ−Ｉ変換器
１４ 第１ＣＣＯ
１５ フィードバック分周器
１６ ローパスフィルタ
２１ 第２Ｖ−Ｉ変換器
２２ 第１合成器
２３ 第２合成器
２４ 第２ＣＣＯ
３１ 分周器
３２ アドレス発生器
３３ ＲＯＭ
３４ 第１電流分周器
３５ 第１電流ＤＡＣ
３６ 第１プログラマブル電流比率調整器
３７ 第２プログラマブル電流比率調整器
３８ アナログスイッチ
４１ 周波数コンパレータロジック
４２ 第２電流ＤＡＣ
４３ 第３プログラマブル電流比率調整器

Claims (3)

1. クロック信号とフィードバック信号との位相および周波数を比較する位相周波数検出器、位相周波数検出器からの出力に応じた電圧を電流に変換する第１電圧−電流変換器及び第１電圧−電流変換器の出力電流に応じて発振し、発振出力を位相同期ループクロック及び前記フィードバック信号として出力する第１電流制御発振器を有する位相同期ループ回路と、
   前記第１電圧−電流変換器の出力電流と前記第１電流制御発振器から出力される位相同期ループクロックとに基づき、スペクトラム拡散変調を制御するスペクトラム拡散変調制御回路と、
   前記位相同期ループ回路のループ外に設けられ、前記位相周波数検出器からの出力に応じた電圧を電流に変換する第２電圧−電流変換器と、
   前記第２電圧−電流変換器の出力電流と前記スペクトラム拡散変調制御回路で生成されたスペクトラム拡散制御のための変調電流とを合成する合成器と、
   前記合成器の出力電流に応じて発振し、スペクトラム拡散クロックとして出力する第２電流制御発振器と、
   前記第２電流制御発振器から出力されるスペクトラム拡散クロックを前記第１電流制御発振器から出力される位相同期ループクロックに同期させる同期制御回路と、
   を備えたことを特徴とするスペクトラム拡散クロックジェネレータ。
2. 前記同期制御回路は、
   前記第２電流制御発振器から出力されるスペクトラム拡散クロックのクロック数と前記第１電流制御発振器から出力される位相同期ループクロックのクロック数とを比較する周波数コンパレータロジックと、
   前記周波数コンパレータロジックにおける比較結果に基づくデジタル信号をアナログ電流に変換し、このアナログ電流を前記合成器に送る信号デジタル／アナログ変換器と、
   を備えたことを特徴とする請求項１記載のスペクトラム拡散クロックジェネレータ。
3. 前記合成器は、前記信号デジタル／アナログ変換器の出力電流と前記スペクトラム拡散変調制御回路で生成されたスペクトラム拡散制御のための変調電流との差を求めるように合成することを特徴とする請求項２記載のスペクトラム拡散クロックジェネレータ。
   
   

Images