WO2015040654A1 - 情報処理システム、管理装置、情報処理方法及びプログラム - Google Patents

情報処理システム、管理装置、情報処理方法及びプログラム Download PDF

Info

Publication number
WO2015040654A1
WO2015040654A1 PCT/JP2013/005564 JP2013005564W WO2015040654A1 WO 2015040654 A1 WO2015040654 A1 WO 2015040654A1 JP 2013005564 W JP2013005564 W JP 2013005564W WO 2015040654 A1 WO2015040654 A1 WO 2015040654A1
Authority
WO
WIPO (PCT)
Prior art keywords
power consumption
value
information processing
control
unit
Prior art date
Application number
PCT/JP2013/005564
Other languages
English (en)
French (fr)
Inventor
浩平 木田
数実 小島
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2015537431A priority Critical patent/JP6197873B2/ja
Priority to PCT/JP2013/005564 priority patent/WO2015040654A1/ja
Publication of WO2015040654A1 publication Critical patent/WO2015040654A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present disclosure relates to an information processing system, a management apparatus, an information processing method, and a program.
  • an upper limit value of power consumption allowed for the information processing apparatus may be defined.
  • the information processing apparatus includes a control unit for controlling power consumption, and controls the power consumption of the information processing apparatus so that the power consumption does not exceed the upper limit value.
  • the processor receives the clock generated by the clock generation circuit as an operation clock, and performs arithmetic processing based on the clock.
  • the processing capability of the processor is also improved. Therefore, for example, when it is necessary to improve the processing capacity of the processor due to an increase in the number of tasks waiting for processing in the processor, the clock generation circuit increases the frequency of the clock supplied to the processor.
  • the power consumption control unit controls the frequency of the output clock of the clock generation circuit within a range where the power consumption does not exceed the upper limit value.
  • the power consumption control unit changes the clock frequency using the upper limit value as a target value. Specifically, the frequency of the output clock of the clock generation circuit is changed and the power consumption is repeatedly monitored, and feedback control is performed so that the power consumption transitions to the target value.
  • the transitional period until the power consumption transition is completed is a period in which the processing capability of the processor cannot be fully utilized, and is preferably shortened.
  • the power consumption control unit sets the upper limit value as the target value and decreases the clock frequency so that the power consumption decreases to the target value.
  • the transitional period until the transition of the power consumption is completed is a period in which the state where the power consumption exceeds the upper limit value is continued, and is preferably shortened.
  • the technology disclosed in the present application aims to increase the transition speed of power consumption of the information processing apparatus and shorten the period during which the processing capacity of the processor cannot be fully utilized or the power consumption exceeds the upper limit.
  • the disclosed information processing system includes an information processing device including an arithmetic processing unit, a power consumption control unit that controls the operating frequency of the arithmetic processing unit, and a management device. Based on the difference from the target value of the power consumption of the information processing device, the control value having a value different from the target value is specified, the control value is notified to the power consumption control unit, and the power consumption control unit A frequency change amount per unit time is specified based on a difference from electric power, and the operating frequency is changed by the frequency change amount per unit time.
  • the upper limit value is set as the target value, and differs from the target value according to the difference between the power consumption and the target value.
  • FIG. 1 is a hardware configuration diagram of a computer system that performs information processing in the first embodiment.
  • the computer system 1 includes a first information processing apparatus 100 and a management apparatus 300 that are connected to each other via a network 500.
  • the first information processing apparatus 100 includes a processor 10, a memory 30, a network interface card (NIC) 40, a Phase Locked Loop (PLL) circuit 60, a DC-DC converter 70, and a power consumption control unit 80.
  • the processor 10 which is an arithmetic processing unit is connected to the memory 30 via a bus and can access the memory 30.
  • the NIC 40 performs data transfer between the first information processing apparatus 100 and the management apparatus 300 via the network 500.
  • the PLL circuit 60 is a clock generation circuit that generates a clock having a desired frequency and supplies it to the processor 10.
  • the processor 10 performs arithmetic processing using the clock received from the PLL circuit 60.
  • the DC-DC converter 70 is a power supply circuit and supplies power to the processor 10. Note that the DC-DC converter 70 may also supply power to hardware other than the processor 10, such as the memory 30, the PLL circuit 60, and the power consumption control unit 80.
  • the power consumption control unit 80 controls the power consumed by the first information processing apparatus 100.
  • the power consumption control unit 80 includes a processor 110 and a memory 130.
  • the processor 110 which is an arithmetic processing unit is connected to the memory 130 by wiring and can access the memory 130.
  • the power consumption control unit 80 may not include the memory 130.
  • the processor 110 may store a program and data used for arithmetic processing in the memory 30.
  • the power consumption control unit 80 is shown as being included in the first information processing apparatus 100, but the power consumption control unit 80 is disposed outside the first information processing apparatus 100 and is connected via the network 500. 1 The structure connected to the information processing apparatus 100 may be sufficient.
  • the management apparatus 300 includes a processor 310, a memory 330, and a NIC 340.
  • a processor 310 that is an arithmetic processing unit is connected to the memory 330 by wiring and can access the memory 330.
  • the NIC 340 performs data transfer between the management apparatus 300 and the first information processing apparatus 100 via the network 500.
  • the first information processing apparatus 100 is a server, for example, and the management apparatus 300 is a management server, for example.
  • the processors 10, 110, and 310 are electronic circuit components such as a central processing unit (CPU), a micro-processing unit (MPU), a digital signal processor (DSP), and a field-programmable gate array (FPGA).
  • , 330 are electronic circuit components such as Dynamic Random Access Memory (DRAM), Static Random Access Memory (SRAM), and flash memory.
  • the first information processing apparatus 100 is illustrated as including the memory 30, the NIC 40, the PLL circuit 60, the DC-DC converter 70, and the power consumption control unit 80 in addition to the processor 10.
  • the PLL circuit 60, the DC-DC converter 70, and the power consumption control unit 80 may be provided outside the first information processing apparatus 100.
  • the PLL circuit 60 may be built in the processor 10.
  • FIG. 6 to 9 show the control function and control flow of the management apparatus 300 for the power consumption control unit 80.
  • FIG. 2 is a diagram illustrating functional blocks of the processor 110 included in the power consumption control unit 80 and information stored in the memory 130.
  • the processor 110 implements the function of each block illustrated in FIG. 2 by executing a predetermined program stored in the memory 130, the memory 30, the memory 330, or the memory of another information processing apparatus.
  • the processor 110 functions as a first upper limit storage unit 111, a power consumption measurement unit 112, a first measurement value storage unit 113, a timer unit 114, a calculation unit 115, a task manager 116, a determination unit 117, and a setting unit 118.
  • the first upper limit storage unit 111 stores an upper limit value of power consumption of the first information processing apparatus 100.
  • the upper limit value is an example of a target value (target value) when performing power control of the first information processing apparatus 100.
  • the value stored in the first upper limit storage unit 111 is given from the management device 300, for example.
  • the power consumption measuring unit 112 measures the power consumed by the first information processing apparatus 100.
  • the power consumption may be measured by monitoring the output voltage and output current of the DC-DC converter 70.
  • the power consumption measured in this case is a value including the power consumed by other circuit elements supplied by the DC-DC converter 70 in addition to the power consumed by the processor.
  • the power consumed by the PLL circuit is also measured.
  • the power consumed by the processor 10 among the power consumption of the first information processing apparatus 100 may be measured, and the value may be used as the power consumption of the first information processing apparatus 100.
  • the power P consumed by the processor 10 can be expressed by the following formula (1), for example.
  • Equation (1) C is the total value of the capacitances of a plurality of elements included in the processor 10, V is the operating voltage of the processor 10, F is the operating frequency of the processor 10, and I is the processor 10 It is the total value of the electric current which flows in.
  • the power consumption measuring unit 112 may calculate the power consumption using, for example, Expression (1).
  • the description “measurement of power consumption of the first information processing apparatus 100” includes both the measurement of power consumption of the entire first information processing apparatus 100 and the measurement of power consumption of the processor 10. Use as meaning.
  • the power consumption measuring unit 112 measures power consumption at a fixed time interval or a time interval determined as a power consumption measurement interval described later.
  • the first measured value storage unit 113 stores the power consumption value measured by the power consumption measurement unit 112. Since the power consumption measuring unit 112 measures power consumption every predetermined time, the measurement value storage unit 113 may store and save only the newly measured values.
  • the timer unit 114 instructs the power consumption measuring unit 112 to measure the power consumption of the processor 10 at a fixed time interval or a time interval determined as a power consumption measuring interval described later.
  • the measurement of power consumption by the processor 10 may be performed at regular intervals, or may be performed at time intervals defined in a frequency change amount table 131 described later.
  • the calculation unit 115 performs various calculations necessary for controlling power consumption, for example, a process of subtracting the value stored in the first measured value storage unit 113 from the value stored in the first upper limit value storage unit 111.
  • the task manager 116 manages the amount of tasks waiting for processing in the processor 10 and makes a request to improve the operating frequency as necessary.
  • the determination unit 117 determines whether or not the measured power consumption value exceeds the upper limit value. Further, the determination unit 117 determines whether or not the operating frequency of the processor 10 should be changed based on the presence / absence of an operating frequency improvement request from the task manager 116 and the determination result of whether or not the power consumption exceeds the upper limit value. .
  • the setting unit 118 instructs the PLL circuit 60 to change the frequency of the output clock in accordance with the description in a frequency change amount table 131 described later.
  • the processor 110 the first upper limit storage unit 111 and the first measured value storage unit 113 are dedicated registers provided outside the processor 110. May be used.
  • the memory 130 stores a frequency change amount table 131.
  • the contents of the frequency change amount table 131 are illustrated in FIG.
  • the frequency change amount table 131 is a table that defines the correspondence between the difference between the upper limit value of the power consumption and the measured value and the frequency change amount of the clock output from the PLL circuit 60.
  • the frequency change amount table 131 further defines a correspondence relationship between the difference between the upper limit value of the power consumption and the measured value and the time interval at which the power consumption measurement unit 112 measures the power consumption. .
  • the description from the first row to the third row of the frequency change amount table 131 indicates a case where the measured value of power consumption is less than the upper limit value. For example, in the description of the first row of the frequency change amount table 131, if the value obtained by subtracting the measured value from the upper limit value of power consumption is 50 W or more, the frequency of the clock output from the PLL circuit 60 is increased by 200 MHz for 10 seconds. This means that the power consumption measuring unit 112 again measures the power consumption of the processor 10 later.
  • the description in the third row of the frequency change amount table 131 indicates that if the value obtained by subtracting the measured value from the upper limit value of power consumption is 0 W or more and less than 20 W, the frequency of the clock output from the PLL circuit 60 is increased by 30 MHz. This means that the power consumption measuring unit 112 again measures the power consumption of the processor 10 after 10 seconds. As in the example shown in FIG. 3, the smaller the difference between the upper limit value of power consumption and the measured value, the smaller the frequency change amount is set.
  • Descriptions in the fourth to sixth lines of the frequency change amount table 131 indicate a case where the measured power consumption value exceeds the upper limit value.
  • the description in the sixth line of the frequency change amount table 131 indicates that if the value obtained by subtracting the measured value from the upper limit value of power consumption is less than ⁇ 50 W, the frequency of the clock output from the PLL circuit 60 is decreased by 200 MHz for 10 seconds. This means that the power consumption measuring unit 112 again measures the power consumption of the processor 10 later.
  • the description in the fourth line of the frequency change amount table 131 indicates that the frequency of the clock output from the PLL circuit 60 is reduced by 30 MHz if the value obtained by subtracting the measured value from the upper limit value of power consumption is less than 0 W and ⁇ 20 W or more.
  • the power consumption measuring unit 112 again measures the power consumption of the processor 10 after 10 seconds.
  • the absolute value of the frequency change amount is set to a smaller value as the absolute value of the difference between the upper limit value of the power consumption and the measured value is smaller.
  • the specific numerical values shown in FIG. 3 are merely examples, and other numerical values may be used.
  • the frequency change amount table 131 is not necessarily stored in the memory 130, and may be stored in the memory 30 or other memory.
  • FIG. 4 is a process flowchart of the processor 110 included in the power consumption control unit 80.
  • the process of FIG. 4 is started by process 1000.
  • the first upper limit storage unit 111 stores the upper limit value of power consumption of the first information processing apparatus 100.
  • the power consumption measuring unit 112 measures the power consumption of the first information processing apparatus 100.
  • the first measurement value storage unit 113 stores the measurement value of power consumption.
  • the determination unit 117 determines whether or not a completion notification indicating that the storage of the upper limit value in the first upper limit value storage unit 111 has been completed is received from the management apparatus 300, and the process 1004 is performed until the completion notification is received. repeat.
  • step 1005 the process proceeds to step 1005. Details of the completion notification will be described later.
  • the calculation unit 115 calculates a difference value obtained by subtracting the value stored in the first measured value storage unit 113 from the value stored in the first upper limit value storage unit 111.
  • the determination unit 117 determines whether or not the measured power consumption value exceeds the upper limit value. When it is determined that the measured value exceeds the upper limit value, the process proceeds to process 1008, and when it is determined that the measured value does not exceed the upper limit value, the process proceeds to process 1007.
  • processing 1007 the determination unit 117 determines whether or not the task manager 116 makes a frequency increase request. If it is determined in process 1007 that the task manager 116 has made a frequency increase request, the process proceeds to process 1008. If it is determined that the task manager 116 has not made a frequency increase request, the process returns to process 1002.
  • the setting unit 118 refers to the frequency change amount table 131 and acquires the frequency change amount corresponding to the difference value calculated in process 1005.
  • the setting unit 118 instructs the PLL circuit 60 to change the frequency of the output clock based on the frequency change amount acquired from the frequency change amount table 131.
  • the timer unit 114 determines whether or not a predetermined time has elapsed since the power consumption measurement unit 112 performed measurement in processing 1002, and returns to processing 1002 when the predetermined time has elapsed.
  • FIG. 5 is a graph showing the transition behavior of the power consumption of the first information processing apparatus 100 when the control using the frequency change amount table 131 shown in FIG. 3 is performed.
  • the horizontal axis indicates time, and the vertical axis indicates measured power consumption.
  • 200 W is set in the first upper limit setting unit 111 as an upper limit value of power consumption is illustrated.
  • the measured value of the power consumption of the first information processing apparatus 100 indicates 130W.
  • the difference between the upper limit value and the measured value is 70W.
  • the frequency change amount table 131 when the difference between the upper limit value and the measured value is 70 W, the frequency change amount is defined as 200 MHz.
  • the frequency of the output clock of the PLL circuit 60 is controlled to increase by 200 MHz. Further, in the frequency change amount table 131, when the difference between the upper limit value and the measured value is 70 W, the power consumption measurement interval is determined to be 10 seconds. Therefore, the first information is timed at time T2 10 seconds after time T1. The power consumption of the processing apparatus 100 is measured.
  • the measured power consumption value of the first information processing apparatus 100 at time T2 is 160 W.
  • the difference between the upper limit value and the measured value is 40W.
  • the frequency change amount is defined as 100 MHz. Therefore, the frequency of the output clock of the PLL circuit 60 is controlled to increase by 100 MHz.
  • the power consumption measurement interval is determined to be 10 seconds. Therefore, the first information is timed at time T3 10 seconds after time T2. The power consumption of the processing apparatus 100 is measured.
  • the power consumption of the first information processing apparatus 100 at times T3 and T4 is measured by the same procedure.
  • the measured power consumption value of the first information processing apparatus 100 is 190 W.
  • the difference between the upper limit value and the measured value is 10W.
  • the frequency change amount table 131 when the difference between the upper limit value and the measured value is 10 W, the frequency change amount is defined as 30 MHz. Therefore, the frequency of the output clock of the PLL circuit 60 is controlled to increase by 30 MHz.
  • the power consumption measurement interval is determined to be 10 seconds. Therefore, the first information is timed at time T5 10 seconds after time T4.
  • the power consumption of the processing apparatus 100 is measured.
  • the power consumption of the first information processing apparatus 100 after time T6 is measured by the same procedure.
  • the power consumption control unit 80 calculates the difference between the upper limit value of the power consumption of the first information processing apparatus 100 and the measured value.
  • the difference is large, the clock frequency is greatly changed, and when the difference is small, the clock frequency is changed. Make small changes.
  • the power consumption measurement intervals are all defined as 10 seconds regardless of the difference between the upper limit value and the measurement value, but depending on the difference between the upper limit value and the measurement value. Different values may be specified. For example, when the absolute value of the difference between the upper limit value and the measurement value is 20 W or less, the power consumption measurement interval may be set to 20 seconds. By setting in this way, it is possible to set a wide measurement interval in the case where it is considered that the power consumption does not fluctuate in a large amount in a short period of time, and in order to measure the power consumption of the first information processing apparatus 100 The power consumption of the processor 110 used can be suppressed.
  • the frequency change amount table shown in FIG. 3 defines the frequency to be changed in one change
  • the change of the frequency is not limited to that performed with such discrete values. You may perform control which changes a frequency more continuously.
  • the frequency change amount table 131 defines the frequency change amount per unit time.
  • the value which divided the frequency change amount by the power consumption measurement interval is handled as synonymous with the frequency change amount per unit time.
  • FIG. 6 is a diagram illustrating information stored in the functional block of the processor 310 and the memory 330 included in the management apparatus 300.
  • the processor 310 implements the function of each block illustrated in FIG. 6 by executing a predetermined program stored in the memory 330, the memory 30, the memory 130, or the memory of another processing device.
  • the processor 310 functions as a second upper limit storage unit 311, a second measurement value storage unit 312, a calculation unit 313, an addition value acquisition unit 314, and a setting unit 315.
  • the second upper limit storage unit 311 stores the upper limit value of power consumption of the first information processing apparatus 100.
  • the value stored in the second upper limit storage unit 311 can be set from a user terminal connected to the management apparatus 300, for example.
  • the second measurement value storage unit 312 receives and stores the measurement result from the power consumption measurement unit 112 of the processor 110. Since the power consumption measurement unit 112 measures power consumption at predetermined time intervals, the second measurement value storage unit 312 may store only the latest measurement value.
  • the computing unit 313 performs computations necessary for processing performed by the management apparatus 300, for example, computation such as subtraction of a value stored in the second measured value storage unit 312 from a value stored in the second upper limit storage unit 311.
  • the addition value acquisition unit 314 refers to an addition value table 331 described later, and acquires an addition value corresponding to the difference between the upper limit value of power consumption calculated by the calculation unit 313 and the measurement value. The technical significance of the added value will be described later.
  • the setting unit 315 adds the addition value acquired by the addition value acquisition unit 314 to the upper limit value stored in the second upper limit value storage unit 311, and adds the added value to the first upper limit of the power consumption control unit 80.
  • the “original upper limit value” is used to mean a value stored in the second upper limit value storage unit 311 of the management apparatus 300.
  • the “control value” is added to the original upper limit value stored in the second upper limit value storage unit 311 and added to the first upper limit value storage unit 111 of the power consumption control unit 80. Is used to mean a certain value.
  • the memory 330 stores an addition value table 331.
  • the added value table 331 defines the correspondence between the difference between the upper limit value of power consumption and the measured value and the added value corresponding to the difference. For example, when the upper limit value is 200 W and the measured value is 130 W, the difference between the upper limit value and the measured value is 70 W. In the example of the addition value table 331 illustrated in FIG. 7, when the difference value is 70 W, the corresponding addition value is 50 W. In this case, 250 W obtained by adding the added value 50 W to the upper limit value 200 W is calculated as the control value.
  • the control value is stored in the first upper limit storage unit 111 of the power consumption control unit 80.
  • the processor 110 recognizes this control value stored in the first upper limit storage unit 111, which is different from the original upper limit value, as the upper limit value, and controls the power consumption of the first information processing apparatus 100.
  • the larger the absolute value of the difference between the upper limit value and the measured value the larger the absolute value of the added value is set.
  • the addition value By setting the addition value in this way, adding it to the original upper limit value, and storing it in the first upper limit storage unit 111, in a state where the difference between the upper limit value and the measured value is large, a difference larger than the actual difference It is possible to make the power consumption control unit 80 recognize as if there is. As a result, the frequency can be changed with a change amount equal to or greater than the change amount specified in the frequency change amount table 131. When the difference between the upper limit value and the measured value becomes smaller, the power consumption control unit 80 can control power consumption using the original upper limit value.
  • FIG. 8 is a process flowchart of the processor 310 included in the management apparatus 300.
  • the process of FIG. 8 starts with process 1100.
  • the second upper limit storage unit 311 stores the upper limit value of the power consumption of the processor 10.
  • the upper limit value a value input to the management apparatus 300 from an external user terminal may be used, or a value determined by the setting unit 315 based on a balance with power consumption of other information processing apparatuses may be used.
  • the second measurement value storage unit 312 accesses the processor 110, acquires a power measurement value from the power consumption measurement unit 112 or the first measurement value storage unit 113, and stores the acquired measurement value.
  • the calculation unit 313 subtracts the value stored in the second measured value storage unit 312 from the value stored in the second upper limit value storage unit 311.
  • the addition value acquisition unit 314 accesses the addition value table 331 and acquires an addition value corresponding to the difference value calculated by the calculation unit 313.
  • the calculation unit 313 calculates the control value by adding the acquired addition value to the original upper limit value stored in the second upper limit value storage unit 311.
  • the setting unit 315 stores the control value calculated by the calculation unit 313 in the first upper limit value storage unit 111 of the power consumption control unit 80.
  • the setting unit 315 notifies the power consumption control unit 80 of a completion notification indicating that storage of the control value in the first upper limit value storage unit 111 is complete.
  • FIG. 9 is used to show what transition behavior the power consumption of the first information processing apparatus 100 shows by setting the control value calculated by the management apparatus 300 in the first upper limit storage unit 111.
  • FIG. 9 is a graph showing the transition behavior of the power consumption of the first information processing apparatus 100.
  • the graph shown in FIG. 9 shows time on the horizontal axis and power consumption on the vertical axis, as in FIG.
  • 200 W is set as the upper limit value of power consumption in the second upper limit value setting unit 311 is illustrated.
  • the plots indicated by white circles are the power consumption when the control of FIG. 8 is performed by the management apparatus 300, and the plots indicated by black circles are the same values as the plots shown in FIG. To display.
  • the measured value of the power consumption of the first information processing apparatus 100 indicates 130W.
  • the difference between the upper limit value and the measured value is 70W.
  • the added value table 331 when the difference between the upper limit value and the measured value is 70 W, the added value is defined as 50 W. Therefore, the control value is 250 W obtained by adding 50 W as the addition value to 200 W as the upper limit value. Then, the control value 250 W is stored in the first upper limit storage unit 111 of the power consumption control unit 80.
  • the difference between 250 W stored in the first upper limit storage unit 111 and the measured value 130 W is 120 W. Therefore, in the frequency change amount table 131, control is performed so that the frequency of the output clock of the PLL circuit 60 is increased by 200 MHz defined as the frequency change amount when the difference between the upper limit value and the measured value is 120 W. Further, in the frequency change amount table 131, when the difference between the upper limit value and the measured value is 120 W, the power consumption measurement interval is determined to be 10 seconds. Therefore, the first information is timed at time T2 10 seconds after time T1. The power consumption of the processing apparatus 100 is measured.
  • the measured value of the power consumption of the first information processing apparatus 100 is 160W.
  • the difference between the upper limit value and the measured value is 40W.
  • the added value when the difference between the upper limit value and the measured value is 40 W is defined as 20 W. Therefore, 220 W obtained by adding 20 W as the addition value to 200 W as the upper limit value becomes the control value.
  • the control value 220 W is stored in the first upper limit storage unit 111 of the power consumption control unit 80.
  • the difference between 220W stored in the first upper limit storage unit 111 and the measured value 160W is 60W.
  • the frequency change amount table 131 control is performed so that the frequency of the output clock of the PLL circuit 60 is increased by 200 MHz defined as the frequency change amount when the difference between the upper limit value and the measured value is 60 W. Further, in the frequency change amount table 131, when the difference between the upper limit value and the measured value is 60 W, the power consumption measurement interval is determined to be 10 seconds, and therefore the first information at the timing of time T3 10 seconds after time T2. The power consumption of the processing apparatus 100 is measured.
  • the measured value of the power consumption of the first information processing apparatus 100 is 190 W.
  • the difference between the upper limit value and the measured value is 10W.
  • the added value table 331 when the difference between the upper limit value and the measured value is 10 W, the added value is defined as 0 W. Therefore, in this case, the upper limit value of 200 W becomes the control value as it is. Then, the control value 200W is stored in the first upper limit storage unit 111 of the power consumption control unit 80. Thereafter, the same control is repeated, and the power consumption at each time after time T4 is measured.
  • the value of the white circle that is controlled based on the control value calculated by the management apparatus 300 indicates the power consumption closer to the upper limit after time T3 than the value of the black circle shown in FIG. This is because the amount of increase in frequency from time T2 to time T3 is 100 MHz in the black circle, but is 200 MHz in the white circle.
  • the clock frequency can be sharply increased by using the control value set higher than the original upper limit value as the temporary upper limit value.
  • the control value is returned to the original upper limit value to control the final power consumption to the original upper limit value.
  • the upper limit value given to the power consumption control unit 80 is temporarily higher than the original upper limit value when the value obtained by subtracting the measured value from the upper limit value of power consumption is large.
  • the difference is small, it is possible to reduce the convergence time of the power consumption to the upper limit value by giving the original upper limit value.
  • FIG. 9 illustrates the case where the measured power consumption value is less than the upper limit value. Even when the measured value of power consumption exceeds the upper limit value, the convergence time to the upper limit value of power consumption is shortened by the control of the management apparatus 300 shown in FIG. 8 and the control of the power consumption control unit 80 shown in FIG. It becomes possible.
  • an upper limit value and a lower limit value that can be stored in the first upper limit storage unit 111 may be determined. For example, when the maximum power consumption is provided to prevent the hardware included in the first information processing apparatus 100 from being destroyed by overheating, or the minimum power consumption is required to ensure the reliability of the arithmetic processing by the processor 10. It may be provided. When the control value given from the management apparatus 300 exceeds the maximum power consumption defined in the first information processing apparatus 100, the maximum power consumption is stored in the first upper limit value storage unit 111. When the control value given from the management device 300 is lower than the minimum power consumption defined in the first information processing device 100, the minimum power consumption is stored in the first upper limit value storage unit 111.
  • this embodiment a method of realizing a sharp change in power consumption by giving the control value obtained by adding the added value to the original upper limit value to the power consumption control unit 80 as a temporary upper limit value.
  • This method is particularly effective when it is difficult to change the contents of the frequency change amount table 131.
  • a user who uses a commercially available server may not be able to change the power consumption control policy defined internally by the server or the specified content of the frequency change amount that is a part thereof. In such a case, it is possible to change the power consumption at a higher speed by connecting the management apparatus 300 described in the present embodiment to the server and controlling the control value given to the upper limit storage unit of the server. It becomes.
  • this embodiment is also effective for server management in which the upper limit value of power consumption is switched between daytime and nighttime when the power rate is different.
  • the output voltage of the DC-DC converter 70 that supplies power to the processor 10 is also increased. This is because when the processor 10 is operated at a high frequency, it is necessary to increase the operating speed of elements such as an inverter included in the processor 10, and for this purpose, it is necessary to increase the voltage applied to the elements such as the inverter. is there. Conversely, when the operating frequency of the processor 10 is decreased, the output voltage of the DC-DC converter 70 is also decreased. This is because if the operating frequency of the processor 10 is lowered, the operation of elements such as an inverter is maintained even if the voltage is lowered, and the power consumption of the processor 10 can be suppressed.
  • FIG. 10 is a diagram illustrating functional blocks of the processor 110 included in the power consumption control unit 80 and information stored in the memory 130. Blocks having the same functions as those described in the first embodiment and information having the same contents are denoted by the same reference numerals, and the description thereof is omitted.
  • the processor 110 implements the function of each block illustrated in FIG. 10 by executing processing based on a predetermined program stored in the memory 130, the memory 30, the memory 330, or the memory of another information processing apparatus.
  • the processor 110 functions as a frequency monitor unit 119 and a voltage monitor unit 120 in addition to the functions described in the first embodiment.
  • the frequency monitor unit 119 monitors the frequency of the clock output from the PLL circuit 60.
  • the voltage monitor unit 120 monitors the output voltage of the DC-DC converter 70.
  • the memory 130 stores a frequency-voltage correspondence table 132 in addition to the information described in the first embodiment.
  • the frequency-voltage correspondence table 132 is a table showing the correspondence between the operating frequency of the processor 10 and the operating
  • FIG. 11 is a diagram showing an example of the frequency-voltage correspondence table 132.
  • the description in the first row means that 1.8 V is required as the operating voltage when the operating frequency of the processor 10 is 3.0 GHz.
  • the higher the operating frequency the higher the operating voltage is specified.
  • the PLL circuit 60 and the DC-DC converter 70 are increased so as to increase the voltage before increasing the frequency. Is controlled.
  • the PLL circuit 60 and the DC-DC converter 70 are controlled so as to lower the voltage after the frequency is lowered.
  • FIG. 12 is a process flowchart of the processor 110 in the second embodiment.
  • the processing flow of the processor 110 in the second embodiment is the same as the processing flow of the processor 110 shown in FIG. 4 from the processing 1000 to the processing 1006 and from the processing 1009. Therefore, in FIG. 12, only the process flow after the process 1006 is shown.
  • the frequency monitoring unit 119 acquires the current clock frequency. Further, in the process 2001, the calculation unit 115 adds a frequency change amount to the current clock frequency and specifies a newly set frequency. In processing 2002, the determination unit 118 determines whether the frequency change amount is a positive value or a negative value. If it is determined in process 2002 that the frequency change amount is positive, the process proceeds to process 2003, and if it is determined that the frequency change amount is negative, the process proceeds to process 2007.
  • the setting unit 118 refers to the frequency-voltage correspondence table 132 and acquires a voltage setting value corresponding to the new clock frequency.
  • the setting unit 118 sets the output voltage of the DC-DC converter 70.
  • the determination unit 117 repeatedly determines whether or not the output voltage has reached the set value based on the monitoring result of the voltage monitor unit 120 until the set value is reached. If it is determined in process 2005 that the output voltage has reached the set value, the process proceeds to process 2006.
  • the setting unit 118 sets a new clock frequency in the PLL circuit 60, and proceeds to processing 1009 in FIG.
  • the setting unit 118 decreases the set value of the clock frequency of the PLL circuit 60 by the frequency change amount acquired in process 1006 in process 2007.
  • the determination unit 117 repeatedly determines whether or not the clock frequency has reached the set value based on the monitoring result of the frequency monitor unit 119 until the set value is reached. If it is determined in process 2008 that the clock frequency has reached the set value, the process proceeds to process 2009.
  • the setting unit 118 refers to the frequency-voltage correspondence table 132 and acquires a new voltage setting value.
  • the setting unit 118 sets a new voltage setting value in the DC-DC converter 70, and the process proceeds to process 1009 in FIG.
  • the management apparatus 300 increases the transition speed of the power consumption of the first information processing apparatus 100 and shortens the period until the power consumption converges to the upper limit value. It has a function. When the rate of increase in power consumption is increased, a state where the power consumption temporarily exceeds the upper limit value, a so-called overshoot state may occur. Further, when the rate of decrease in power consumption is increased, a state where the power consumption temporarily falls below the upper limit value, a so-called undershoot state may occur.
  • the added value table 331 described in the first and second embodiments is preferably created so as to suppress overshoot and undershoot while shortening the period until the power consumption converges to the upper limit value.
  • the fixed upper limit value is stored in the first upper limit value storage unit 111 of the power consumption control unit 80 from the setting unit 315 of the management apparatus 300, and the transition behavior of the power consumption of the first information processing apparatus 100 is confirmed.
  • an upper limit value of, for example, 200 W is input to the first upper limit value storage unit 111, and the measurement of the power consumption measurement unit 112 is performed with the upper limit value fixed Get the result.
  • the transition behavior of the power consumption obtained in this way has the same content as the graph shown in FIG. 5, the following description will be made with reference to FIG.
  • the difference between the upper limit value of power consumption (200 W) and the measured value (130 W) at time T1 is 70 W
  • the difference between the upper limit value of power consumption and the measured value (160 W) at time T2 is 40 W
  • the amount of increase in power consumption is 30W. From this, in the first information processing apparatus 100, when the difference between the upper limit value and the measured value is 70 W, it is predicted that the frequency change amount table 131 is determined so that the power consumption increases by 30 W. And even if the power consumption is increased by 30 W in the transition from time T2 to time T3, the power consumption still does not reach the upper limit value.
  • the frequency may be changed by the same amount as when the difference between the upper limit value and the measurement value is 70 W. Therefore, it is possible to create an addition value table 331 that defines the addition value when the difference value between the upper limit value and the measurement value is 40 W as the same value as the difference value 70 W at time T1, that is, 30 W.
  • the difference between the upper limit value of power consumption and the measured value (175 W) at time T3 is 25 W
  • the difference between the upper limit value of power consumption and the measured value (190 W) at time T4 is 10 W
  • the increase in power is 15W. From this, in the first information processing apparatus 100, when the difference between the upper limit value and the measured value is 25 W, it is predicted that the frequency change amount table 131 is determined so that the power consumption increases by 15 W. If the power consumption is increased by 15 W even at the transition from time T3 to time T4, it is predicted that the upper limit value will be exceeded. Therefore, it is possible to create an addition value table 331 that defines an addition value of 0 W when the difference value between the upper limit value and the measurement value is 10 W.
  • the addition value table 331 can be created by acquiring the transition behavior of the power consumption in a state where the fixed value is stored in the first upper limit storage unit 111 in advance. In order to further improve the accuracy of the added value table 331, a plurality of transition behaviors of power consumption obtained by storing a plurality of different values in the first upper limit storage unit 111 may be used. In addition to the transition behavior of power consumption, the transition behavior of the operating frequency or the transition behavior of the operating voltage of the first information processing apparatus 100 may be acquired together, and the addition value table 331 may be created based on the result. If the contents of the frequency change amount table 131 can be acquired by accessing the first information processing apparatus 100, the addition value table 331 is created based on the description contents of the frequency change amount table 131. Also good.
  • the method for controlling the power consumption of the first information processing apparatus 100 has been described.
  • the management apparatus 300 can also control power consumption including other information processing apparatuses. is there.
  • an example of a method for controlling power consumption of two information processing apparatuses will be described.
  • FIG. 13 is a hardware configuration example of the computer system in the fourth embodiment.
  • the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
  • a second information processing apparatus 200 is further added to the configuration shown in FIG.
  • the second information processing device 200 is connected to the first information processing device 100 and the management device 300 via the network 500.
  • the internal configurations of the first information processing apparatus 100 and the management apparatus 300 are the same as the contents shown in FIG.
  • the second information processing device 200 includes substantially the same internal configuration as the first information processing device 100.
  • FIG. 14 is a graph showing the transition behavior of the power consumption of the first information processing apparatus 100 and the second information processing apparatus 200.
  • FIG. 14 shows the transition behavior when each of the first information processing apparatus 100 and the second information processing apparatus 200 is not controlled by the management apparatus 300 and is controlled with the upper limit value of power consumption being constant 200 W. .
  • black circles indicate power consumption of the first information processing device, and crosses indicate power consumption of the second information processing device.
  • the second information processing apparatus 200 shows a rising trajectory that consumes more power than the first information processing apparatus 100.
  • One of the causes for the difference between the two trajectories is the difference in the contents of the frequency change amount tables of the two information processing apparatuses.
  • the change speed of the power consumption of the first information processing apparatus 100 having a slow increase speed is increased.
  • the change speed of the power consumption of the first information processing apparatus 100 is reduced.
  • the first upper limit value storage unit 111 controls the higher than the original upper limit value. Store the value temporarily.
  • the original upper limit value is stored in the first upper limit value storage unit 111.
  • FIG. 15 is a diagram illustrating information stored in the functional block of the processor 310 and the memory 330 of the management apparatus 300 used in this embodiment.
  • the same components as those shown in FIG. 6 are denoted by the same reference numerals, and description thereof is omitted.
  • the function of the processor 310 illustrated in FIG. 15 is substantially the same as the function of the processor 310 illustrated in FIG. 6, but the second measured value storage unit corresponding to the first information processing apparatus 100 is used as a measured value storage unit.
  • the third measurement value storage unit 3122 corresponding to the second information processing apparatus 200 is provided.
  • it further has the determination part 316 which determines which of the value stored in the 2nd measured value storage part and the value stored in the 3rd measured value storage part is larger.
  • FIG. 16 is a process flowchart of the processor 310 included in the management apparatus 300 according to the fourth embodiment.
  • the same processing contents as those shown in FIG. 8 are denoted by the same reference numerals, and description thereof is omitted.
  • the second measured value storage unit 312 stores the measured power consumption value of the first information processing apparatus 100.
  • the third measurement value storage unit 3122 stores the measurement value of the power consumption of the second information processing device 200.
  • the determination unit 316 determines which of the value stored in the second measurement value storage unit 312 and the value stored in the third measurement value storage unit 3122 is larger.
  • process 1203 If it is determined in process 1203 that the value stored in the second measurement value storage unit 312 is smaller than the value stored in the third measurement value storage unit 3122, the process proceeds to process 1103. In processing 1103 to processing 1106, a value obtained by adding the added value to the original upper limit value is stored in the first upper limit storage unit 111. On the other hand, when it is determined in the process 1203 that the value stored in the second measurement value storage unit 312 is larger than the value stored in the third measurement value storage unit 3122, the process proceeds to the process 1204. In process 1204, the setting unit 315 stores the original upper limit value in the first upper limit value storage unit 111 and returns to the process 1201.
  • the power consumption of the first information processing device 100 exceeds the power consumption of the second information processing device 200 while controlling the first information processing device 100 to increase the rate of increase in power consumption. And reduce the ascent rate. Thereby, it is suppressed that the power consumption of the 1st information processing apparatus 100 overshoots.
  • the fourth embodiment can be applied not only to the case of increasing the power consumption of a plurality of information processing apparatuses, but also to the case of reducing the power consumption of a plurality of information processing apparatuses.
  • the second information processing apparatus 200 that controls the first information processing apparatus 100 which has a slow power consumption decrease rate, to increase the decrease speed, while having a fast power consumption decrease speed.
  • the power consumption reduction rate is reduced.
  • the determination content of the process 1203 in FIG. 16 is changed to “is lower than the power consumption of the second information processing apparatus?”. By controlling in this way, undershoot of power consumption is suppressed.
  • FIG. 17 is a circuit block diagram of the PLL circuit 60.
  • the PLL circuit 60 includes a phase comparator 61, a charge pump circuit 62, a low pass filter 63, a voltage controlled oscillator 64, a first frequency divider 65, a second frequency divider 66, and a reference clock receiving terminal 67. And a clock output terminal 68 and a frequency setting signal receiving terminal 69.
  • the phase comparator 61 compares the phase of the reference clock received via the reference clock receiving terminal 67 with the clock received from the first frequency divider 65, and outputs a phase difference signal corresponding to the phase difference to the charge pump circuit 62. Output.
  • the charge pump circuit 62 outputs a voltage signal having a voltage corresponding to the received phase difference signal to the low-pass filter 63.
  • the low pass filter 63 removes a high frequency component of the received voltage signal and outputs a voltage control signal to the voltage controlled oscillator 64.
  • the voltage controlled oscillator 64 generates a first clock having a frequency corresponding to the received voltage control signal and outputs the first clock to the first frequency divider 65 and the second frequency divider 66.
  • the second frequency divider 66 outputs a second clock obtained by dividing the first clock by a predetermined number as an output clock of the PLL circuit 60 via the clock output terminal 68.
  • the output clock is supplied to the processor 10.
  • the first frequency divider 65 divides the received first clock by a predetermined number and supplies it to the phase comparator 61.
  • the frequency of the first clock is lock-controlled by a loop composed of the phase comparator 61, the charge pump circuit 62, the low-pass filter 63, the voltage control oscillator 64, and the first frequency divider 65.
  • the frequency dividing ratio of the first frequency divider 65 and the frequency dividing ratio of the second frequency divider 66 can be set by a frequency setting signal received via the frequency setting signal receiving terminal 69. For example, when the frequency division ratio of the first frequency divider 65 is set to 100 and the frequency division ratio of the second frequency divider 66 is set to 2, if the frequency of the reference clock is 10 MHz, the voltage-controlled oscillator 64 outputs 1 GHz. A second clock of 500 MHz is output from the second frequency divider 66 as an output clock of the PLL circuit 60. When the frequency division ratio setting of the first frequency divider 65 is changed, the frequency lock of the first clock is released, so that a certain time is required until the frequency is again locked to the frequency corresponding to the new set value.
  • the frequency division ratio setting of the second frequency divider 66 when changing the frequency division ratio setting of the second frequency divider 66 without changing the frequency division ratio setting of the first frequency divider 65, the frequency lock of the first clock is maintained. is there. Therefore, the shift to the frequency corresponding to the new set value can be performed in a shorter time than when the frequency division ratio setting of the first frequency divider 65 is changed.
  • the frequency division ratio setting of the second frequency divider 66 when it is desired to change the frequency of the output clock, the frequency division ratio setting of the second frequency divider 66 is first changed as coarse adjustment, and then the frequency division of the first frequency divider 65 is finely adjusted. Control may be performed to change the ratio setting.
  • FIG. 18 is a circuit block diagram of the DC-DC converter 70.
  • the DC-DC converter 70 includes a power source 71, a switch element 72, a duty ratio control circuit 73, an inductor 74, a diode 75, a capacitor 76, a variable resistance element 77, a differential increase circuit 78, a reference potential. And a generation circuit 79.
  • the switch element 72 is repeatedly turned on and off at a predetermined duty ratio controlled by the duty ratio control circuit 73.
  • a voltage corresponding to the duty ratio is output from the DC-DC converter 70.
  • the output voltage can be changed by controlling the variable resistance element 77 with a voltage setting signal received via the voltage setting signal receiving terminal 712.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

　開示の技術は、情報処理装置の消費電力が目標値と相違する場合に、情報処理装置の消費電力の遷移速度を向上させることを目的とする。　開示の情報処理システムは、演算処理部を含む情報処理装置と、演算処理部の動作周波数を制御する消費電力制御部と、管理装置とを有し、管理装置は、情報処理装置の消費電力と情報処理装置の消費電力の目標値との差分に基づき、目標値とは異なる値を有する制御値を特定し、制御値を消費電力制御部に通知し、消費電力制御部は、制御値と消費電力との差分に基づき、単位時間当たりの周波数変化量を特定し、前記単位時間当たりの周波数変化量で前記動作周波数を変化させる。これにより、情報処理装置の消費電力の遷移速度を向上させることができる。

Description

情報処理システム、管理装置、情報処理方法及びプログラム
　本願開示は、情報処理システム、管理装置、情報処理方法及びプログラムに関する。
　種々の情報処理を行うサーバ等の情報処理装置において、情報処理装置に許容される消費電力の上限値が規定される場合がある。情報処理装置は、消費電力を制御するための制御部を備え、消費電力が上限値を超えないよう、情報処理装置の消費電力を制御する。
　情報処理装置の消費電力を制御する方法として、情報処理装置に含まれる演算処理部であるプロセッサの動作周波数を制御する方法がある。プロセッサは、クロック生成回路により生成されたクロックを動作クロックとして受信し、そのクロックに基づいて演算処理を行う。プロセッサの動作周波数を増加させると、プロセッサの処理能力も向上する。そのため、例えばプロセッサ内で処理待ち状態のタスクが増加する等して、プロセッサの処理能力を向上させる必要がある場合には、クロック生成回路はプロセッサに供給するクロックの周波数を増加させる。しかし、プロセッサの動作周波数が上昇すると、プロセッサが消費する電力も増加してしまう。そのため消費電力制御部は、消費電力が上限値を超えない範囲でクロック生成回路の出力クロックの周波数を制御する。
特開２０１２－５１３００号公報
　情報処理装置にて実際に消費されている電力と、設定された上限値との間に乖離が生じる場合がある。例えば情報処理装置に設定される消費電力の上限値が変更された場合等である。情報処理装置の消費電力が上限値に満たない状態であって、かつ、プロセッサの処理能力を向上させる必要がある場合、消費電力制御部は、上限値を目標値としてクロック周波数を変更させる。具体的には、クロック生成回路の出力クロックの周波数の変更及び消費電力のモニタを繰り返し行い、消費電力が目標値に遷移するようフィードバック制御を行う。消費電力の遷移が完了するまでの過渡的な期間は、プロセッサの処理能力を十分に活かすことができていない期間であり、短縮されることが好ましい。
　また、情報処理装置の消費電力が上限値を超えている場合には、消費電力制御部は、上限値を目標値とし、消費電力が目標値まで低下するようクロックの周波数を低下させる。消費電力の遷移が完了するまでの過渡的な期間は、消費電力が上限値を超えている状態が継続されている期間であり、短縮されることが好ましい。
　本願開示の技術は、情報処理装置の消費電力の遷移速度を増加させ、プロセッサの処理能力を十分に活かすことができていない期間や消費電力が上限値を超えている期間を短縮することを目的とする。
　開示の情報処理システムは、演算処理部を含む情報処理装置と、演算処理部の動作周波数を制御する消費電力制御部と、管理装置とを有し、管理装置は、情報処理装置の消費電力と情報処理装置の消費電力の目標値との差分に基づき、目標値とは異なる値を有する制御値を特定し、制御値を消費電力制御部に通知し、消費電力制御部は、制御値と消費電力との差分に基づき、単位時間当たりの周波数変化量を特定し、前記単位時間当たりの周波数変化量で前記動作周波数を変化させる。
　情報処理装置の消費電力の遷移速度を増加させ、プロセッサの処理能力を十分に活かすことができない期間や消費電力が上限値を超えている期間を短縮することができる。
第１実施例におけるコンピュータシステムのハ－ドウェア構成を示す図である。 第１実施例における消費電力制御部の機能ブロック図である。 第１実施例における周波数変更値量テーブルの例を示す図である。 第１実施例における消費電力制御部の処理フローチャートである。 第１実施例における消費電力の遷移挙動を示すグラフである。 第１実施例における管理装置の機能ブロック図である。 第１実施例における加算値テーブルの例を示す図である。 第１実施例における管理装置の処理フローチャートである。 第１実施例における消費電力の遷移挙動を示すグラフである。 第２実施例における消費電力制御部の機能ブロック図である。 第２実施例における周波数－電圧対応テーブルの例を示す図である。 第２実施例における消費電力制御部の処理フローチャートである。 第４実施例におけるコンピュータシステムのハードウェア構成を示す図である。 第４実施例における消費電力の遷移挙動を示すグラフである。 第４実施例における管理装置の機能ブロック図である。 第４実施例における管理装置の処理フローチャートである。 ＰＬＬ回路の回路構成を示す図である。 ＤＣ－ＤＣコンバータの回路構成を示す図である。
　＜第１実施例＞
　第１実施例では、情報処理装置で消費されている電力が上限値と乖離している場合に、上限値を目標値とし、消費電力と目標値との差分に応じて、目標値とは異なる値を有する制御値を用いて消費電力制御を行うことにより、消費電力の遷移速度を増加させるものである。
　図１は、第１実施例における情報処理を行うコンピュータシステムのハードウェア構成図である。コンピュータシステム１は、互いにネットワーク５００を介して接続された第１情報処理装置１００と管理装置３００を有する。第１情報処理装置１００は、プロセッサ１０と、メモリ３０と、ネットワークインターフェースカード（ＮＩＣ）４０と、Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ（ＰＬＬ）回路６０と、ＤＣ－ＤＣコンバータ７０と、消費電力制御部８０とを有する。演算処理部であるプロセッサ１０はメモリ３０にバスで接続され、メモリ３０にアクセスすることができる。ＮＩＣ４０は、ネットワーク５００を介して第１情報処理装置１００と管理装置３００との間でのデータ転送を行う。ＰＬＬ回路６０はクロック生成回路であり、所望の周波数を有するクロックを生成し、プロセッサ１０に供給する。プロセッサ１０はＰＬＬ回路６０から受信したクロックを用いて演算処理を行う。ＤＣ－ＤＣコンバータ７０は電力供給回路であり、プロセッサ１０に電力を供給する。尚、ＤＣ－ＤＣコンバータ７０は、プロセッサ１０以外のハードウェア、例えばメモリ３０やＰＬＬ回路６０や消費電力制御部８０にも電力供給を行ってもよい。消費電力制御部８０は、第１情報処理装置１００で消費される電力の制御を行う。
　消費電力制御部８０は、プロセッサ１１０とメモリ１３０とを有する。演算処理部であるプロセッサ１１０はメモリ１３０に配線で接続され、メモリ１３０にアクセスすることができる。尚、消費電力制御部８０は、メモリ１３０を有していなくともよい。この場合、プロセッサ１１０は、演算処理に用いるプログラムやデータをメモリ３０に格納してもよい。また図１では、消費電力制御部８０を第１情報処理装置１００に含まれる構成として示したが、消費電力制御部８０が第１情報処理装置１００の外部に配置され、ネットワーク５００を介して第１情報処理装置１００に接続される構成であってもよい。
　管理装置３００は、プロセッサ３１０と、メモリ３３０と、ＮＩＣ３４０とを有する。演算処理部であるプロセッサ３１０はメモリ３３０に配線で接続され、メモリ３３０にアクセスすることができる。ＮＩＣ３４０は、ネットワーク５００を介して管理装置３００と第１情報処理装置１００との間のデータ転送を行う。
　第１情報処理装置１００は例えばサーバであり、管理装置３００は例えば管理サーバである。プロセッサ１０、１１０、３１０は、Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ（ＣＰＵ）、Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ（ＭＰＵ）、Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ（ＤＳＰ）、Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ（ＦＰＧＡ）等の電子回路部品であり、メモリ３０、１３０、３３０は、Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ（ＤＲＡＭ）、Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ（ＳＲＡＭ）、フラッシュメモリ等の電子回路部品である。
　図１においては、第１情報処理装置１００はプロセッサ１０の他に、メモリ３０、ＮＩＣ４０、ＰＬＬ回路６０、ＤＣ－ＤＣコンバータ７０および消費電力制御部８０を含むものとして図示した。しかしプロセッサ１０以外の構成は、いずれも第１情報処理装置１００の内部に含まれる必要はない。例えばＰＬＬ回路６０やＤＣ－ＤＣコンバータ７０や消費電力制御部８０は、第１情報処理装置１００の外部に設けられてもよい。またＰＬＬ回路６０はプロセッサ１０に内蔵されてもよい。
　以下に示す図２から図５は、消費電力制御部８０の機能及び消費電力制御部８０が行う消費電力の制御方法に関して説明するものである。また図６から図９は、消費電力制御部８０に対する管理装置３００の制御機能及び制御フローを示すものである。
　図２は、消費電力制御部８０の有するプロセッサ１１０の機能ブロック、およびメモリ１３０に格納される情報を示す図である。プロセッサ１１０は、メモリ１３０、メモリ３０、メモリ３３０又は他の情報処理装置のメモリに格納された所定のプログラムを実行することにより、図２に示す各ブロックの機能を実現する。プロセッサ１１０は、第１上限値格納部１１１、消費電力測定部１１２、第１測定値格納部１１３、タイマー部１１４、演算部１１５、タスクマネージャ１１６、判定部１１７および設定部１１８として機能する。
　第１上限値格納部１１１は、第１情報処理装置１００の消費電力の上限値を格納する。上限値は、第１情報処理装置１００の電力制御を行う際のターゲットとなる値（目標値）の一例である。第１上限値格納部１１１に格納される値は、例えば管理装置３００から与えられる。消費電力測定部１１２は、第１情報処理装置１００で消費されている電力を測定する。消費電力の測定方法としては種々の方法が適用可能である。例えばＤＣ－ＤＣコンバータ７０の出力電圧及び出力電流をモニタすることにより消費電力を測定してもよい。この場合に測定される消費電力は、プロセッサで消費される電力に加え、ＤＣ－ＤＣコンバータ７０が電力を供給する他の回路素子で消費される電力も含めた値となる。例えばＤＣ－ＤＣコンバータ７０がＰＬＬ回路６０にも電力供給を行う場合は、ＰＬＬ回路にて消費される電力も含めて測定される。消費電力の別の測定方法としては、第１情報処理装置１００の消費電力のうち、プロセッサ１０で消費される電力を測定し、その値を第１情報処理装置１００の消費電力としてもよい。プロセッサ１０で消費される電力Ｐは、例えば以下の式（１）で表すことができる。
式（１）：
Figure JPOXMLDOC01-appb-M000001
　式（１）において、Ｃはプロセッサ１０に含まれる複数の素子の静電容量の合計値であり、Ｖはプロセッサ１０の動作電圧であり、Ｆはプロセッサ１０の動作周波数であり、Ｉはプロセッサ１０内で流れる電流の合計値である。消費電力測定部１１２は、例えば式（１）を用いて消費電力を算出してもよい。本明細書において、「第１情報処理装置１００の消費電力の測定」という記載は、第１情報処理装置１００全体の消費電力を測定するものと、プロセッサ１０の消費電力を測定するものの両方を含む意味として用いる。消費電力測定部１１２は、一定の時間間隔、または後述する消費電力測定間隔として定められた時間間隔にて消費電力を測定する。
　第１測定値格納部１１３は、消費電力測定部１１２によって測定された消費電力の値を格納する。消費電力測定部１１２は所定時間毎に消費電力の測定を行うため、測定値格納部１１３は新たに測定された測定値のみを格納して保存するようにしてもよい。
　タイマー部１１４は、一定の時間間隔、または後述する消費電力測定間隔として定められた時間間隔にて、プロセッサ１０の消費電力を測定するよう消費電力測定部１１２に指示する。プロセッサ１０による消費電力の測定は、一定の間隔で行ってもよく、後述する周波数変更量テーブル１３１に規定される時間間隔で行ってもよい。
　演算部１１５は、消費電力の制御に必要な種々の演算、例えば第１上限値格納部１１１に格納された値から、第１測定値格納部１１３に格納された値を減算する処理を行う。タスクマネージャ１１６は、プロセッサ１０内で処理待ち状態にあるタスクの量などを管理し、必要に応じて動作周波数の向上要求を行う。判定部１１７は、演算部１１５の演算結果に基づき、消費電力の測定値が上限値を超えているか否かの判定を行う。また判定部１１７は、タスクマネージャ１１６からの動作周波数向上要求の有無及び消費電力が上限値を超えているか否かの判定の結果に基づき、プロセッサ１０の動作周波数を変更すべきか否かを判定する。設定部１１８は、判定部１１７の判定結果に基づき、後述する周波数変更量テーブル１３１の記載内容に沿って、ＰＬＬ回路６０に出力クロックの周波数の変更を指示する。尚、ここに示した機能の全てがプロセッサ１１０で実現される必要はなく、例えば第１上限値格納部１１１や第１測定値格納部１１３は、プロセッサ１１０の外部に設けられた専用のレジスタ等を用いてもよい。
　メモリ１３０は周波数変更量テーブル１３１を格納する。周波数変更量テーブル１３１の内容を図３に例示する。周波数変更量テーブル１３１は、消費電力の上限値と測定値との差分と、ＰＬＬ回路６０が出力するクロックの周波数変更量との対応関係を規定するテーブルである。また図３に示す例において、周波数変更量テーブル１３１は更に、消費電力の上限値と測定値との差分と、消費電力測定部１１２が消費電力の測定を行う時間間隔との対応関係も規定する。
　周波数変更量テーブル１３１の第１行から第３行の記載は、消費電力の測定値が上限値に満たない場合を示している。例えば周波数変更量テーブル１３１の第１行の記載は、消費電力の上限値から測定値を減算した値が５０Ｗ以上であれば、ＰＬＬ回路６０から出力されるクロックの周波数を２００ＭＨｚ増加させ、１０秒後に再度、消費電力測定部１１２にプロセッサ１０の消費電力を測定させることを意味する。また周波数変更量テーブル１３１の第３行の記載は、消費電力の上限値から測定値を減算した値が０Ｗ以上かつ２０Ｗ未満であれば、ＰＬＬ回路６０から出力されるクロックの周波数を３０ＭＨｚ増加させ、１０秒後に再度、消費電力測定部１１２にプロセッサ１０の消費電力を測定させることを意味している。図３に示す例のように、消費電力の上限値と測定値の差分が小さいほど、周波数変更量は小さい値に設定される。
　周波数変更量テーブル１３１の第４行から第６行の記載は、消費電力の測定値が上限値を超えている場合を示している。周波数変更量テーブル１３１の第６行の記載は、消費電力の上限値から測定値を減算した値が－５０Ｗ未満であれば、ＰＬＬ回路６０から出力されるクロックの周波数を２００ＭＨｚ減少させ、１０秒後に再度、消費電力測定部１１２にプロセッサ１０の消費電力を測定させることを意味している。また周波数変更量テーブル１３１の第４行の記載は、消費電力の上限値から測定値を減算した値が０Ｗ未満かつ－２０Ｗ以上であれば、ＰＬＬ回路６０から出力されるクロックの周波数を３０ＭＨｚ減少させ、１０秒後に再度、消費電力測定部１１２にプロセッサ１０の消費電力を測定させることを意味している。図３に示す例のように、消費電力の上限値と測定値の差分の絶対値が小さいほど、周波数変更量の絶対値は小さい値に設定される。尚、図３に示される具体的な数値はあくまでも一例であり、他の数値であってもよい。また、周波数変更量テーブル１３１は必ずしもメモリ１３０に格納される必要はなく、メモリ３０やその他のメモリに格納されてもよい。
　図４は、消費電力制御部８０の有するプロセッサ１１０の処理フローチャートである。図４の処理は処理１０００により開始される。処理１００１において、第１上限値格納部１１１が、第１情報処理装置１００の消費電力の上限値を格納する。処理１００２において消費電力測定部１１２が、第１情報処理装置１００の消費電力を測定する。処理１００３において、第１測定値格納部１１３が、消費電力の測定値を格納する。処理１００４において判定部１１７が、第１上限値格納部１１１への上限値の格納が終了したことを示す完了通知を管理装置３００から受けたか否かを判定し、完了通知を受けるまで処理１００４を繰り返す。処理１００４において判定部１１７が完了通知を受けたと判定すると処理１００５へ移行する。完了通知についての詳細は後述する。処理１００５において演算部１１５が、第１上限値格納部１１１に格納された値から、第１測定値格納部１１３に格納された値を減算した差分値を算出する。処理１００６において判定部１１７が、消費電力の測定値が上限値を超えているか否かを判定する。測定値が上限値を超えていると判定された場合は、処理１００８へ移行し、測定値が上限値を超えていないと判定された場合は、処理１００７へ移行する。処理１００７において判定部１１７が、タスクマネージャ１１６が周波数増加要求を行っているか否かを判定する。処理１００７において、タスクマネージャ１１６が周波数増加要求を行っていると判定された場合は処理１００８へ移行し、タスクマネージャ１１６が周波数増加要求を行っていないと判定された場合は処理１００２へ戻る。
　処理１００８において設定部１１８が、周波数変更量テーブル１３１を参照し、処理１００５で算出された差分値に対応する周波数変更量を取得する。処理１００９において設定部１１８が、周波数変更量テーブル１３１から取得された周波数変更量に基づいて、出力クロックの周波数を変更するようＰＬＬ回路６０に指示する。処理１０１０においてタイマー部１１４が、処理１００２にて消費電力測定部１１２が測定を行ってから所定時間が経過したか否かを判断し、所定時間が経過した場合に処理１００２に戻る。
　図５は、図３に示す周波数変更量テーブル１３１を用いた制御が行われた場合の、第１情報処理装置１００の消費電力の遷移挙動を示すグラフである。図５に示されるグラフは、横軸に時間、縦軸に消費電力の測定値を示している。消費電力の上限値として２００Ｗが第１上限値設定部１１１に設定されている場合を例示する。時刻Ｔ１においては、第１情報処理装置１００の消費電力の測定値は１３０Ｗを示している。この場合、上限値と測定値の差分は７０Ｗである。周波数変更量テーブル１３１において、上限値と測定値の差分が７０Ｗの場合は、周波数変更量が２００ＭＨｚと規定されている。よって、ＰＬＬ回路６０の出力クロックの周波数は２００ＭＨｚ増加するよう制御される。また周波数変更量テーブル１３１において、上限値と測定値の差分が７０Ｗの場合は、消費電力測定間隔は１０秒と定められているので、時刻Ｔ１の１０秒後の時刻Ｔ２のタイミングで第１情報処理装置１００の消費電力の測定が行われる。
　次に、時刻Ｔ２における第１情報処理装置１００の消費電力の測定値は１６０Ｗを示している。この場合、上限値と測定値の差分は４０Ｗである。周波数変更量テーブル１３１において、上限値と測定値の差分が４０Ｗの場合は、周波数変更量が１００ＭＨｚと規定されている。よって、ＰＬＬ回路６０の出力クロックの周波数は１００ＭＨｚ増加するよう制御される。また周波数変更量テーブル１３１において、上限値と測定値の差分が４０Ｗの場合は、消費電力測定間隔は１０秒と定められているので、時刻Ｔ２の１０秒後の時刻Ｔ３のタイミングで第１情報処理装置１００の消費電力測定が行われる。
　同様の手順により時刻Ｔ３、Ｔ４における第１情報処理装置１００の消費電力が測定される。時刻Ｔ４においては、第１情報処理装置１００の消費電力の測定値は１９０Ｗを示している。この場合、上限値と測定値の差分は１０Ｗである。周波数変更量テーブル１３１において、上限値と測定値の差分が１０Ｗの場合は、周波数変更量が３０ＭＨｚと規定されている。よって、ＰＬＬ回路６０の出力クロックの周波数は３０ＭＨｚ増加するよう制御される。また周波数変更量テーブル１３１において、上限値と測定値の差分が１０Ｗの場合は、消費電力測定間隔は１０秒と定められているので、時刻Ｔ４の１０秒後の時刻Ｔ５のタイミングで第１情報処理装置１００の消費電力測定が行われる。同様の手順により時刻Ｔ６以降の第１情報処装置１００の消費電力が測定される。
　このように消費電力制御部８０は、第１情報処理装置１００の消費電力の上限値と測定値の差分を算出し、差分が大きいときはクロック周波数を大きく変化させ、差分が小さくなるとクロック周波数を小さく変化させる。
　尚、図３に示す周波数変更量テーブル１３１では、消費電力測定間隔は、上限値と測定値との差分に依らず全て１０秒と規定されているが、上限値と測定値との差分に応じて異なる値を規定してもよい。例えば上限値と測定値との差分の絶対値が２０Ｗ以下である場合に、消費電力測定間隔を２０秒とするなど、他に比べて長い時間を設定してもよい。このように設定することで、消費電力が短期間に大量に変動することが少ないと考えられる場合において測定間隔を広く設定することができ、第１情報処理装置１００の消費電力を測定するために使用されるプロセッサ１１０の消費電力を抑制することができる。
　また、図３に示す周波数変更量テーブルは一回の変更において変化させる周波数を規定しているが、周波数の変更はこのような離散的な値で行うものに限られない。より連続的に周波数を変化させる制御を行ってもよい。その場合は、周波数変更量テーブル１３１には単位時間当たりの周波数変化量が規定される。尚、本願明細では、図３のように離散的に周波数を変更させる場合においては、周波数変更量を消費電力測定間隔で除算した値を、単位時間当たりの周波数変化量と同義のものとして扱う。
　ここまで図２から図５を用いて、消費電力制御部８０の機能及び制御方法を説明した。次に、図６から図９を用いて、消費電力制御部８０に対する管理装置３００の機能及び制御方法を説明する。
　図６は、管理装置３００が有するプロセッサ３１０の機能ブロック及びメモリ３３０に格納される情報を示す図である。プロセッサ３１０は、メモリ３３０、メモリ３０、メモリ１３０又は他の処理装置のメモリに格納された所定のプログラムを実行することにより、図６に示す各ブロックの機能を実現する。プロセッサ３１０は、第２上限値格納部３１１、第２測定値格納部３１２、演算部３１３、加算値取得部３１４、および設定部３１５として機能する。
　第２上限値格納部３１１は、第１情報処理装置１００の消費電力の上限値を格納する。第２上限値格納部３１１に格納される値は、例えば管理装置３００に接続されるユーザ端末から設定可能である。第２測定値格納部３１２は、プロセッサ１１０の消費電力測定部１１２から測定結果を受信して格納する。消費電力測定部１１２は、所定の時間間隔で消費電力の測定を行うため、第２測定値格納部３１２は最新の測定値のみを保存するようにしてもよい。演算部３１３は、管理装置３００の行う処理に必要な演算、例えば第２上限値格納部３１１に格納された値から第２測定値格納部３１２に格納された値の減算等の演算を行う。加算値取得部３１４は、後述する加算値テーブル３３１を参照し、演算部３１３により算出された消費電力の上限値と測定値の差分に対応する加算値を取得する。加算値の技術的意義については後述する。設定部３１５は、加算値取得部３１４によって取得された加算値を、第２上限値格納部３１１に格納された上限値に足し合わせ、足し合わせた値を、消費電力制御部８０の第１上限値格納部１１１に格納する。本明細において「本来の上限値」とは、管理装置３００の第２上限値格納部３１１に格納される値を意味するものとして使用する。また本明細書において「制御値」とは、第２上限値格納部３１１に格納された本来の上限値に加算値を足し合わせ、消費電力制御部８０の第１上限値格納部１１１に格納される値を意味するものとして使用する。
　メモリ３３０は、加算値テーブル３３１を格納する。ここで加算値の技術的意義について、図７に示す加算値テーブル３３１の一例を用いて説明する。加算値テーブル３３１は、消費電力の上限値と測定値との差分と、その差分に対応する加算値との対応関係を規定するものである。例えば上限値が２００Ｗであって測定値が１３０Ｗである場合は、上限値と測定値との差分は７０Ｗである。図７に示す加算値テーブル３３１の例では、差分値が７０Ｗの場合、対応する加算値は５０Ｗである。この場合、加算値５０Ｗを上限値２００Ｗに加えた２５０Ｗが制御値として算出される。制御値は、消費電力制御部８０の第１上限値格納部１１１に格納される。プロセッサ１１０は、第１上限値格納部１１１に格納される、本来の上限値とは異なるこの制御値を上限値として認識、第１情報処理装置１００の消費電力の制御を行うことになる。
　図７に示す加算値テーブル３３１の例では、上限値と測定値との差分の絶対値が大きいほど、加算値の絶対値が大きく設定されている。このように加算値を設定し、本来の上限値に加算して第１上限値格納部１１１に格納することにより、上限値と測定値の差分が大きい状態においては、実際の差分よりも大きな差分があるかのように消費電力制御部８０に認識させることができる。これによって、周波数変更量テーブル１３１に規定される変更量以上の変更量で周波数を変更させることができる。そして、上限値と測定値の差分が小さくなると、消費電力制御部８０に本来の上限値を用いた消費電力の制御をさせることができる。
　図８は、管理装置３００の有するプロセッサ３１０の処理フローチャートである。図８の処理は処理１１００により開始する。処理１１０１において第２上限値格納部３１１が、プロセッサ１０の消費電力の上限値を格納する。上限値は、外部のユーザ端末から管理装置３００に入力される値を用いてもよく、または設定部３１５が他の情報処理装置の消費電力とのバランスに基づいて定める値を用いてもよい。処理１１０２において第２測定値格納部３１２が、プロセッサ１１０にアクセスして消費電力測定部１１２もしくは第１測定値格納部１１３から電力の測定値を取得し、取得した測定値を格納する。処理１１０３において演算部３１３が、第２上限値格納部３１１に格納された値から第２測定値格納部３１２に格納された値を減算する。処理１１０４において加算値取得部３１４が、加算値テーブル３３１にアクセスし、演算部３１３によって算出された差分値に対応する加算値を取得する。処理１１０５において演算部３１３が、取得した加算値を第２上限値格納部３１１に格納された本来の上限値に加算して制御値を算出する。処理１１０６において設定部３１５が、演算部３１３によって算出された制御値を、消費電力制御部８０の第１上限値格納部１１１に格納する。処理１１０７において設定部３１５は、第１上限値格納部１１１への制御値の格納が終了したことを示す完了通知を、消費電力制御部８０へ通知する。
　次に、管理装置３００により算出された制御値を第１上限値格納部１１１に設定することにより、第１情報処理装置１００の消費電力がどのような遷移挙動を示すかについて、図９を用いて説明する。図９は、第１情報処理装置１００の消費電力の遷移挙動を示すグラフである。図９に示されるグラフは、図５と同様に、横軸に時間、縦軸に消費電力を示している。消費電力の上限値として２００Ｗが第２上限値設定部３１１に設定されている場合を例示する。尚、白丸で示すプロットが、管理装置３００による図８の制御が行われた場合の消費電力であり、黒丸で示すプロットは、図５に示すプロットと同一の値であって、比較のために表示するものである。
　まず時刻Ｔ１においては、第１情報処理装置１００の消費電力の測定値は１３０Ｗを示している。この場合、上限値と測定値の差分は７０Ｗである。加算値テーブル３３１において、上限値と測定値の差分が７０Ｗの場合は加算値が５０Ｗと規定されている。よって、上限値である２００Ｗに、加算値である５０Ｗを加えた２５０Ｗが制御値となる。そして制御値２５０Ｗが消費電力制御部８０の第１上限値格納部１１１に格納される。
　第１上限値格納部１１１に格納された２５０Ｗと測定値１３０Ｗとの差分は１２０Ｗである。よって、周波数変更量テーブル１３１において、上限値と測定値の差分が１２０Ｗの場合の周波数変更量として規定される２００ＭＨｚだけ、ＰＬＬ回路６０の出力クロックの周波数が増加するよう制御される。また周波数変更量テーブル１３１において、上限値と測定値の差分が１２０Ｗの場合は、消費電力測定間隔は１０秒と定められているので、時刻Ｔ１の１０秒後の時刻Ｔ２のタイミングで第１情報処理装置１００の消費電力の測定が行われる。
　次に、時刻Ｔ２においては、第１情報処理装置１００の消費電力の測定値は１６０Ｗを示している。この場合、上限値と測定値の差分は４０Ｗである。加算値テーブル３３１において、上限値と測定値の差分が４０Ｗの場合の加算値は２０Ｗと規定されている。よって、上限値である２００Ｗに、加算値である２０Ｗを加えた２２０Ｗが制御値となる。そして制御値２２０Ｗが消費電力制御部８０の第１上限値格納部１１１に格納される。第１上限値格納部１１１に格納された２２０Ｗと測定値１６０Ｗとの差分は６０Ｗである。よって、周波数変更量テーブル１３１において、上限値と測定値の差分が６０Ｗの場合の周波数変更量として規定される２００ＭＨｚだけ、ＰＬＬ回路６０の出力クロックの周波数が増加するよう制御される。また周波数変更量テーブル１３１において、上限値と測定値の差分が６０Ｗの場合は、消費電力測定間隔は１０秒と定められているので、時刻Ｔ２の１０秒後の時刻Ｔ３のタイミングで第１情報処理装置１００の消費電力の測定が行われる。
　更に、時刻Ｔ３においては、第１情報処理装置１００の消費電力の測定値は１９０Ｗを示している。この場合、上限値と測定値の差分は１０Ｗである。加算値テーブル３３１において、上限値と測定値の差分が１０Ｗの場合は加算値が０Ｗと規定されている。よってこの場合は、上限値である２００Ｗがそのまま制御値となる。そして制御値２００Ｗが消費電力制御部８０の第１上限値格納部１１１に格納される。以下、同様の制御を繰り返して時刻Ｔ４以降の各時刻における消費電力が測定される。
　ここで、管理装置３００が算出する制御値に基づく制御を行った白丸の値は、図５で示した黒丸の値よりも、時刻Ｔ３以降においては上限値に近い消費電力を示している。これは、時刻Ｔ２から時刻Ｔ３への周波数の増加量が、黒丸では１００ＭＨｚであったのに対し、白丸では２００ＭＨｚとなったことに起因する。つまり、白丸の制御においては、本来の上限値よりも高い値に設定された制御値を一時的な上限値として用いることにより、クロック周波数を急峻に上昇させることができた。また、消費電力の測定値が本来の上限値に近づいた場合には、制御値を本来の上限値に戻すことにより、最終的な消費電力を本来の上限値に抑えるよう制御している。このように、本実施例においては、消費電力制御部８０に与える上限値を、消費電力の上限値から測定値を差し引いた値が大きい場合には一時的に、本来の上限値よりも高い値を与え、差分が小さい場合は本来の上限値を与えることにより、消費電力の上限値への収束時間を短縮することが可能となる。
　図９では消費電力の測定値が、上限値に満たない場合について説明した。消費電力の測定値が上限値を上回っている場合も、図８に示す管理装置３００の制御及び図４に示す消費電力制御部８０の制御により、消費電力の上限値への収束時間を短縮することが可能となる。
　尚、第１情報処理装置１００において、第１上限値格納部１１１に格納し得る値の上限値と下限値が定められている場合がある。例えば第１情報処理装置１００に含まれるハードウェアが過熱によって破壊されることを防止するために最大消費電力が設けられる場合や、プロセッサ１０による演算処理の信頼性を確保するために最低消費電力が設けられている場合がある。管理装置３００から与えられる制御値が、第１情報処理装置１００内において規定された最大消費電力を超える場合は、最大消費電力を第１上限値格納部１１１に格納する。また、管理装置３００から与えられる制御値が、第１情報処理装置１００内において規定された最低消費電力を下回る場合は、最低消費電力を第１上限値格納部１１１に格納する。
　このように本実施例においては、本来の上限値に加算値を足し合わせた制御値を、一時的な上限値として消費電力制御部８０に与えることで、急峻な消費電力変更を実現する方法を説明した。この方法は、周波数変更量テーブル１３１の内容を変更することが困難な場合に特に有効である。例えば市販のサーバを利用するユーザは、そのサーバが内部で規定している消費電力制御ポリシーまたはその一部である周波数変更量の規定内容を変更することができない場合がある。そのような場合、本実施例にて説明した管理装置３００をサーバに接続し、サーバの上限値格納部に対して与える制御値を制御することにより、より高速に消費電力を変化させることが可能となる。また、例えば電力料金の異なる日中と夜間とで消費電力の上限値を切り替えるようなサーバの管理にも、本実施例は有効である。
　＜第２実施例＞
　第１実施例においては、第１情報処理装置１００の消費電力を制御するために、プロセッサ１０の動作周波数を変更する手法について説明した。第２実施例では、プロセッサ１０の動作周波数の変更に加え、プロセッサ１０の動作電圧も変更する手法について説明する。
　第２実施例においては、プロセッサ１０の動作周波数を増加させる場合は、プロセッサ１０へ電力を供給するＤＣ－ＤＣコンバータ７０の出力電圧も上昇させる。これは、プロセッサ１０を高い周波数で動作させる場合は、プロセッサ１０内に含まれるインバータ等の素子の動作速度を高める必要があり、そのためにはインバータ等の素子に与える電圧を高める必要があるためである。逆に、プロセッサ１０の動作周波数を減少させる場合は、ＤＣ－ＤＣコンバータ７０の出力電圧も減少させる。これは、プロセッサ１０の動作周波数を低下させるのであれは、電圧を下げてもインバータ等の素子の動作は維持され、プロセッサ１０の消費電力を抑えることができるからである。
　図１０は、消費電力制御部８０が有するプロセッサ１１０の機能ブロックと、メモリ１３０に格納される情報を示す図である。第１実施例にて説明した機能と同一の機能を有するブロック、および同一の内容を有する情報については同一の参照番号を付し、説明を省略する。プロセッサ１１０は、メモリ１３０、メモリ３０、メモリ３３０又は他の情報処理装置のメモリに格納された所定のプログラムによる処理を実行することにより、図１０に示す各ブロックの機能を実現する。プロセッサ１１０は、第１実施例にて説明した各機能に加え、周波数モニタ部１１９及び電圧モニタ部１２０として機能する。周波数モニタ部１１９は、ＰＬＬ回路６０から出力されるクロックの周波数をモニタする。電圧モニタ部１２０は、ＤＣ－ＤＣコンバータ７０の出力電圧をモニタする。メモリ１３０には、第１実施例にて説明した情報に加え、周波数－電圧対応テーブル１３２を格納する。周波数－電圧対応テーブル１３２は、プロセッサ１０の動作周波数と動作電圧との対応関係を示すテーブルである。
　図１１は、周波数－電圧対応テーブル１３２の一例を示す図である。図１１に示す例では、例えば第１行の記載は、プロセッサ１０の動作周波数が３．０ＧＨｚである場合は、動作電圧として１．８Ｖを必要とすることを意味する。図１１の周波数－電圧対応テーブル１３２に示すように、動作周波数が高くなるほど、動作電圧も高くなるよう規定される。ここで、周波数変更に伴うプロセッサ１０内での演算処理のエラー発生を抑制するために、周波数を増加させる場合は、周波数を増加させる前に電圧を増加させるようＰＬＬ回路６０及びＤＣ－ＤＣコンバータ７０の制御が行われる。周波数を低下させる場合は、周波数を低下させた後で、電圧を低下させるようＰＬＬ回路６０及びＤＣ－ＤＣコンバータ７０の制御が行われる。
　図１２は、第２実施例におけるプロセッサ１１０の処理フローチャートである。第２実施例におけるプロセッサ１１０の処理フローは、図４に示したプロセッサ１１０の処理フローと、処理１０００から処理１００６、および処理１００９以降は同一である。よって図１２では、処理１００６以降の処理フローのみを示す。
　処理１００６において設定部１１８が周波数変更量を決定した後、処理２００１において周波数モニタ部１１９が、現状のクロック周波数を取得する。また、処理２００１において演算部１１５が、現状のクロック周波数に周波数変更量を加算して新たに設定する周波数を特定する。処理２００２において、判定部１１８が、周波数変更量がプラスの値であるか、マイナスの値であるかを判定する。処理２００２において、周波数変更量がプラスであると判定された場合は、処理２００３へ移行し、周波数変更量がマイナスであると判定された場合は、処理２００７へ移行する。
　処理２００３において設定部１１８が、周波数－電圧対応テーブル１３２を参照し、新しいクロック周波数に対応する電圧設定値を取得する。処理２００４において設定部１１８が、ＤＣ－ＤＣコンバータ７０の出力電圧を設定する。処理２００５において判定部１１７が、電圧モニタ部１２０のモニタ結果に基づき、出力電圧が設定値に達したか否かの判定を、設定値に達するまで繰り返し行う。処理２００５において出力電圧が設定値に達したと判定されると、処理２００６へ移行する。処理２００６において設定部１１８が、新しいクロック周波数をＰＬＬ回路６０に設定し、図４の処理１００９へ移行する。
　また処理２００２において周波数変更量がマイナスであると判定された場合は、処理２００７において設定部１１８が、ＰＬＬ回路６０のクロック周波数の設定値を、処理１００６で取得された周波数変化量だけ減少させる。処理２００８において判定部１１７が、周波数モニタ部１１９のモニタ結果に基づき、クロック周波数が設定値となったか否かの判定を、設定値になるまで繰り返し行う。処理２００８においてクロック周波数が設定値に達したと判定されると、処理２００９に移行する。処理２００９において、設定部１１８が周波数－電圧対応テーブル１３２を参照し、新しい電圧設定値を取得する。処理２０１０において設定部１１８が、ＤＣ－ＤＣコンバータ７０に新しい電圧設定値を設定し、図４の処理１００９へ移行する。
　このようにプロセッサ１０の動作周波数を増加させる場合は、先にＤＣ－ＤＣコンバータ７０の出力電圧を増加させてからＰＬＬ回路６０の出力クロックの周波数を増加させる。一方、プロセッサ１０の動作周波数を低下させる場合は、先にＰＬＬ回路６０の出力クロックの周波数を低下させてからＤＣ－ＤＣコンバータ７０の出力電圧を低下させる。このような制御により、プロセッサ１０内でのエラー発生を抑制しつつ、プロセッサ１０の消費電力を低減させることができる。
　＜第３実施例＞
　第１実施例及び第２実施例において説明したように、管理装置３００は、第１情報処理装置１００の消費電力の遷移速度を増加させ、消費電力が上限値へ収束するまでの期間を短縮する機能を有する。消費電力の上昇速度を増加させた場合、一時的に消費電力が上限値を超える状態、所謂オーバーシュートの状態が生じる場合がある。また、消費電力の降下速度を増加させた場合、一時的に消費電力が上限値を下回る状態、所謂アンダーシュートの状態が生じる場合がある。第１実施例及び第２実施例において説明した加算値テーブル３３１は、消費電力が上限値へ収束するまでの期間を短縮させつつも、オーバーシュートやアンダーシュートを抑制するよう作成されることが好ましい。ここでは、第１実施例及び第２実施例にて説明した第１情報処理装置１００及び管理装置３００を用いて、加算値テーブル３３１を作成する手順の一例を説明する。尚、「消費電力がオーバーシュートすることを防止する」とは、消費電力がオーバーシュートすることを完全に排除する意味ではなく、オーバーシュートが生じる可能性を低減させる、またはオーバーシュート量を小さくさせるよう作用する、という意味である。「消費電力がアンダーシュートすることを防止する」についても同様である。
　まず、管理装置３００の設定部３１５から消費電力制御部８０の第１上限値格納部１１１に、固定の上限値を格納し、第１情報処理装置１００の消費電力の遷移挙動を確認する。例えば第１情報処理装置１００が消費電力１４０Ｗで動作している状態において、第１上限値格納部１１１に例えば２００Ｗの上限値を入力し、上限値を固定した状態で消費電力測定部１１２の測定結果を取得する。このようにして得た消費電力の遷移挙動が図５に示したグラフと同一内容となったものと仮定し、以下図５を用いて説明する。
　図５に示す消費電力の遷移挙動から以下のことが分かる。時刻Ｔ１における消費電力の上限値（２００Ｗ）と測定値（１３０Ｗ）の差分は７０Ｗであり、時刻Ｔ２における消費電力の上限値と測定値（１６０Ｗ）の差分は４０Ｗであり、時刻Ｔ１から時刻Ｔ２への消費電力の増加量が３０Ｗである。このことから、第１情報処理装置１００では、上限値と測定値の差分が７０Ｗである場合は、消費電力が３０Ｗ上昇するように周波数変更量テーブル１３１が定められていると予測される。そして、もし時刻Ｔ２から時刻Ｔ３への遷移において消費電力を３０Ｗ増加させても、消費電力は上限値へは未だ到達しない。よって、上限値と測定値の差分値が４０Ｗである場合も、上限値と測定値の差分が７０Ｗの場合と同じだけ周波数を変更してもよいことが分かる。そこで、上限値と測定値の差分値が４０Ｗである場合の加算値を、時刻Ｔ１における差分値７０Ｗと同じ値にする加算値、つまり３０Ｗと規定する加算値テーブル３３１を作成することができる。
　また、図５のグラフから以下のことも分かる。時刻Ｔ３における消費電力の上限値と測定値（１７５Ｗ）の差分は２５Ｗであり、時刻Ｔ４における消費電力の上限値と測定値（１９０Ｗ）の差分は１０Ｗであり、時刻Ｔ３から時刻Ｔ４への消費電力の増加量が１５Ｗである。このことから、第１情報処理装置１００では、上限値と測定値の差分が２５Ｗである場合は、消費電力が１５Ｗ上昇するように周波数変更量テーブル１３１が定められていると予測される。もし時刻Ｔ３から時刻Ｔ４への遷移においても消費電力を１５Ｗ増加させると、上限値を超えてしまうことが予測される。よって、上限値と測定値の差分値が１０Ｗである場合の加算値を０Ｗと規定する加算値テーブル３３１を作成することができる。
　このように、第１上限値格納部１１１に固定値を格納した状態での消費電力の遷移挙動を予め取得することにより、加算値テーブル３３１を作成することができる。尚、加算値テーブル３３１の精度をより高めるために、複数の異なる値を第１上限値格納部１１１に格納することによって得られた消費電力の複数の遷移挙動を用いてもよい。また、消費電力の遷移挙動に加え、第１情報処理装置１００の動作周波数の遷移挙動又は動作電圧の遷移挙動を併せて取得し、その結果に基づいて加算値テーブル３３１を作成してもよい。また、第１情報処理装置１００にアクセスすることによって周波数変更量テーブル１３１の内容を取得することができる場合には、周波数変更量テーブル１３１の記述内容にも基づいて加算値テーブル３３１を作成してもよい。
　＜第４実施例＞
　第１実施例から第３実施例では、第１情報処理装置１００の消費電力を制御方法について説明したが、管理装置３００は他の情報処理装置も含めて消費電力の制御を行うことも可能である。ここでは、２つの情報処理装置の消費電力の制御方法の一例を説明する。
　図１３は、第４実施例におけるコンピュータシステムのハードウェア構成例である。図１に示す構成と同一のものについては同一の参照符号を付し、説明を省略する。第４実施例におけるコンピュータシステム２は、図１に示す構成に対して第２情報処理装置２００が更に付加される。第２情報処理装置２００は、ネットワーク５００を介して第１情報処理装置１００及び管理装置３００に接続される。第１情報処理装置１００及び管理装置３００の内部構成は、図１に示す内容と同一の構成である。第２情報処理装置２００は第１情報処理装置１００と概ね同一の内部構成を含む。
　図１４は、第１情報処理装置１００と第２情報処理装置２００の消費電力の遷移挙動を示すグラフである。図１４は、第１情報処理装置１００及び第２情報処理装置２００のそれぞれが、管理装置３００からの制御を受けず、消費電力の上限値を一定の２００Ｗとして制御された場合の遷移挙動を示す。図１４においては、黒丸が第１情報処理装置の消費電力、バツ印が第２情報処理装置の消費電力を示す。第２情報処理装置２００は第１情報処理装置１００よりも、消費電力の速い上昇軌道を示している。二つの軌道が相違する原因の一つとしては、二つの情報処理装置がそれぞれ有する周波数変更量テーブルの内容の相違が挙げられる。第４実施例では、上昇速度の遅い第１情報処理装置１００の消費電力の変化速度を増加させる。そして、第１情報処理装置１００の消費電力が第２情報処理装置２００の消費電力を超えた場合には、第１情報処理装置１００の消費電力の変化速度を低下させる。例えば消費電力が上昇する状態において、第１情報処理装置１００の消費電力が第２情報処理装置２００の消費電力よりも低い場合は、第１上限値格納部１１１に本来の上限値よりも高い制御値を一時的に格納する。第１情報処理装置１００の消費電力が第２情報処理装置２００の消費電力よりも高くなると、第１上限値格納部１１１に本来の上限値を格納する。このように制御を行うことにより、第１情報処理装置１００の消費電力の上昇軌道を急峻なものとしつつ、第１情報処理装置１００の消費電力が上限値を超えないよう制御することができる。
　図１５は、本実施例で用いる管理装置３００のプロセッサ３１０の機能ブロックおよびメモリ３３０に格納される情報を示す図である。図６に示した内容と同一のものについては同一の参照符号を付し、説明を省略する。図１５に示すプロセッサ３１０の機能は、図６に示すプロセッサ３１０の機能と概ね同じであるが、消費電力の測定値の格納部として、第１情報処理装置１００に対応した第２測定値格納部３１２の他に、第２情報処理装置２００に対応した第３測定値格納部３１２２を有する点が相違する。また、第２測定値格納部に格納された値と第３測定値格納部に格納された値の何れが大きいかを判定する判定部３１６を更に有する。
　図１６は、第４実施例における管理装置３００の有するプロセッサ３１０の処理フローチャートである。尚、図８にて示した処理内容と同一のものについては同一の参照符号を付し、説明を省略する。処理１１０１の後、処理１２０１において第２測定値格納部３１２が、第１情報処理装置１００の消費電力の測定値を格納する。処理１２０２において第３測定値格納部３１２２が、第２情報処理装置２００の消費電力の測定値を格納する。処理１２０３において判定部３１６が、第２測定値格納部３１２に格納された値と第３測定値格納部３１２２に格納された値の何れが大きいかを判定する。処理１２０３において、第２測定値格納部３１２に格納された値が第３測定値格納部３１２２に格納された値よりも小さいと判定された場合は、処理１１０３へ移行する。処理１１０３から処理１１０６では、本来の上限値に加算値を足し合わせた値が第１上限値格納部１１１に格納される。これに対し、処理１２０３において第２測定値格納部３１２に格納された値が第３測定値格納部３１２２に格納された値よりも大きいと判定された場合は、処理１２０４へ移行する。処理１２０４において設定部３１５が、第１上限値格納部１１１に本来の上限値を格納して処理１２０１へ戻る。
　このような制御により、第１情報処理装置１００に対して消費電力の上昇速度を増加するよう制御を行いつつ、第１情報処理装置１００の消費電力が第２情報処理装置２００の消費電力を上回ると上昇速度を低下させる。これにより、第１情報処理装置１００の消費電力がオーバーシュートすることを抑制する。
　第４実施例は、複数の情報処理装置の消費電力を増加させるケースだけでなく、複数の情報処理装置の消費電力を減少させるケースにも適用可能である。例えば、二つの情報処理装置のうち消費電力の減少速度が遅い第１情報処理装置１００に対して、減少速度を高めるよう制御を行う一方で、消費電力の減少速度が速い第２情報処理装置２００の消費電力を下回った時点で、消費電力の減少速度を低下させる。この場合は、図１６の処理１２０３の判定内容を「第２情報処理装置の消費電力よりも低い？」に変更する。このように制御することにより、消費電力のアンダーシュートを抑制する。
　ここで、全ての実施例において共通で適用可能なＰＬＬ回路６０及びＤＣ－ＤＣコンバータ７０の回路構成を例示する。図１７はＰＬＬ回路６０の回路ブロック図である。ＰＬＬ回路６０は、位相比較器６１と、チャージポンプ回路６２と、ローパスフィルタ６３と、電圧制御発振器６４と、第１分周器６５と、第２分周器６６と、基準クロック受信端子６７と、クロック出力端子６８と、周波数設定信号受信端子６９とを有する。位相比較器６１は、基準クロック受信端子６７を介して受信する基準クロックと、第１分周器６５から受けるクロックとの位相を比較し、位相差に応じた位相差信号をチャージポンプ回路６２に出力する。チャージポンプ回路６２は、受信した位相差信号に応じた電圧を有する電圧信号をローパスフィルタ６３に出力する。ローパスフィルタ６３は、受信した電圧信号の高周波成分を除去し、電圧制御信号を電圧制御発振器６４に出力する。電圧制御発振器６４は、受信した電圧制御信号に応じた周波数を有する第１クロックを生成し、第１分周器６５及び第２分周器６６に出力する。第２分周器６６は、第１クロックを所定数分周した第２クロックを、ＰＬＬ回路６０の出力クロックとしてクロック出力端子６８を介して出力する。出力クロックはプロセッサ１０に供給される。一方、第１分周器６５は、受信した第１クロックを所定数分周し、位相比較器６１に供給する。位相比較器６１、チャージポンプ回路６２、ローパスフィルタ６３、電圧制御発振器６４、および第１分周器６５で構成されるループにより、第１クロックの周波数はロック制御される。
　第１分周器６５の分周比及び第２分周器６６の分周比は、周波数設定信号受信端子６９を介して受信した周波数設定信号により設定可能である。例えば第１分周器６５の分周比が１００に、第２分周器６６の分周比が２に設定された場合、基準クロックの周波数が１０ＭＨｚであれば、電圧制御発振器６４からは１ＧＨｚにロックされた第１クロックが生成され、第２分周器６６からは５００ＭＨｚの第２クロックが、ＰＬＬ回路６０の出力クロックとして出力される。第１分周器６５の分周比設定を変更すると、第１クロックの周波数ロックが解除されるため、新しい設定値に対応する周波数に再度ロックされるまでには一定の時間が必要となる。これに対して、第１分周器６５の分周比設定は変更せずに、第２分周器６６の分周比設定を変更する場合は、第１クロックの周波数ロックは維持されたままである。よって、新しい設定値に対応する周波数への移行は、第１分周器６５の分周比設定を変更する場合に比べて、短時間で行うことが可能である。また、上記の例において、出力クロックの周波数を変更したい場合に、粗調整としてまず第２分周器６６の分周比設定を変更し、その後に微調整として第１分周器６５の分周比設定を変更するよう制御してもよい。
　図１８は、ＤＣ－ＤＣコンバータ７０の回路ブロック図である。ＤＣ－ＤＣコンバータ７０は、電源７１と、スイッチ素子７２と、デューティー比制御回路７３と、インダクタ７４と、ダイオード７５と、キャパシタ７６と、可変抵抗素子７７と、差動増量回路７８と、基準電位生成回路７９とを有する。スイッチ素子７２は、デューティー比制御回路７３によって制御された所定のデューティー比でオン及びオフが繰り返される。そしてデューティー比に応じた電圧がＤＣ－ＤＣコンバータ７０から出力される。また出力電圧は、電圧設定信号受信端子７１２を介して受信する電圧設定信号により、可変抵抗素子７７を制御することにより変更可能である。
　１、２　コンピュータシステム
　１００　第１情報処理装置
　２００　第２情報処理装置
　３００　管理装置
　５００　ネットワーク
　１０、１１０、３１０　プロセッサ
　３０、１３０、３３０　メモリ
　４０、３４０　ＮＩＣ
　６０　ＰＬＬ回路
　７０　ＤＣ－ＤＣコンバータ
　８０　消費電力制御部
　１１１　第１上限値格納部
　１１２　消費電力測定部
　１１３　第１測定値格納部
　１１４　タイマー部
　１１５　演算部
　１１６　タスクマネージャ
　１１７　判定部
　１１８　設定部
　１１９　周波数モニタ部
　１２０　電圧モニタ部
　３１１　第２上限値格納部
　３１２　第２測定値格納部
　３１２２　第３測定値格納部
　３１３　演算部
　３１４　加算値取得部
　３１５　設定部
　３１６　判定部
　１３１　周波数変更量テーブル
　１３２　周波数－電圧対応テーブル
　３３１　加算値テーブル
　６１　位相比較器
　６２　チャージポンプ回路
　６３　ローパスフィルタ
　６４　電圧制御発振器
　６５　第１分周器
　６６　第２分周器
　６７　基準クロック受信端子
　６８　クロック出力端子
　６９　周波数設定信号受信端子
　７１　電源
　７２　スイッチ素子
　７３　デューティー比制御回路
　７４　インダクタ
　７５　ダイオード
　７６　キャパシタ
　７７　可変抵抗素子
　７８　差動増幅回路
　７９　基準電位生成回路
　７１１　出力端子
　７１２　電圧設定信号受信端子
 

Claims (16)

  1. 　演算処理部を含む第１情報処理装置と、
    　前記演算処理部の動作周波数を制御する消費電力制御部と、
    　管理装置と
    　を有し、
    　前記管理装置は、前記第１情報処理装置の消費電力と前記第１情報処理装置の消費電力の目標値との差分に基づき、前記目標値とは異なる値を有する制御値を特定し、前記制御値を前記消費電力制御部に通知し、
    　前記消費電力制御部は、前記制御値と前記消費電力との差分に基づき、単位時間当たりの周波数変化量を特定し、前記単位時間当たりの周波数変化量で前記動作周波数を変化させる
    　ことを特徴とする情報処理システム。
  2. 　前記管理装置は、前記目標値から前記消費電力を減算した値が大きいほど、前記制御値から前記目標値を減算した値が大きくなるよう、前記制御値を特定することを特徴とする請求項１に記載の情報処理システム。
  3. 　前記消費電力制御部は、前記制御値から前記消費電力を減算した値が大きいほど、前記単位時間当たりの周波数変化量が大きくなるよう、前記単位時間当たりの周波数変化量を特定することを特徴とする請求項１又は２に記載の情報処理システム。
  4. 　前記管理装置は、前記目標値を格納する第１格納部と、前記第１格納部に格納された値と前記消費電力の差分に基づいて前記制御値を算出する演算部とを有し、
    　前記消費電力制御部は、前記制御値を格納する第２格納部を有し、前記消費電力が前記第２格納部に格納された値を超えないよう、前記動作周波数を制御することを特徴とする請求項１乃至３いずれか一項に記載の情報処理システム。
  5. 　前記消費電力制御部は、前記第２格納部に格納された値から前記消費電力を減算した値が大きい程、前記単位時間当たりの周波数変化量が大きくなるよう、前記単位時間当たりの周波数変化量を規定した第１テーブルを格納した第１メモリを更に有することを特徴とする請求項４に記載の情報処理システム。
  6. 　前記管理装置は、前記第１格納部に格納された値から前記消費電力を減算した値が大きい程、大きい値を示す加算値を規定した第２テーブルを格納した第２メモリを更に有し、
    　前記演算部は、前記目標値に前記加算値を加算することにより前記制御値を算出することを特徴とする請求項４又は５に記載の情報処理システム。
  7. 　前記情報処理システムは、電力供給装置を更に有し、
    　前記消費電力制御部は、前記消費電力として前記電力供給装置が出力する電力を測定することを特徴とする請求項１乃至６いずれか一項に記載の情報処理システム。
  8. 　前記情報処理システムは、第２情報処理装置を更に有し、
    　前記管理装置は、前記消費電力が前記第２情報処理装置の消費電力を上回った場合に、前記目標値を前記消費電力制御部へ通知することを特徴とする請求項１乃至７いずれか一項に記載の情報処理システム。
  9. 　第１情報処理装置に含まれる演算処理部の動作周波数を制御する消費電力制御部に接続される管理装置であって、
    　前記管理装置は、前記第１情報処理装置の消費電力と前記第１情報処理装置の消費電力の目標値との差分に基づき、前記目標値とは異なる値を有する制御値を算出する演算部を有し、
    　前記管理装置は、前記制御値と前記消費電力との差分に基づき、単位時間当たりの周波数変化量を特定し、前記単位時間当たりの周波数変化量で前記動作周波数を変化させる制御を、前記消費電力制御部に行わせること特徴とする管理装置。
  10. 　前記演算部は、前記目標値から前記消費電力を減算した値が大きいほど、前記制御値から前記目標値を減算した値が大きくなるよう、前記制御値を特定することを特徴とする請求項９に記載の管理装置。
  11. 　前記管理装置は、
    　前記目標値を格納する第１格納部と、
    　前記第１格納部に格納された値から前記消費電力を減算した値が大きい程、大きい値を示す加算値を規定したテーブルを格納したメモリと、
    　を更に有し、
    　前記演算部は、前記第１格納部に格納された値に前記加算値を加算することにより前記制御値を算出することを特徴とする請求項９又は１０に記載の管理装置。
  12. 　演算処理部を含む第１情報処理装置と、前記演算処理部の動作周波数を制御する消費電力制御部と、前記消費電力制御部に接続された管理装置と、を有する情報処理システムを用いた情報処理方法であって、
    　前記管理装置が、前記第１情報処理装置の消費電力と前記第１情報処理装置の消費電力の目標値との差分に基づき、前記目標値とは異なる値を有する制御値を特定する工程と、
    　前記消費電力制御部が、前記制御値と前記消費電力との差分に基づき、単位時間当たりの周波数変化量を特定する工程と、
    　前記消費電力制御部が、前記単位時間当たりの周波数変化量で前記動作周波数を変化させる工程と
    　を有することを特徴とする情報処理方法。
  13. 　前記管理装置は、前記目標値から前記消費電力を減算した値が大きいほど、前記制御値から前記目標値を減算した値が大きくなるよう、前記制御値を特定することを特徴とする請求項１２に記載の情報処理方法。
  14. 　前記消費電力制御部は、前記制御値から前記消費電力を減算した値が大きいほど、前記単位時間当たりの周波数変化量が大きくなるよう、前記単位時間当たりの周波数変化量を特定することを特徴とする請求項１２又は１３に記載の情報処理方法。
  15. 　前記消費電力制御部は、第１格納部を有し、
    　前記情報処理方法は、
    　前記消費電力制御部が、前記消費電力を測定する工程と、
    　前記管理装置が、前記制御値を前記第１格納部へ格納する工程と、
    　前記管理装置が、前記制御値の前記第１格納部への格納を行った後、前記消費電力制御部へ完了通知を行う工程と、
    　を更に有し、
    　前記消費電力制御装置は、前記完了通知を受けた後に、前記単位時間当たりの周波数変化量を特定することを特徴とする請求項１２乃至１４いずれか一項に記載の情報処理方法。
  16. 　コンピュータに、
    　演算処理部を含む第１情報処理装置の消費電力と、前記第１情報処理装置の消費電力の目標値との差分に基づき、前記目標値とは異なる値を有する制御値を特定させ、
    　前記制御値と前記消費電力との差分に基づいて、単位時間当たりの周波数変化量を特定させ、
    　前記単位時間当たりの周波数変化量で、前記演算処理部の動作周波数を変化させる
    　ことを特徴とするプログラム。
     
PCT/JP2013/005564 2013-09-20 2013-09-20 情報処理システム、管理装置、情報処理方法及びプログラム WO2015040654A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015537431A JP6197873B2 (ja) 2013-09-20 2013-09-20 情報処理システム、管理装置、情報処理方法及びプログラム
PCT/JP2013/005564 WO2015040654A1 (ja) 2013-09-20 2013-09-20 情報処理システム、管理装置、情報処理方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/005564 WO2015040654A1 (ja) 2013-09-20 2013-09-20 情報処理システム、管理装置、情報処理方法及びプログラム

Publications (1)

Publication Number Publication Date
WO2015040654A1 true WO2015040654A1 (ja) 2015-03-26

Family

ID=52688343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/005564 WO2015040654A1 (ja) 2013-09-20 2013-09-20 情報処理システム、管理装置、情報処理方法及びプログラム

Country Status (2)

Country Link
JP (1) JP6197873B2 (ja)
WO (1) WO2015040654A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017191446A (ja) * 2016-04-13 2017-10-19 富士通株式会社 情報処理装置、動作状況収集プログラム及び動作状況収集方法
JP2018112910A (ja) * 2017-01-12 2018-07-19 Ｎｅｃプラットフォームズ株式会社 電力制御監視装置とこれを用いたコンピュータ及び電力制御監視方法とプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529806A (ja) * 1998-10-30 2002-09-10 インテル・コーポレーション 閉ループ・フィードバック・システムを使用したマイクロプロセッサにおけるパワー・スロットリングのための装置および方法
JP2003523563A (ja) * 1999-12-23 2003-08-05 インテル・コーポレーション ディジタル・パワー・スロットルを備えたマイクロプロセッサ
JP2007213167A (ja) * 2006-02-07 2007-08-23 Fujitsu Ltd 電力制御プログラム、サーバシステム、および電力制御方法
JP2007295027A (ja) * 2006-04-20 2007-11-08 Toshiba Microelectronics Corp スペクトラム拡散クロックジェネレータ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692089B2 (ja) * 2002-04-02 2005-09-07 株式会社東芝 消費電力制御方法及び情報処理装置
JP4860255B2 (ja) * 2005-12-19 2012-01-25 エヌイーシーコンピュータテクノ株式会社 スロットリング制御方法、スロットリング制御システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529806A (ja) * 1998-10-30 2002-09-10 インテル・コーポレーション 閉ループ・フィードバック・システムを使用したマイクロプロセッサにおけるパワー・スロットリングのための装置および方法
JP2003523563A (ja) * 1999-12-23 2003-08-05 インテル・コーポレーション ディジタル・パワー・スロットルを備えたマイクロプロセッサ
JP2007213167A (ja) * 2006-02-07 2007-08-23 Fujitsu Ltd 電力制御プログラム、サーバシステム、および電力制御方法
JP2007295027A (ja) * 2006-04-20 2007-11-08 Toshiba Microelectronics Corp スペクトラム拡散クロックジェネレータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017191446A (ja) * 2016-04-13 2017-10-19 富士通株式会社 情報処理装置、動作状況収集プログラム及び動作状況収集方法
JP2018112910A (ja) * 2017-01-12 2018-07-19 Ｎｅｃプラットフォームズ株式会社 電力制御監視装置とこれを用いたコンピュータ及び電力制御監視方法とプログラム

Also Published As

Publication number Publication date
JP6197873B2 (ja) 2017-09-20
JPWO2015040654A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5081920B2 (ja) コンピュータ装置電力管理システム及び方法
KR101799418B1 (ko) 애플리케이션 하트비트 주기 조정 방법, 장치, 및 단말
US8726057B2 (en) Power management of components having clock processing circuits
US11573593B2 (en) Level-based droop detection
CN103973102A (zh) 用于电源控制器的系统和方法
US11537375B2 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
US9490701B2 (en) Techniques for reducing switching noise and improving transient response in voltage regulators
US7508178B2 (en) Delay compensation for hysteretic control
JPH11143573A (ja) クロック供給方法及び情報処理装置
JP6197873B2 (ja) 情報処理システム、管理装置、情報処理方法及びプログラム
EP3353622A1 (en) Low ripple mechanism of mode change in switched capacitor voltage regulators
US9257839B2 (en) Systems and methods for managing multiple power domains
WO2021042245A1 (zh) 一种用于控制散热装置的方法及其设备
US9268393B2 (en) Enforcing a power consumption duty cycle in a processor
US20210208659A1 (en) Apparatus and method to detect power supply security attack and risk mitigation
TW202249434A (zh) 鎖相迴路輔助之快速啟動設備及方法
US11513576B2 (en) Coherent power management system for managing clients of varying power usage adaptability
CN114461003B (zh) 输出功率调整方法、装置和插座
CN115562470B (zh) 一种用于异构计算的电源控制系统、方法、设备及介质
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
US20150317263A1 (en) Systems and methods for controlling a memory performance point
CN115686123A (zh) 电压过冲调节方法、电子设备及存储介质
US20070262645A1 (en) Power supply control with current surge balance control
CN116009681A (zh) 一种动态调压调频的方法、装置及芯片
CN117769693A (zh) 一种功耗调节方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13894000

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015537431

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13894000

Country of ref document: EP

Kind code of ref document: A1