JP4860255B2 - スロットリング制御方法、スロットリング制御システム - Google Patents
スロットリング制御方法、スロットリング制御システム Download PDFInfo
- Publication number
- JP4860255B2 JP4860255B2 JP2005364271A JP2005364271A JP4860255B2 JP 4860255 B2 JP4860255 B2 JP 4860255B2 JP 2005364271 A JP2005364271 A JP 2005364271A JP 2005364271 A JP2005364271 A JP 2005364271A JP 4860255 B2 JP4860255 B2 JP 4860255B2
- Authority
- JP
- Japan
- Prior art keywords
- throttling
- smi
- processing unit
- central processing
- output module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Description
この従来技術は、バッテリ駆動可能なコンピュータシステムにおいて、前記コンピュータシステムのアイドル時に、前記コンピュータシステムを、動作状態からスリープ状態に移行させるスリープ手段と、所定のウェイクアップイベントの発生に応答して前記コンピュータシステムが前記スリープ状態から前記動作状態に復帰した時、前記コンピュータシステムの処理速度を低レベルから所定の高レベルにまで段階的に上昇させる処理速度制御手段とを具備することを特徴とする。
そして、CPUがスリープ状態に維持されている状態でウェイクアップイベントが発生した時、CPUの動作速度はすぐにスリープ状態移行前の動作速度に復帰されるのではなく、CPUスロットリング制御回路によるスロットリング制御により、所定の時間間隔で段階的に低レベルから所定の高レベルにまで徐々に上昇される。これにより、CPUの動作速度をすぐにスリープ状態移行前の動作速度に復帰させる場合に比し、CPUの電力消費を少なくし、バッテリ動作時間を延ばすことを目的としている。
このCPU動作クロックの間欠動作モード切替方式は、プリント機能を備える複合複写機においてメイン制御基板のCPUの内部クロック動作の許可/禁止機能の信号線を持ち、前記メイン制御基板のCPUの内部動作を停止もしくは動作を制御できる制御手段と、ネットワークI/F(インターフェース)及びIEEE1284パラレルI/Fによる外部通信I/Fを介してデータを送受信する手段と、複写機の原稿を押さえる圧板を開閉したことを検知する手段と、複写機のフロント・ドアおよびリア・ドアを開閉したことを検知する手段と、該複合複写機の操作を行うための操作パネル及び操作キーとを備える。
前記制御手段は、前記複合複写機がアイドル状態になったら直ちに前記メイン制御基板のCPUの内部クロックを止め、予め設定した第1の設定時間の間に一度、状態が変化していないかどうかを確かめるために前記CPUの内部クロックを動作させるCPU動作クロックの第1の間欠動作モードと、予め設定した第2の時間の間に一度、状態が変化していないかどうかを確かめるために前記CPUの内部クロックを動作させるCPU動作クロックの第2の間欠動作モードの2つのモードを、前記ネットワークI/Fのケーブルが差し込まれている状態で、且つ、リンクが確立されている状態である場合と、前記ネットワークI/Fケーブルが差し込まれていないかもしくは差し込まれていてもリンクが確立していない場合とで切替える。
このコンピュータ・システムにおける電力管理装置は、CPUの動作周波数を擬似的に低下させるCPUスロットリングを行なう、コンピュータ・システムにおける電力管理装置であって、システム内のイベントを検出するイベント検出部と、前記イベント検出部がイベントを検出したときにシステム内のアクティビティの有無を調べてシステムがビジー状態にあるか、アイドル状態にあるのかを判定するアクティビティ検出部と、システムがビジー状態にあるときにCPUスロットリングを開始し、システムがアイドル状態にあるときにCPUスロットリングを停止するクロック制御部とを含むコンピュータシステムにおける電力管理装置である。
本発明の他の目的は、閾値の動的な変更によって行うスロットリング制御方法を提供することである。
本発明の更に他の目的は、追加H/Wがないことによるコストダウンやポーリングを行わないことによる負荷上昇を抑えることが可能なスロットリング制御方法を提供することである。
中央処理装置(100)は、機能デバイス(101)に閾値の値を設定する閾値設定部(103)と、SMIの発生に応じて閾値の値を再設定する閾値再設定部(105)とを具備する。機能デバイス(101)は、閾値超過というイベントが検出されるとSMIを発生するSMI発生部(104)と、制御因子が再設定した閾値の値に達したことを示す超過通知SMIを発生する超過通知SMI発生部(107)とを具備する。制御回路(102)は、SMIの発生に応じて中央処理装置(100)のスロットリングを開始するスロットリング制御部(106)を具備する。
第2の効果は、上記の例においては最も単純な形式で表記したが、同じ構成でスロットリング(Throttling)の段階を多くしたり、IRQ(割込み要求)を同時に上げて上記OS、デバイスドライバに知らせる等といった柔軟な処理が可能になることである。その理由は、標準的H/WとBIOSの動作で実現しているためである。
図1を参照すると、中央処理装置100と、機能デバイス101と、スロットリング制御回路102を備える。
なお、H/W Monitor(ハードウェアモニタ)は、動作中の電圧、ファンの状態、CPUの温度等を監視する機能である。例にあるS−I/Oは、パーソナルコンピュータのメインボード上に、ほとんどの場合において搭載されており、その多くは状態監視機能を持っている。
SMI104は、設定した閾値超え等のイベントが発生した場合に機能デバイスがSMI(システムマネジメント割り込み)をCPUに対して上げる。
閾値再設定105は、SMI発生を受けての処理であり、機能デバイスに対して下限閾値の値を初期値から変更しスロットリング(Throttling)を停止しても良い温度等の閾値の値に設定する。
スロットリング制御106は、閾値再設定と同時に、主にChipset(チップセット)を用いるスロットリング制御回路102によりCPUのスロットリング(Throttling)を開始する。
SMI107は、スロットリング(Throttling)を停止しても問題無い、再設定した下限の値に達したことをSMI(システムマネジメント割り込み)としてCPUに知らせる。
なお、中央処理装置100、機能デバイス101、及びスロットリング制御回路102とは別に、閾値設定103、SMI104、閾値再設定105、スロットリング制御106、及びSMI107の各々に対応する独立した装置を用いても良い。この時、閾値設定103、SMI104、閾値再設定105、スロットリング制御106、及びSMI107は、各々の処理を行う装置ということになる。
(1)ステップS201
BIOSにより機能デバイスの初期化がなされる。この時、機能デバイスに下限閾値の値を設定する(閾値設定103の動作)。
(2)ステップS202
次に、通常動作状態から機能デバイスにより閾値超過といったイベントが検出される。ここでは、閾値超過とは、中央処理装置(CPU)の温度が下限閾値の値を下回ることである。イベントが検出されると、SMI(システムマネジメント割り込み)が発生する(SMI104の動作)。この時、特に何もイベントが検出されない場合は通常動作となる。
(3)ステップS203
イベントが検出され、SMIが発生すると、通常のH/W Monitorの下限閾値から「この値以下であれば正常動作可能」という下限閾値の値を再設定する(閾値再設定105の動作)。すなわち、下限閾値の値を変更する。
(4)ステップS204
同時に、スロットリング(Throttling)制御を行い、システムは省電力動作となる(スロットリング制御106の動作)。
(5)ステップS205
スロットリング(Throttling)中に、下限閾値の値を下回り、監視閾値が正常範囲に戻るとイベントが発生し、SMIが発生する(SMI107の動作)。下限閾値の値を下回っていなけらばスロットリング(Throttling)を継続する。
(6)ステップS206
イベントが発生し、SMIが発生すると、下限閾値の値を通常初期化状態へと再設定し(閾値再設定105の動作)、スロットリング(Throttling)を終了する(スロットリング制御106の動作)。なお、スロットリング(Throttling)の終了は、スロットリング制御回路102によらず、SMI107の動作に応じて中央処理装置100が自動的に行うようにしても良い。
(7)ステップS207
通常動作へと移行する。
本発明ではスロットリング(Throttling)制御用の特別なH/W(ハードウェア)構成ではなく、ほとんどのパーソナルコンピュータ、ワークステーションに搭載されていると考えられるCPU、Chipset、S−I/O、BIOSという構成で実現できることとなる。
図2のステップS203において、上限閾値も更に高い値に変更し、ステップS204とステップS205の間に「上限閾値の値を更に上回ったか」といった処理を追加し、上限/下限両方のイベントについて同時に制御する。これを繰り返すことで、細かく何段階にもスロットリング(Throttling)を制御可能となる。この制御において追加されるH/W等は一切なく上位(OS等)の対応も必要とならない。
(1)ステップS301
BIOSにより機能デバイスの初期化がなされる。この時、上限閾値及び下限閾値の値を設定する(閾値設定103の動作)。
(2)ステップS302
次に、通常動作状態から機能デバイスにより閾値超過といったイベントが検出される。ここでは、閾値超過とは、中央処理装置(CPU)の温度が上限閾値を上回ること、或いは下限閾値の値を下回ることである。イベントが検出されると、SMI(システムマネジメント割り込み)が発生する(SMI104の動作)。この時、特に何もイベントが検出されない場合は通常動作となる。
(3)ステップS303
イベントが検出され、SMIが発生すると、通常のH/W Monitorの下限閾値から「この値以下であれば正常動作可能」という下限閾値の値を再設定する(閾値再設定105の動作)。同時に、通常のH/W Monitor上限閾値から「この値以上であれば正常動作可能」という上限閾値の値を再設定する(閾値再設定105の動作)。すなわち、上限閾値及び下限閾値の値を変更する。
(4)ステップS304
同時に、スロットリング(Throttling)制御を行い、システムは省電力動作となる(スロットリング制御106の動作)。
(5)ステップS305
スロットリング(Throttling)中に、再設定された上限閾値、下限閾値の各々に対して監視閾値の判定を行う。
(5−1)ステップS305−1
上限閾値の値を上回り、監視閾値が正常範囲に戻るとイベントが発生し、SMIが発生する(SMI107の動作)。
(5−2)ステップS305−2
下限閾値の値を下回り、監視閾値が正常範囲に戻るとイベントが発生し、SMIが発生する(SMI107の動作)。
なお、上限閾値の値を下回り、且つ、下限閾値の値を上回る場合は、スロットリング(Throttling)を継続する。
(6)ステップS306
イベントが発生し、SMIが発生すると、閾値の値を通常初期化状態へと再設定し(閾値再設定105の動作)、スロットリング(Throttling)を終了する(スロットリング制御106の動作)。この時、上限閾値の値を上回った場合は上限閾値の値を通常初期化状態へと再設定し、下限閾値の値を下回った場合は下限閾値の値を通常初期化状態へと再設定する。なお、いずれの場合でも上限閾値、下限閾値の両方を再設定するようにしても良い。
(7)ステップS307
通常動作へと移行する。
また、機能デバイスによりIRQ(割込み要求)を発生させて上位OSのデバイスドライバとの橋渡しとしても動作可能である。この有意な点は顧客がデバイスドライバを作成する場合に自由に開発、変更できること、また、IRQを受けて返すだけの簡単なデバイスドライバのみで既存のシステム管理ソフトウェアが使用可能となる。
101… 機能デバイス(S−I/O)
102… スロットリング(Throttling)制御回路(チップセット)
103… 閾値設定
104… SMI(システムマネジメント割り込み)
105… 閾値再設定
106… スロットリング(Throttling)制御
107… SMI(システムマネジメント割り込み)
Claims (7)
- ハードウェアモニタ機能を有しメインボード上に搭載されているシリアル入出力モジュールに対して、中央処理装置のスロットリング(Throttling)の制御因子を監視対象として閾値の値を設定し、
前記シリアル入出力モジュールにより前記制御因子を監視し、
前記制御因子の所定の変化に応じて、前記シリアル入出力モジュールにより、閾値超過というイベントを検出すると第1のSMI(システムマネジメント割り込み)を発生し、
前記第1のSMIの発生に応じて、前記中央処理装置から前記シリアル入出力モジュールに対して、前記閾値の値を再設定し、
前記シリアル入出力モジュールに前記閾値が再設定されると、前記チップセットにより前記中央処理装置のスロットリングを開始し、
前記制御因子の正常化に応じて、前記シリアル入出力モジュールにより第2のSMIを発生し、
前記第2のSMIの発生に応じて、前記中央処理装置から前記シリアル入出力モジュールに対して、前記閾値の値を再設定し、
前記シリアル入出力モジュールに前記閾値が再設定されると、前記チップセットにより前記中央処理装置のスロットリングを終了する
スロットリング制御方法。 - 請求項1に記載のスロットリング制御方法であって、
起動時に、前記シリアル入出力モジュールの初期化を行い、前記シリアル入出力モジュールに、前記制御因子を監視対象として閾値の値を設定し、
前記シリアル入出力モジュールにより、閾値超過というイベントが検出されると前記第1のSMIを発生し、
前記第1のSMIの発生に応じて、前記中央処理装置から前記シリアル入出力モジュールに対して、前記閾値の値を再設定し、
前記閾値の再設定と同時に、前記チップセットにより前記中央処理装置のスロットリングを開始し、
前記中央処理装置のスロットリング中に、前記制御因子が前記再設定された閾値範囲内に戻った時、前記シリアル入出力モジュールにより、前記第2のSMIを発生し、
前記第2のSMIの発生に応じて、前記中央処理装置から前記シリアル入出力モジュールに対して、前記再設定された閾値の値を通常初期化状態へと再設定し、
前記チップセットにより前記中央処理装置のスロットリングを終了する
スロットリング制御方法。 - 請求項1又は2に記載のスロットリング制御方法であって、
前記シリアル入出力モジュールによりIRQ(割込み要求)を発生させて上位OSのデバイスドライバとの橋渡しを行う
スロットリング制御方法。 - 請求項1乃至3のいずれか一項に記載のスロットリング制御方法を、コンピュータに実行させるためのプログラム。
- 中央処理装置と、
前記中央処理装置に対するスロットリング(Throttling)機能を有するチップセットと、
ハードウェアモニタ機能を有しメインボード上に搭載されており、初期設定された閾値に基づいて前記中央処理装置のスロットリング(Throttling)の制御因子を監視し、前記制御因子の所定の変化に応じて、閾値超過というイベントを検出すると第1のSMI(システムマネジメント割り込み)を発生し、前記中央処理装置のスロットリング中に、前記制御因子の正常化に応じて、第2のSMIを発生するシリアル入出力モジュールと
を具備し、
前記中央処理装置は、前記第1のSMIの発生に応じて、前記シリアル入出力モジュールに対して前記閾値の値を再設定し、前記チップセットによる前記中央処理装置のスロットリングを開始し、前記第2のSMIの発生に応じて、前記シリアル入出力モジュールに対して前記閾値の値を再設定し、前記チップセットによる前記中央処理装置のスロットリングを終了する
スロットリング制御システム。 - 請求項5に記載のスロットリング制御システムであって、
前記中央処理装置は、
起動時に、前記シリアル入出力モジュールの初期化を行い、前記シリアル入出力モジュールに、前記制御因子を監視対象として閾値の値を設定する閾値設定部と、
前記第1のSMIの発生に応じて前記シリアル入出力モジュールに対して前記閾値の値を再設定し、前記第2のSMIの発生に応じて前記シリアル入出力モジュールに対して前記再設定された閾値の値を通常初期化状態へと再設定する閾値再設定部
を具備し、
前記シリアル入出力モジュールは、
閾値超過というイベントが検出されると、前記第1のSMIを発生する第1のSMI発生部と、
前記中央処理装置のスロットリング中に、前記制御因子が前記再設定された閾値範囲内に戻った時、前記第2のSMIを発生する第2のSMI発生部と
を具備する
スロットリング制御システム。 - 請求項5又は6に記載のスロットリング制御システムであって、
前記シリアル入出力モジュールによりIRQ(割込み要求)を発生させて上位OSのデバイスドライバとの橋渡しを行う
スロットリング制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364271A JP4860255B2 (ja) | 2005-12-19 | 2005-12-19 | スロットリング制御方法、スロットリング制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364271A JP4860255B2 (ja) | 2005-12-19 | 2005-12-19 | スロットリング制御方法、スロットリング制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007172009A JP2007172009A (ja) | 2007-07-05 |
JP4860255B2 true JP4860255B2 (ja) | 2012-01-25 |
Family
ID=38298545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005364271A Active JP4860255B2 (ja) | 2005-12-19 | 2005-12-19 | スロットリング制御方法、スロットリング制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4860255B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015040654A1 (ja) * | 2013-09-20 | 2015-03-26 | 富士通株式会社 | 情報処理システム、管理装置、情報処理方法及びプログラム |
CN106959628B (zh) * | 2016-01-08 | 2021-04-02 | 中兴通讯股份有限公司 | 一种实现发热控制的方法及终端 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326125A (ja) * | 1997-05-23 | 1998-12-08 | Hitachi Ltd | 電子機器 |
JPH11194858A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Corp | 電源制御装置および同装置を適用した電子機器 |
JP3943764B2 (ja) * | 1999-06-18 | 2007-07-11 | 株式会社東芝 | コンピュータシステムおよびそのcpu性能制御方法 |
JP2001056724A (ja) * | 1999-08-18 | 2001-02-27 | Nec Niigata Ltd | パーソナルコンピュータの冷却方式 |
JP2002312077A (ja) * | 2001-04-09 | 2002-10-25 | Sony Corp | 情報処理装置および方法、並びにプログラム |
JP4226983B2 (ja) * | 2003-09-25 | 2009-02-18 | 株式会社東芝 | 電子機器 |
JP2005190294A (ja) * | 2003-12-26 | 2005-07-14 | Toshiba Corp | 電子機器及びその制御方法 |
-
2005
- 2005-12-19 JP JP2005364271A patent/JP4860255B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007172009A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5944831A (en) | Power management apparatus and method for managing power application to individual circuit cards | |
US8122269B2 (en) | Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores | |
USRE47658E1 (en) | Heat dissipation system for computers | |
EP1780624B1 (en) | Dynamic lane management system and method | |
KR100229575B1 (ko) | 정보처리시스템의 파워매니지먼트시스템 | |
JP5707321B2 (ja) | スリーププロセッサ | |
US6996730B2 (en) | Adjusting voltage supplied to a processor in response to clock frequency | |
US6193422B1 (en) | Implementation of idle mode in a suspend/resume microprocessor system | |
US8032773B2 (en) | Power-saving control apparatus and method for computer system in standby mode | |
US8281171B2 (en) | Adjustment of power-saving strategy depending on working state of CPU | |
EP1459158A2 (en) | Method and apparatus for regulation of electrical component temperature and power consumption rate through bus width reconfiguration | |
JPH11102240A (ja) | コンピュータ用電源のセキュリティ制御装置 | |
US20050114723A1 (en) | Interruption control system and method | |
JP2019016252A (ja) | 温度管理システム、情報処理装置および制御方法 | |
JP3259935B2 (ja) | 周辺装置を通常の動作可能状態に回復させる方法 | |
JP4860255B2 (ja) | スロットリング制御方法、スロットリング制御システム | |
US6055642A (en) | Single chip clock control circuit operating independently of CPU control | |
US7886100B2 (en) | Information processing apparatus and SMI processing method thereof | |
US7206883B2 (en) | Interruption control system and method | |
US10571992B2 (en) | Electronic device having a controller to enter a low power mode | |
US20040158747A1 (en) | Processor having high-speed control circuit and low-speed and low-power control circuit and method of using the same | |
JP3461237B2 (ja) | コンピュータシステム | |
US20030176985A1 (en) | Thermal control method for computers | |
CN113377705A (zh) | 一种基于嵌入式控制器的计算机 | |
JP2000112580A (ja) | コンピュータシステムおよびそのウェイクアップ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100112 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100409 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4860255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |