CN116488642A - 延迟锁相环、延迟锁相环控制方法及电子设备 - Google Patents
延迟锁相环、延迟锁相环控制方法及电子设备 Download PDFInfo
- Publication number
- CN116488642A CN116488642A CN202210043659.XA CN202210043659A CN116488642A CN 116488642 A CN116488642 A CN 116488642A CN 202210043659 A CN202210043659 A CN 202210043659A CN 116488642 A CN116488642 A CN 116488642A
- Authority
- CN
- China
- Prior art keywords
- delay
- frequency
- output
- locked loop
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000012360 testing method Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007334 memory performance Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Pulse Circuits (AREA)
Abstract
本公开是关于一种延迟锁相环、延迟锁相环控制方法及电子设备，涉及集成电路技术领域。该延迟锁相环包括：副通路，用于将输入时钟信号进行分频产生分频时钟信号，在延迟锁相环锁定过程中，对具有第一频率的分频时钟信号进行调整获得输出时钟信号；在延迟锁相环锁定处于待机状态的情况下，调整分频时钟信号具有第二频率；其中，第二频率低于第一频率；主通路，用于在获取到目标指令的情况下，输出与输出时钟信号相位相同的输出时钟复制信号。本公开可以降低延迟锁相环的功耗。
Description
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种延迟锁相环、延迟锁相环控制方法及电子设备。
背景技术
延迟锁相环(Delay-Locked Loop，DLL)是对时钟信号进行延迟调整，以实现系统中时钟信号同步的电路。由于该同步不随外界条件，如温度、电压等的变化而改变，因此，被广泛地应用在时序领域。
然而，现有的延迟锁相环，为了保证CPU(Central Processing Unit，中央处理器)读取数据的精确性，无论是在工作状态，还是在待机状态，均处于高频状态，导致延迟锁相环功耗较高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种延迟锁相环、延迟锁相环控制方法及电子设备，以降低延迟锁相环的功耗。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种延迟锁相环，包括：副通路，用于将输入时钟信号进行分频产生分频时钟信号，在所述延迟锁相环锁定过程中，对具有第一频率的所述分频时钟信号进行调整获得输出时钟信号；在所述延迟锁相环锁定处于待机状态的情况下，调整所述分频时钟信号具有第二频率；其中，所述第二频率低于所述第一频率；主通路，用于在获取到目标指令的情况下，输出与所述输出时钟信号相位相同的输出时钟复制信号。
在本公开的一种示例性实施方式中，所述副通路包括：第一分频器，用于将输入时钟信号进行分频产生所述分频时钟信号；第一延迟线，用于对所述分频时钟信号进行延迟调整，以获得具有目标相位的所述输出时钟信号；相位检测器，用于获取所述输出时钟信号，并将所述输出时钟信号与所述输入时钟信号进行比较，确定出所述输出时钟信号与所述输入时钟信号的相位差，根据所述相位差产生控制信号，并将所述控制信号发送给延迟线控制器；所述延迟线控制器，用于基于所述控制信号输出对应的调整信号，以调整所述第一延迟线的延迟参数。
在本公开的一种示例性实施方式中，所述主通路包括：第二分频器，与所述第一分频器具有相同的固有延迟；第二延迟线，跟随所述第一延迟线对所述分频时钟信号进行延迟调整，以获得所述输出时钟复制信号。
在本公开的一种示例性实施方式中，所述副通路还包括第一时钟输出使能单元，所述输出时钟信号通过所述第一时钟输出使能单元传输至所述相位检测器；所述主通路还包括第二时钟输出使能单元，所述第二时钟输出使能单元在接收到所述目标指令的情况下，控制延迟锁相环的输出端输出所述输出时钟复制信号。
在本公开的一种示例性实施方式中，所述第一时钟输出使能单元的固有延迟与所述第二时钟输出使能单元的固有延迟相同。
在本公开的一种示例性实施方式中，所述第一分频器用于，在所述第一延迟线锁定后，将所述分频时钟信号的频率从所述第一频率降低为所述第二频率。
在本公开的一种示例性实施方式中，所述第一分频器包括：分频单元，用于对所述输入时钟信号进行分频处理；延迟单元，用于补偿所述分频单元的延迟；第一多路选择器，输入端用于接入所述分频单元的输出端和所述延迟单元的输出端，控制端用于接入逻辑与门的输出端；所述逻辑与门的输入端接入延迟锁相环锁定信号和第一测试信号，用于在所述延迟锁相环锁定信号和所述第一测试信号同时使能的情况下，控制所述第一多路选择器输出所述延迟单元的输出信号，在所述第一测试信号未使能的情况下，控制所述第一多路选择器输出所述分频单元的输出信号。
在本公开的一种示例性实施方式中，所述分频单元包括多个依次串接的触发器，和多个第二多路选择器；前一级所述触发器的输出端连接后一级所述触发器的输入端；多个所述第二多路选择器用于将每一级所述触发器的输出端分别引向第一级所述触发器的输入端，以实现对所述输入时钟信号的分频。
在本公开的一种示例性实施方式中，所述触发器有四个，所述第二多路选择器有三个；其中两个所述第二多路选择器的四个输入端分别接入四个所述触发器的输出端，所述其中两个所述第二多路选择器的输出端接入第三个所述第二多路选择器的输入端；第三个所述第二多路选择器的输出端接入第一级所述触发器的输入端；三个所述第二多路选择器的控制端分别接入三个第二测试信号，用于在三个不同的所述第二测试信号的组合下，控制所述输入时钟信号产生不同的所述分频时钟信号。
在本公开的一种示例性实施方式中，所述延迟单元包括多个串接的反相器。
在本公开的一种示例性实施方式中，在所述反相器和所述触发器的延迟相同的情况下，所述反相器的个数与所述触发器的个数相同。
在本公开的一种示例性实施方式中，所述第一分频器还包括驱动器，所述驱动器的输入端与所述第一多路选择器的输出端相连，所述驱动器的输出端输出所述分频时钟信号。
在本公开的一种示例性实施方式中，所述第二分频器与所述第一分频器具有相同的结构。
根据本公开的第二方面，提供一种延迟锁相环控制方法，所述延迟锁相环包括主通路和副通路；所述控制方法包括：将输入时钟信号进行分频产生分频时钟信号；在所述延迟锁相环锁定过程中，通过所述副通路对具有第一频率的所述分频时钟信号进行调整获得输出时钟信号；在所述延迟锁相环锁定处于待机状态的情况下，调整所述分频时钟信号具有第二频率；其中，所述第二频率低于所述第一频率；在获取到目标指令的情况下，控制所述主通路输出与所述输出时钟信号相位相同的输出时钟复制信号。
根据本公开的第三方面，提供一种电子设备，包括：上述的延迟锁相环。
本公开提供的技术方案可以包括以下有益效果：
本公开示例性实施方式中，通过将延迟锁相环分为副通路和主通路，通过副通路对输入时钟信号进行调整，以获得输出时钟信号，同时，通过主通路将与输出时钟信号具有相同相位的输出时钟复制信号输出，用于后续的指令控制中。由于副通路在相位调整过程中会先对输入时钟信号进行分频，并且在延时锁相环锁定过程中，以及待机状态下，分频时钟信号具有不同的频率；通过在待机状态下使用较低的第二频率，可以在延迟锁相环待机的情况下，在不影响延迟锁相环输出精度的情况下，减小延迟锁相环的待机电流，达到减小延迟锁相环功耗的目的。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施例的一种延迟锁相环的电路示意图；
图2示意性示出了根据本公开的示例性实施例的延迟锁相环中的第一分频器的结构示意图；
图3示意性示出了根据本公开的示例性实施例的延迟锁相环控制方法的步骤流程图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
随着中央处理器速度的不断提高，存储器性能成为系统性能的一个限制因素。提高存储器性能的一个重要方面，即提高资料传输至动态随机存取存储器(DRAM，DynamicRandom Access Memory)内与从DRAM传输出资料的速度。在诸如Rambus动态随机存取存储器(RDRAM，Rambus Dynamic Random Access Memory)和双倍速率同步动态随机存储器(DDR，Double Data Rate Synchronous Dynamic RandomAccess Memory，DDR SDRAM)等高速DRAM技术中，延迟锁相环是一种最大限度地减少输入时钟和控制信号之间的相位差的电路。
为了保证CPU在从DRAM中读取数据时的精确性，要求延迟锁相环在读指令等指令使能前，需要持续保持工作状态。可见，延迟锁相环的功耗也是不容忽视的部分。
基于此，参照图1，本公开实施例提供了一种延迟锁相环的电路示意图。图1中，该延迟锁相环包括：副通路100和主通路200；其中，副通路100用于将输入时钟信号CLK input进行分频产生分频时钟信号CLK Div，在延迟锁相环锁定过程中，对具有第一频率的分频时钟信号进行调整获得输出时钟信号CLK output；在延迟锁相环锁定处于待机状态的情况下，调整分频时钟信号CLK Div具有第二频率；此处，第二频率低于第一频率。
主通路200则用于在获取到目标指令的情况下，输出与输出时钟信号CLK output相位相同的输出时钟复制信号DLL output。其中，对于DRAM而言，目标指令可以是读指令、写指令、刷新指令等各种控制指令，本公开示例性实施方式对于目标指令不作特殊限定。
本公开实施例提供的延迟锁相环，通过将延迟锁相环分为副通路100和主通路200，通过副通路100对输入时钟信号CLK input进行调整，以获得输出时钟信号CLKoutput，同时，还可以通过主通路200将与输出时钟信号CLK output具有相同相位的输出时钟复制信号输出DLL output，用于后续的指令控制中。由于副通路100在相位调整过程中会先对输入时钟信号CLK input进行分频，以产生分频时钟信号CLK Div；并且在延时锁相环锁定过程中，以及待机状态下，分频时钟信号CLK Div具有不同的频率；通过在待机状态下使用较低的第二频率，可以在延迟锁相环待机的情况下，在不影响延迟锁相环输出精度的情况下，减小延迟锁相环的待机电流，达到减小延迟锁相环功耗的目的。
在实际应用中，延迟锁相环锁定过程指的是延迟锁相环通过延迟线调整输入时钟信号CLK input和输出时钟信号CLK output相位差的过程，在调整达到目标相位差，例如，相位差为零时，可以锁定延迟线，使得系统在后续运行中的时钟信号均能实现同步。延迟锁相环的待机状态指的是延迟锁相环锁定后的状态。
需要说明的是，无论是延迟锁相环的锁定过程，还是待机状态，主通路200均处于关闭状态。只有在获取到目标指令时，主通路200才打开，用于输出上述的输出时钟复制信号DLL output。
具体的，本公开示例性实施方式中，参照图1，副通路100可以包括：第一分频器110、第一延迟线120、相位检测器130和延迟线控制器140。
其中，第一分频器110可以用于将输入时钟信号CLK input进行分频产生分频时钟信号CLK Div。根据实际需要，该分频时钟信号CLK Div可以具有不同的频率，例如，第一频率、第二频率等。需要说明的是，本公开实施例对于第一频率和第二频率的具体大小不作特殊限定。而且根据实际情况，第一分频器110可以产生多个不同频率的分频时钟信号CLKDiv，以便于用户根据需要选择合适的频率作为分频时钟信号CLK Div的频率。
本公开示例性实施方式中，在延迟锁相环锁定过程中，分频时钟信号CLK Div具有第一频率；在延迟锁相环锁定处于待机状态的情况下，分频时钟信号CLK Div具有第二频率。
第一延迟线120则可以用于对分频时钟信号CLK Div进行延迟调整，以获得具有目标相位的输出时钟信号CLK output。在延迟调整过程中，由于经过第一延迟线120的分频时钟信号CLK Div具有第一频率，可以确保第一延迟线120在高频状态下调整分频时钟信号CLK Div，从而可以提高延迟调整的精度。
需要说明的是，在延迟锁相环锁定之后，或者说是在第一延迟线120锁定之后，第一分频器110则可以将分频时钟信号CLK Div的频率从第一频率降低为第二频率，从而可以确保第一延迟线120处于低频状态，达到减小功耗、节约能源的目的。
本公开示例性实施方式中，相位检测器130可以用于获取输出时钟信号CLKoutput，并将该输出时钟信号CLK output与输入时钟信号CLK input进行比较，确定出输出时钟信号CLK output与输入时钟信号CLK input的相位差，同时，根据该相位差可以产生控制信号，并将该控制信号发送给延迟线控制器140。而延迟线控制器140则可以用于基于控制信号输出对应的调整信号，以调整第一延迟线120的延迟参数，以使得输出时钟信号CLKoutput具有目标相位。例如，使得输出时钟信号CLK output与输入时钟信号CLK input具有相同的相位，或者，输出时钟信号CLK output与输入时钟信号CLK input之间具有指定的相位差等，本公开示例性实施方式对于目标相位不作特殊限定。
在实际应用中，可对第一延迟线120进行调整以使得第一延迟线120具有不同的延迟参数，延迟参数指的是延迟时间。调整第一延迟线120的延迟时间的手段包括但不限于调整延迟线的长度以及改变延迟器件的数量和规格，其中，延迟线可由电阻较大的高阻线和电阻较小的低阻线构成，调整延迟线的长度包括同时调整高阻线的长度和低阻线的长度，从而在总长度不变的情况调整延迟线的延迟时间。本公开示例性实施方式对于延迟参数不作特殊限定。
本公开示例性实施方式中，参照图1，主通路200可以包括：第二分频器210和第二延迟线220。
其中，第二分频器210则具有与第一分频器110相同的固有延迟，此处的固有延迟指的是器件自身存在的延迟。通常，不同的器件具有不同的固有延迟，又由于第一分频器110具有多种器件，为了确保第二分频器210与第一分频器110的固有延迟相同，本公开示例性实施方式中，第二分频器210可以是第一分频器110的复制品，第二分频器210具有与第一分频器110完全相同的结构。
需要说明的是，在实际应用中，还可以设置第二分频器210与第一分频器110不同的结构，例如，第二分频器210可以由多个延迟单元组成，只要保证这些延迟单元的固有延迟与第一分频器110的固有延迟相同即可，本公开示例性实施方式对此不作限定。
在本公开的示例性实施方式中，第二延迟线220则需要跟随第一延迟线120对分频时钟信号CLK Div进行延迟调整，以获得输出时钟复制信号DLL output。也就是说，在副通路100进行延迟调整过程中，即使主通路200处于不输出信号的关闭状态，主通路200的第二延迟线220也会自动跟着第一延迟线120进行调整，完全不受主通路200所处状态的影响。
在实际应用中，第二延迟线220跟随第一延迟线120对分频时钟信号CLK Div进行延迟调整的方式可以有多种，通过上述的延迟线控制器140，控制第一延迟线120的同时，控制第二延迟线220。或者，采用同步控制的方式，本公开示例性实施方式对于具体的同步控制方式不再赘述。
本公开实施例提供的延迟锁相环，除过通过副通路100处于不同的频率状态来减小功耗之外，还通过主通路200在延迟锁相环在锁定过程中，以及锁定后待机状态时处于关闭状态来减小功耗，从而达到进一步减小功耗的目的。
在本公开的示例性实施方式中，上述的副通路100还可以包括第一时钟输出使能单元150，输出时钟信号CLK output通过该第一时钟输出使能单元150传输至相位检测器130，以供相位检测器130对输出时钟信号CLK output与输入时钟信号CLK input的相位进行比较。
同样的，主通路200还可以包括第二时钟输出使能单元230，第二时钟输出使能单元230在接收到目标指令的情况下，控制延迟锁相环的输出端输出上述的输出时钟复制信号DLL output。也就是说，在目标指令的作用下，第二时钟输出使能单元230会打开，处于导通状态，以便于输出时钟复制信号DLL output可以传输出去。
也就是说，上述的主通路200处于关闭状态，主要指的是第二时钟输出使能单元230在没有接收到目标指令的时候，处于非使能状态，从而不输出上述的输出时钟复制信号DLL output。
在实际应用中，第二时钟输出使能单元230的结构可以根据实际情况确定，例如，第二时钟输出使能单元230可以是一个触发器等，在目标指令的触发下，用于输出上述的输出时钟复制信号DLL output。本公开示例性实施方式对于第二时钟输出使能单元230的结构不作特殊限定。
需要说明的是，第一时钟输出使能单元150的固有延迟与第二时钟输出使能单元230的固有延迟可以相同。作为一种示例，第一时钟输出使能单元150的结构可以与第二时钟输出使能单元230的结构相同，不同的是第一时钟输出使能单元150需要持续处于打开状态，而无需目标指令的触发。
本公开示例性实施方式中，根据所需要的分频后的频率不同，第一分频器110可以有不同的结构。作为一种示例，参照图2，第一分频器110可以包括分频单元111、延迟单元112、第一多路选择器113和逻辑与门114。
其中，分频单元111可以用于对输入时钟信号CLK input进行分频处理，从而获得不同频率的分频时钟信号CLK Div。
延迟单元112则可以用于补偿分频单元111的延迟，以在用户不期望进行分频的情况下，选择不通过分频单元111进行分频。
第一多路选择器113的输入端用于接入分频单元111的输出端和延迟单元112的输出端，第一多路选择器113的控制端则用于接入Logic circuit逻辑与门114的输出端；用于在逻辑与门114输出结果的控制下，选择输出分频单元111的输出信号，或者选择输出延迟单元112的输出信号。
另外，逻辑与门114的输入端接入延迟锁相环锁定信号DLL_LOCK Flag和第一测试信号Testmode1，用于在延迟锁相环锁定信号DLL_LOCK Flag和第一测试信号Testmode1同时使能的情况下，控制第一多路选择器113输出延迟单元112的输出信号。例如，在高频使能的情况下，如果延迟锁相环锁定信号DLL_LOCK Flag和第一测试信号Testmode1均处于高电平，则第一多路选择器113选择输出延迟单元112的输出信号，不对输入时钟信号CLK input进行分频处理，以使延迟锁相环输出的分频时钟信号CLK Div始终处于同一频率状态，即处于较高的第一频率。
然而，在第一测试信号Testmode1未使能的情况下，例如低电平情况下，逻辑与门114的输出信号会控制第一多路选择器113选择输出分频单元111的输出信号，从而达到对输入时钟信号CLK input进行分频处理的目的。
在实际应用中，根据实际情况，可以设置不同的分频单元111，只要能获得所需频率的分频时钟信号CLK Div即可。本公开示例性实施方式中，分频单元111包括多个依次串接的触发器1111，和多个第二多路选择器1112。
参照图2，前一级触发器1111的输出端连接后一级触发器1111的输入端，从而将多个触发器1111串接起来，以在输入时钟信号CLK input的触发下，实现信号从前一级触发器1111向后一级触发器1111的传输。
另外，多个第二多路选择器1112则用于将每一级触发器1111的输出端分别引向第一级触发器1111的输入端，通过信号的循环以实现对输入时钟信号CLK input的分频。
在实际应用中，根据需要分频获得的频率大小，例如，所需要的第一频率和第二频率的大小，可以设置不同数量的触发器1111和第二多路选择器1112。例如，可以设置触发器1111有四个，设置第二多路选择器1112有三个。
其中两个第二多路选择器1112的四个输入端分别接入四个触发器1111的输出端，该其中两个第二多路选择器1112的输出端接入第三个第二多路选择器1112的输入端；同时，第三个第二多路选择器1112的输出端接入第一级触发器1111的输入端；三个第二多路选择器1112的控制端分别接入三个第二测试信号，如图2所示，三个第二测试信号包括Testmode2、Testmode3和Testmode4，在三个不同的第二测试信号Testmode2、Testmode3和Testmode4的组合下，控制输入时钟信号CLK input产生不同的分频时钟信号CLK Div。例如，图2中的分频单元111可以产生1/2、1/4、1/6和1/8倍于输入时钟信号CLK input频率的分频时钟信号CLK Div。
在实际应用中，延迟单元112可以由多种方式组成，只要所确定的延迟单元112与分频单元111的延迟同步即可。例如，延迟单元112可以包括多个串接的反相器，在反相器和触发器1111的延迟相同的情况下，反相器的个数与触发器的个数相同，以满足延迟同步的需求。本公开示例性实施方式对于延迟单元112的具体结构不作限定。
在本公开的示例性实施方式中，第一分频器110还可以包括驱动器115，驱动器115的输入端与第一多路选择器113的输出端相连，驱动器115的输出端输出分频时钟信号CLKDiv。驱动器115主要用于增强所要输出的分频时钟信号CLK Div的强度。
需要说明的是，用于本公开实施例的延迟锁相环中的第一分频器110不限于上述的结构。
综上，本公开示例性实施方式提供的延迟锁相环，通过设置主通路和副通路，在延迟锁相环锁定过程中，可以仅仅通过副通路来调整第一延迟线，达到调整延迟的目的；并且通过主通路来输出最终信号，从而可以将调整和输出分别来设置，根据所处的阶段，可以根据情况关闭主通路或降低副通路的工作频率，从而最大限度地降低延迟锁相环的电流损耗，达到节能的目的。
需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本示例实施例中，还提供了一种延迟锁相环控制方法。该延迟锁相环控制方法用于上述的延迟锁相环。参照图3，该延迟锁相环控制方法包括以下步骤：
步骤S310，将输入时钟信号进行分频产生分频时钟信号；
步骤S320，在延迟锁相环锁定过程中，通过副通路对具有第一频率的分频时钟信号进行调整获得输出时钟信号；
步骤S330，在延迟锁相环锁定处于待机状态的情况下，调整分频时钟信号具有第二频率；其中，第二频率低于第一频率；
步骤S340，在获取到目标指令的情况下，控制主通路输出与输出时钟信号相位相同的输出时钟复制信号。
上述延迟锁相环控制方法的具体细节已经在对应的延迟锁相环中进行了详细的描述，因此此处不再赘述。
在本公开的示例性实施例还提供了一种电子设备，该电子设备可以包括上述的延迟锁相环。其中，延迟锁相环的具体结构细节已经在上述实施方式中进行了详细说明，此处不再赘述。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。本公开实施例中，计算机可以包括前面所述的装置。
尽管在此结合各实施例对本公开进行了描述，然而，在实施所要求保护的本公开过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本公开进行了描述，显而易见的，在不脱离本公开的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明，且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
Claims (15)
1.一种延迟锁相环，其特征在于，包括：
副通路，用于将输入时钟信号进行分频产生分频时钟信号，在所述延迟锁相环锁定过程中，对具有第一频率的所述分频时钟信号进行调整获得输出时钟信号；在所述延迟锁相环锁定处于待机状态的情况下，调整所述分频时钟信号具有第二频率；其中，所述第二频率低于所述第一频率；
主通路，用于在获取到目标指令的情况下，输出与所述输出时钟信号相位相同的输出时钟复制信号。
2.根据权利要求1所述的延迟锁相环，其特征在于，所述副通路包括：
第一分频器，用于将输入时钟信号进行分频产生所述分频时钟信号；
第一延迟线，用于对所述分频时钟信号进行延迟调整，以获得具有目标相位的所述输出时钟信号；
相位检测器，用于获取所述输出时钟信号，并将所述输出时钟信号与所述输入时钟信号进行比较，确定出所述输出时钟信号与所述输入时钟信号的相位差，根据所述相位差产生控制信号，并将所述控制信号发送给延迟线控制器；
所述延迟线控制器，用于基于所述控制信号输出对应的调整信号，以调整所述第一延迟线的延迟参数。
3.根据权利要求2所述的延迟锁相环，其特征在于，所述主通路包括：
第二分频器，与所述第一分频器具有相同的固有延迟；
第二延迟线，跟随所述第一延迟线对所述分频时钟信号进行延迟调整，以获得所述输出时钟复制信号。
4.根据权利要求3所述的延迟锁相环，其特征在于，所述副通路还包括第一时钟输出使能单元，所述输出时钟信号通过所述第一时钟输出使能单元传输至所述相位检测器；
所述主通路还包括第二时钟输出使能单元，所述第二时钟输出使能单元在接收到所述目标指令的情况下，控制延迟锁相环的输出端输出所述输出时钟复制信号。
5.根据权利要求4所述的延迟锁相环，其特征在于，所述第一时钟输出使能单元的固有延迟与所述第二时钟输出使能单元的固有延迟相同。
6.根据权利要求2-5中任一项所述的延迟锁相环，其特征在于，所述第一分频器用于，在所述第一延迟线锁定后，将所述分频时钟信号的频率从所述第一频率降低为所述第二频率。
7.根据权利要求6所述的延迟锁相环，其特征在于，所述第一分频器包括：
分频单元，用于对所述输入时钟信号进行分频处理；
延迟单元，用于补偿所述分频单元的延迟；
第一多路选择器，输入端用于接入所述分频单元的输出端和所述延迟单元的输出端，控制端用于接入逻辑与门的输出端；
所述逻辑与门的输入端接入延迟锁相环锁定信号和第一测试信号，用于在所述延迟锁相环锁定信号和所述第一测试信号同时使能的情况下，控制所述第一多路选择器输出所述延迟单元的输出信号，在所述第一测试信号未使能的情况下，控制所述第一多路选择器输出所述分频单元的输出信号。
8.根据权利要求7所述的延迟锁相环，其特征在于，所述分频单元包括多个依次串接的触发器，和多个第二多路选择器；
前一级所述触发器的输出端连接后一级所述触发器的输入端；
多个所述第二多路选择器用于将每一级所述触发器的输出端分别引向第一级所述触发器的输入端，以实现对所述输入时钟信号的分频。
9.根据权利要求8所述的延迟锁相环，其特征在于，所述触发器有四个，所述第二多路选择器有三个；
其中两个所述第二多路选择器的四个输入端分别接入四个所述触发器的输出端，所述其中两个所述第二多路选择器的输出端接入第三个所述第二多路选择器的输入端；
第三个所述第二多路选择器的输出端接入第一级所述触发器的输入端；
三个所述第二多路选择器的控制端分别接入三个第二测试信号，用于在三个不同的所述第二测试信号的组合下，控制所述输入时钟信号产生不同的所述分频时钟信号。
10.根据权利要求8所述的延迟锁相环，其特征在于，所述延迟单元包括多个串接的反相器。
11.根据权利要求10所述的延迟锁相环，其特征在于，在所述反相器和所述触发器的延迟相同的情况下，所述反相器的个数与所述触发器的个数相同。
12.根据权利要求7-11中任一项所述的延迟锁相环，其特征在于，所述第一分频器还包括驱动器，所述驱动器的输入端与所述第一多路选择器的输出端相连，所述驱动器的输出端输出所述分频时钟信号。
13.根据权利要求3所述的延迟锁相环，其特征在于，所述第二分频器与所述第一分频器具有相同的结构。
14.一种延迟锁相环控制方法，其特征在于，所述延迟锁相环包括主通路和副通路；所述控制方法包括：
将输入时钟信号进行分频产生分频时钟信号；
在所述延迟锁相环锁定过程中，通过所述副通路对具有第一频率的所述分频时钟信号进行调整获得输出时钟信号；
在所述延迟锁相环锁定处于待机状态的情况下，调整所述分频时钟信号具有第二频率；其中，所述第二频率低于所述第一频率；
在获取到目标指令的情况下，控制所述主通路输出与所述输出时钟信号相位相同的输出时钟复制信号。
15.一种电子设备，其特征在于，包括：如权利要求1-13中任一项所述的延迟锁相环。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210043659.XA CN116488642A (zh) | 2022-01-14 | 2022-01-14 | 延迟锁相环、延迟锁相环控制方法及电子设备 |
| PCT/CN2022/085078 WO2023134034A1 (zh) | 2022-01-14 | 2022-04-02 | 延迟锁相环、延迟锁相环控制方法及电子设备 |
| US17/805,091 US11695421B1 (en) | 2022-01-14 | 2022-06-02 | Delay-locked loop, control method for delay-locked loop, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210043659.XA CN116488642A (zh) | 2022-01-14 | 2022-01-14 | 延迟锁相环、延迟锁相环控制方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116488642A true CN116488642A (zh) | 2023-07-25 |
Family
ID=87214232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210043659.XA Pending CN116488642A (zh) | 2022-01-14 | 2022-01-14 | 延迟锁相环、延迟锁相环控制方法及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116488642A (zh) |
| WO (1) | WO2023134034A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116743155A (zh) * | 2023-08-14 | 2023-09-12 | 浙江力积存储科技有限公司 | 一种延迟锁相环和存储器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117437953B (zh) * | 2023-12-15 | 2024-03-12 | 浙江力积存储科技有限公司 | 读取等待时间反馈电路、反馈方法 |
| CN117526909B (zh) * | 2023-12-31 | 2024-05-10 | 长鑫存储技术(西安)有限公司 | 一种时钟信号的调整方法和延迟锁相环电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0993126A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | クロック発生器 |
| US6104251A (en) * | 1998-08-31 | 2000-08-15 | Compaq Computer Corporation | Method and apparatus for providing transient suppression in a central processor unit (CPU) phase locked loop clock (PLL) clock signal synthesis circuit |
| KR101923023B1 (ko) * | 2011-08-10 | 2018-11-28 | 에스케이하이닉스 주식회사 | 지연고정루프 |
| KR102528561B1 (ko) * | 2018-05-09 | 2023-05-04 | 삼성전자주식회사 | 클락 생성을 위한 장치 및 방법 |
-
2022
- 2022-01-14 CN CN202210043659.XA patent/CN116488642A/zh active Pending
- 2022-04-02 WO PCT/CN2022/085078 patent/WO2023134034A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116743155A (zh) * | 2023-08-14 | 2023-09-12 | 浙江力积存储科技有限公司 | 一种延迟锁相环和存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023134034A1 (zh) | 2023-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3449377B1 (en) | Methods and apparatuses including command delay adjustment circuit | |
| CN116488642A (zh) | 延迟锁相环、延迟锁相环控制方法及电子设备 | |
| KR101933362B1 (ko) | 반도체 장치 | |
| US8988126B2 (en) | Apparatus and method for latency control in high frequency synchronous semiconductor device | |
| US7733140B2 (en) | Delay locked loop in semiconductor memory device | |
| KR100470995B1 (ko) | 클럭수신 동기회로를 갖는 멀티클럭 도메인 데이터 입력처리장치 및 그에 따른 클럭신호 인가방법 | |
| US7501866B2 (en) | Delay locked loop circuit | |
| US20040085107A1 (en) | Register controlled delay locked loop having acceleration mode | |
| US20070069782A1 (en) | Delay locked loop for high speed semiconductor memory device | |
| US10110240B1 (en) | DLL circuit having variable clock divider | |
| US7868673B2 (en) | Power-down mode control apparatus and DLL circuit having the same | |
| US7605622B2 (en) | Delay locked loop circuit | |
| US20050270890A1 (en) | Circuit and method for detecting frequency of clock signal and latency signal generation circuit of semiconductor memory device with the circuit | |
| US5990715A (en) | Semiconductor integrated circuit using a synchronized control signal | |
| JP2010213308A (ja) | 遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法 | |
| KR102001692B1 (ko) | 멀티 채널 지연 고정 루프 | |
| CN111418015A (zh) | 用于存储器装置中的命令同步的技术 | |
| US7869288B2 (en) | Output enable signal generating circuit and method of semiconductor memory apparatus | |
| KR20040001434A (ko) | 지연고정루프에서의 클럭분주기 및 클럭분주방법 | |
| KR20140010667A (ko) | 반도체 장치 및 그의 구동방법 | |
| CN112789678A (zh) | 选择性控制时钟传输到数据(dq)系统 | |
| CN111868831B (zh) | 用于调整相位混合器电路的设备及方法 | |
| US11695421B1 (en) | Delay-locked loop, control method for delay-locked loop, and electronic device | |
| US7573312B2 (en) | Apparatus and method of controlling operation frequency in DLL circuit | |
| US11705896B2 (en) | Apparatuses and methods for delay measurement initialization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |